CN108233933A - 全差分开关电容积分器 - Google Patents

Abstract

本公开提供了一种全差分开关电容积分器，包括：运算放大器单元，包括用于提供预定的增益与带宽的运算放大器；开关电容单元，包括：开关电容积分单元，跨接于运算放大器输入端与输出端之间，包括MOS开关Φ2及电容C1的串联支路，电容C3并联于上述支路，并且所述MOS开关Φ2及电容C1之间还设置有MOS开关Φ1连接到参考电压Vref，以及部分正反馈电容C2连接到运算放大器相反极性的输出端上；开关电容共模反馈单元，设置于运算放大器的正输出端和负输出端之间，为六开关四电容结构；不交叠时钟产生单元，产生MOS开关的时钟信号。该全差分开关电容积分器对寄生不敏感，具有高效的面积利用率及更大时间常数。

Description

全差分开关电容积分器

技术领域

本公开有关一种开关电容积分器，特别涉及一种适用于要求大时间常数滤波器的生物医疗电子领域，如心电监测、脑电监测等信号采集电路的全差分开关电容积分器。

背景技术

在心电、脑电等电生理信号监测电路中，为了采集到几十微伏到几毫伏的电生理信号，前端放大器通常放大倍数在100倍左右，以降低后续电路的等效输入噪声。其分为交流耦合型和直流耦合型，为了避免电极几十到几百毫伏的直流失调使得放大器饱和，并且保证能采集到0.1Hz到0.5Hz以上的信号，交流耦合型采用大电容隔直，直流耦合型在反馈环路中加入超大时间常数积分器，从而抑制直流失调并且保证放大器的高通截止频率在0.1Hz到0.5Hz之间。近十年，由于直流耦合型引入了斩波结构，相对交流耦合型，面积更小，功耗更小，噪声更小，CMRR更高，因此其反馈环路中的积分器的研究主要针对于准确的单位增益频率或者大时间常数。开关电容电路由于时间常数精度高，良好的温度特性，易于时钟控制，在模拟滤波器中得到广泛应用。

常规的开关电容积分器电容占用面积很大，如Tim Denison等人在2007年为了达到2.5Hz的单位增益频率，积分电容达到了100pF，面积很大。其他开关电容积分器，如T-Cell结构和Split-Integrator结构，可以实现大时间常数，但面积都非常大，还有研究人员在2008年将T-Cell结构和Nagaraj积分器结合，可以在一半的面积下实现相同的时间常数，但是T-Cell结构对寄生电容敏感，会降低电路的精度。

常规的RC积分器也不能满足要求，要达到1s以上的时间常数，需要GΩ的电阻和nF的电容，这在集成电路设计中是不现实的。为此有研究提出了MOS伪电阻结构和占空比电阻结构。Jerald Y等人在2013年使用了关态的PMOS串联来实现积分电阻，阻值达到10TΩ，但实际上阻值受输出幅度、工艺和温度的影响很大，不能保证时间常数的精度。Hariprasad C等人使用了占空比电阻，通过调整积分电阻导通时间和时钟周期比值实现大电阻，实现了10GΩ以上的等效电阻，具有很好的线性度和精度，但电阻导通时间受数字电路时延的影响，最大能实现的阻值受时钟周期和电阻寄生电容影响，需要调节电路时延和时钟周期达到预期阻值。

另外还有OTA-C结构或者数字处理电路来提高积分器的时间常数，复杂度较高。

综上所述，在获取大的时间常数，设计的简易度，以及高精度的情况下，全差分开关电容积分器具有明显的优势，但是要继续增大其时间常数，只有增大电容C3或者减小电容C0和C1，增大C3会增大芯片面积，减小C0和C1会使得MOS开关的电荷注入和时钟馈通效应相对恶化，且版图中金属走线的寄生电容的影响也相对变大。

鉴于以上背景，需要对全差分开关电容积分器进行改进，从而得到高效的面积利用率，对寄生不敏感，具有更大时间常数的开关电容积分器。

发明内容

(一)要解决的技术问题

本公开提供了一种全差分开关电容积分器，以至少部分解决以上所提出的技术问题。

(二)技术方案

根据本公开的一个方面，提供了一种全差分开关电容积分器，包括：运算放大器单元，包括用于提供预定的增益与带宽的运算放大器；开关电容单元，包括开关电容积分单元和开关电容共模反馈单元，其中：开关电容积分单元跨接于运算放大器输入端与输出端之间，用于电容C0采样电荷的转移和积分，包括MOS开关Φ2及电容C1的串联支路，电容C3并联于上述支路，并且所述MOS开关Φ2及电容C1的连接处还连接：MOS开关Φ1，连接到参考电压Vref，以及部分正反馈电容C2，连接到运算放大器相反极性的输出端上；开关电容共模反馈单元设置于运算放大器的正输出端和负输出端之间，为六开关四电容结构，用于保证大的输出摆幅；不交叠时钟产生单元，产生MOS开关的时钟信号。

在本公开一些实施例中，信号正负输入端Vin分别通过MOS开关Φ1及电容C0连接到所述运算放大器的输入端，MOS开关Φ2于MOS开关Φ1之后、电容C0之前连接正负输入端，信号正负输出端Vout通过MOS开关Φ2连接到所述运算放大器的输出端。

在本公开一些实施例中，所述部分正反馈电容C2小于所述电容C1。

在本公开一些实施例中，所述不交叠时钟单元输入单个时钟Ckin后，不交叠时钟产生单元的输出作用于积分器的MOS开关Φ1和Φ2。

根据本公开的另一个方面，还提供了一种全差分开关电容积分器，包括：运算放大器单元，包括用于提供预定的增益与带宽的运算放大器；

开关电容单元，包括开关电容积分单元及开关电容共模反馈单元，其中：开关电容积分单元，跨接于电容C0、C4的连接处与运算放大器输出端之间，所述电容C0、C4依次连接于信号正负输入端Vin与运算放大器的输入端之间，所述开关电容积分单元用于电容C0采样电荷的转移和积分，包括MOS开关Φ4及电容C1的串联支路，MOS开关Φ1及电容C3的串联支路并联于上述支路，并且所述MOS开关Φ4及电容C1的连接处还连接：MOS开关Φ3，连接到参考电压Vref，MOS开关Φ1及部分正反馈电容C2，连接到运算放大器相反极性的输出端上,以及MOS开关Φ2，连接到运算放大器的输入端和电容C4的连接处；开关电容共模反馈单元，设置于运算放大器的正输出端和负输出端之间，是典型的六开关四电容结构，用于保证大的输出摆幅；不交叠时钟产生单元，产生MOS开关的时钟信号。

在本公开一些实施例中，信号正负输入端Vin分别通过MOS开关Φ3及电容C0、C4连接到所述运算放大器的输入端，MOS开关Φ5于MOS开关Φ3之后、电容C0之前连接正负输入端，MOS开关Φ2于电容C0之后、电容C4之前连接正负输入端，信号正负输出端Vout通过MOS开关Φ2连接到所述运算放大器的输出端。

在本公开一些实施例中，所述不交叠时钟单元输入单个时钟Ckin后，不交叠时钟产生单元的输出作用于积分器的MOS开关Φ1～Φ5。

在本公开一些实施例中，所述部分正反馈电容C2小于所述电容C1。

在本公开一些实施例中，所述不交叠时钟单元输入需要为预定频率的时钟，经过分频器、不交叠时钟产生器和D触发器得到五个不交叠时钟，高电平时开关闭合，低电平时开关打开。

在本公开一些实施例中，所述全差分开关电容积分器满足0.1％的精度，积分器选用的运算放大器的开环增益为66dB以上，单位增益带宽为不交叠时钟频率的5倍以上。

(三)有益效果

从上述技术方案可以看出，本公开全差分开关电容积分器至少具有以下有益效果其中之一：

(1)由于采用部分正反馈电容结构，能保证与全差分积分器相同的芯片面积下和高精度要求内，时间常数更大，或者在相同时间常数的情况下，芯片面积更小；

(2)由于每次积分时，放大器输入端和电容C4两端电压变化量接近于0，该积分器对寄生不敏感，且电容的取值足够大，MOS开关的电荷注入和时钟馈通效应影响小。

附图说明

图1为本公开实施例增益未补偿型超大时间常数全差分开关电容积分器。

图2为不具有正反馈的全差分开关电容积分器。

图3为本公开实施例图1和图2对应的不交叠时钟产生电路及时序图。

图4为本公开实施例改进的增益补偿型超大时间常数全差分开关电容积分器。

图5为本公开实施例图4对应的不交叠时钟时序图。

图6为本公开实施例积分器的传输函数波特图验证对比图。

图7为本公开实施例积分器的时间常数Monte-Carlo验证对比图。

具体实施方式

本公开的目的在于针对生物医疗电子领域中的信号检测芯片，保证在面积不变的情况下，实现一个时间常数更大的高精度开关电容积分器，或者在相同时间常数的情况下，积分器的面积更小。

为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。

本公开某些实施例于后方将参照所附附图做更全面性地描述，其中一些但并非全部的实施例将被示出。实际上，本公开的各种实施例可以许多不同形式实现，而不应被解释为限于此数所阐述的实施例；相对地，提供这些实施例使得本公开满足适用的法律要求。

在本公开的第一个示例性实施例中，提供了一种增益未补偿型超大时间常数全差分开关电容积分器。图1为本公开第一实施例增益未补偿型超大时间常数全差分开关电容积分器的结构示意图。图2为不具有正反馈的全差分开关电容积分器的结构示意图。如图1所示为本实施例一种寄生不敏感、高效面积、超大时间常数全差分开关电容积分器电路。它由图2的全差分开关电容积分器改进而来，加入了部分正反馈电容结构，由三个基本部分组成：运算放大器单元、开关电容单元和不交叠时钟产生单元。

运算放大器单元包括运算放大器，所述运算放大器用于提供足够的增益与带宽，信号正负输入端Vin分别通过MOS开关Φ1及电容C0连接到所述运算放大器的输入端，MOS开关Φ2于MOS开关Φ1之后、电容C0之前连接正负输入端，信号正负输出端Vout通过MOS开关Φ2连接到所述运算放大器的输出端。

开关电容单元包括开关电容积分单元和开关电容共模反馈单元，开关电容积分单元跨接于运算放大器输入端与输出端之间，用于电容C0采样电荷的转移和积分，包括串联的MOS开关Φ2及电容C1支路，电容C3并联于上述支路，并且所述MOS开关Φ2及电容C1之间还设置有MOS开关Φ1连接到参考电压Vref，以及部分正反馈电容C2连接到运算放大器相反极性的输出端上。优选地，部分正反馈电容C2<C1。

开关电容共模反馈单元设置于运算放大器的正输出端和负输出端之间，是典型的六开关四电容结构，用于保证大的输出摆幅。

不交叠时钟产生单元用于产生MOS开关的时钟信号。本实施例中输入单个时钟Ckin后，不交叠时钟产生单元的输出作用于运算放大器的输入端MOS开关Φ1和Φ2。

本公开的超大时间常数全差分开关电容积分器加入了部分正反馈电容，该电容一端与C1一端相连，另一端与放大器的正向输出端相连，保证C2<C1，则传输函数为

单位增益频率

时间常数

在2.5KHz的输入时钟CKin作用下，C0＝C1＝240fF，C2＝216fF，C3＝15pF时，得到f_unit为0.01Hz，τ为16s。根据(2)可知当C2值越接近C1值时，f_unit趋近于0，对应的时间常数趋近无穷大，但是为了保证精度，这是不现实的。对于1fF电容具有1.8％相对标准差的工艺，当C1＝240fF，C2＝216fF，单位电容相互独立时，能得到时间常数τ有1.6％的相对标准差，即τ＝16s时有0.25s的绝对标准差。本公开的全差分开关电容积分器具有精度高，面积小，时间常数大的特点，适用于生物医疗电子领域的全集成芯片设计。

图2给出了不具有部分正反馈电容时的全差分开关电容积分器结构示意图，根据图中全差分开关电容积分器以及积分单元中电容的参数值，时钟频率为f_clk，根据理论，传输函数为

单位增益频率

同样在2.5KHz的输入时钟CKin作用下，C0＝C1＝240fF，C3＝15pF时，得到f_unit为0.1Hz，τ为1.6s。由此可见，在全差分开关电容积分器加入部分正反馈电容后，在芯片面积相同的情况下，单位增益频率下降到未改进的1/10，时间常数增大到未改进的10倍。

图3给出了图1与图2需要的两个不交叠时钟时序图，高电平时开关闭合，低电平时开关打开。

至此，本公开第一实施例增益未补偿型超大时间常数全差分开关电容积分器介绍完毕。

在本公开的第二个示例性实施例中，提供了一种改进的增益补偿型超大时间常数全差分开关电容积分器。图4为本公开实施例改进的增益补偿型超大时间常数全差分开关电容积分器的结构示意图。如图4所示，增益补偿型超大时间常数全差分开关电容积分器同样包括三个基本部分：运算放大器单元、开关电容单元和不交叠时钟产生单元。

运算放大器单元包括运算放大器，所述运算放大器用于提供足够的增益与带宽，信号正负输入端Vin分别通过MOS开关Φ3及电容C0、C4连接到所述运算放大器的输入端，MOS开关Φ5于MOS开关Φ3之后、电容C0之前连接正负输入端，MOS开关Φ2于电容C0之后、电容C4之前连接正负输入端Vin，信号正负输出端Vout通过MOS开关Φ2连接到所述运算放大器的输出端。

开关电容单元包括开关电容积分单元和开关电容共模反馈单元，开关电容积分单元跨接于电容C0与C4的连接处与运算放大器输出端之间，用于电容C0的采样电荷的转移和积分，包括串联的MOS开关Φ4及电容C1支路，MOS开关Φ1及电容C3的串联支路并联于上述支路，并且所述MOS开关Φ4及电容C1之间还设置有：MOS开关Φ3连接到参考电压Vref，MOS开关Φ1及部分正反馈电容C2连接到运算放大器相反极性的输出端上，以及MOS开关Φ2连接到运算放大器的输入端和电容C4的连接处。

开关电容共模反馈单元设置于运算放大器的正输出端和负输出端之间，是典型的六开关四电容结构，用于保证大的输出摆幅。优选地，部分正反馈电容C2<C1。

不交叠时钟产生单元用于产生MOS开关的时钟信号。本实施例中输入单个时钟Ckin后，不交叠时钟产生单元的输出作用于运算放大器的输入端MOS开关Φ1～Φ5。

为了减弱放大器有限增益对开关电容积分器低频增益的影响，在图1的改进结构中引入了增益补偿结构，开关Φ4及电容C1的连接处，通过MOS开关Φ2连接到运算放大器的输入端和电容C4的连接处,与增益未补偿型不同,还需要通过一个MOS开关Φ1才可以连接到部分正反馈电容C2的一端，得到图4中改进后的增益补偿型开关电容积分器，其需要五个不交叠时钟。

图5给出了图4需要的五个不交叠时钟时序图，输入时钟经过分频器、不交叠时钟产生器和D触发器得到五个不交叠时钟。高电平时开关闭合，低电平时开关打开。如图5所示，所述五个不交叠的时钟中，一个时钟由高电平完全下降到低电平后，下一个时钟再由低电平上升为高电平。

积分器选用的运算放大器的开环增益为80dB，单位增益带宽为100KHz。

图6给出了三种开关电容积分器Vin到Vout的传输函数波特图对比图，在C0＝C1＝240fF，C2＝216fF，C3＝15pF，C4＝240fF的情况下，由图可见，全差分开关电容积分器的单位增益频率为0.1Hz，本公开改进的开关电容积分器的单位增益频率为0.01Hz，且图4对应的增益补偿型积分器低频增益最大，图1对应的增益未补偿型积分器的低频增益最小。

图7给出了三种积分器的时间常数的Monte-Carlo分析，在C0＝C1＝240fF，C2＝216fF，C3＝15pF,C4＝240fF的情况下全差分开关电容积分器的时间常数的期望是1.633s，标准差是0.0015s，相对标准差为0.09％。改进的增益未补偿型积分器的时间常数的期望是16.46s，标准差是0.23s，相对标准差为1.4％。改进的增益补偿型积分器的时间常数的期望是16.26s，标准差是0.26s，相对标准差为1.6％。改进后积分器的时间常数是全差分积分器的10倍，相对误差增大了15倍，但小于2％。

相比全差分积分器，改进的积分器加入的电容C2＝216fF基本不改变芯片面积。

对于改进的积分器，若C3＝4.7pF，可以实现0.1Hz的单位增益频率，即1.6s的时间常数，电容占用面积减小为全差分积分器电容面积的35％左右。

在全差分开关电容积分器的基础上，加入了部分正反馈电容结构，构成增益未补偿型全差分开关电容积分器，其时钟产生单元可由经典的不交叠时钟产生电路构成。再结合增益补偿结构，减小放大器有限增益对积分器低频增益的影响，构成增益补偿性全差分开关电容积分器，其对应的时钟产生单元可由分频器、不交叠时钟产生电路和D触发器构成，产生五个不交叠时钟。

采用了提出的部分正反馈电容结构后，能保证与全差分积分器相同的芯片面积下和高精度要求内，时间常数更大，或者在相同时间常数的情况下，芯片面积更小。该积分器对寄生不敏感，且MOS开关的电荷注入和时钟馈通效应影响小。

为了达到简要说明的目的，上述实施例1中任何可作相同应用的技术特征叙述皆并于此，无需再重复相同叙述。

至此，本公开第二实施例改进的增益补偿型超大时间常数全差分开关电容积分器介绍完毕。

至此，已经结合附图对本公开实施例进行了详细描述。需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换。

并且图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。另外，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。

除非有所知名为相反之意，本说明书及所附权利要求中的数值参数是近似值，能够根据通过本公开的内容所得的所需特性改变。具体而言，所有使用于说明书及权利要求中表示组成的含量、反应条件等等的数字，应理解为在所有情况中是受到「约」的用语所修饰。一般情况下，其表达的含义是指包含由特定数量在一些实施例中±10％的变化、在一些实施例中±5％的变化、在一些实施例中±1％的变化、在一些实施例中±0.5％的变化。

再者，单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。

说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。

本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。并且，在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。

类似地，应当理解，为了精简本公开并帮助理解各个公开方面中的一个或多个，在上面对本公开的示例性实施例的描述中，本公开的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本公开要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，公开方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本公开的单独实施例。

以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (10)

1.一种全差分开关电容积分器，包括：

运算放大器单元，包括用于提供预定的增益与带宽的运算放大器；

开关电容单元，包括：

开关电容积分单元，跨接于运算放大器输入端与输出端之间，用于电容C0采样电荷的转移和积分，包括MOS开关Φ2及电容C1的串联支路，电容C3并联于上述支路，并且所述MOS开关Φ2及电容C1的连接处还连接：

MOS开关Φ1，连接到参考电压Vref，以及

部分正反馈电容C2，连接到运算放大器相反极性的输出端上；

开关电容共模反馈单元，设置于运算放大器的正输出端和负输出端之间，为六开关四电容结构；

不交叠时钟产生单元，产生MOS开关的时钟信号。

2.根据权利要求1所述的全差分开关电容积分器，信号正负输入端Vin分别通过MOS开关Φ1及电容C0连接到所述运算放大器的输入端，MOS开关Φ2于MOS开关Φ1之后、电容C0之前连接正负输入端，信号正负输出端Vout通过MOS开关Φ2连接到所述运算放大器的输出端。

3.根据权利要求1所述的全差分开关电容积分器，其中，所述部分正反馈电容C2小于所述电容C1。

4.根据权利要求1所述的全差分开关电容积分器，所述不交叠时钟单元输入单个时钟Ckin后，不交叠时钟产生单元的输出作用于运算放大器的输入端MOS开关Φ1和Φ2。

5.一种全差分开关电容积分器，包括：

运算放大器单元，包括用于提供预定的增益与带宽的运算放大器；

开关电容单元，包括：

开关电容积分单元，跨接于电容C0、C4的连接处与运算放大器输出端之间，所述电容C0、C4依次连接于信号正负输入端Vin与运算放大器的输入端之间，所述开关电容积分单元用于电容C0采样电荷的转移和积分，包括MOS开关Φ4及电容C1的串联支路，MOS开关Φ1及电容C3的串联支路并联于上述支路，并且所述MOS开关Φ4及电容C1的连接处还连接：

MOS开关Φ3，连接到参考电压Vref，

MOS开关Φ1及部分正反馈电容C2，连接到运算放大器相反极性的输出端上，以及

MOS开关Φ2，连接到运算放大器的输入端和电容C4的连接处；

开关电容共模反馈单元，设置于运算放大器的正输出端和负输出端之间，是典型的六开关四电容结构，用于保证大的输出摆幅；

不交叠时钟产生单元，产生MOS开关的时钟信号。

6.根据权利要求5所述的全差分开关电容积分器，信号正负输入端Vin分别通过MOS开关Φ3及电容C0、C4连接到所述运算放大器的输入端，MOS开关Φ5于MOS开关Φ3之后、电容C0之前连接正负输入端，MOS开关Φ2于电容C0之后、电容C4之前连接正负输入端，信号正负输出端Vout通过MOS开关Φ2连接到所述运算放大器的输出端。

7.根据权利要求5所述的全差分开关电容积分器，所述不交叠时钟单元输入单个时钟Ckin后，不交叠时钟产生单元的输出作用于运算放大器的输入端MOS开关Φ1～Φ5。

8.根据权利要求5所述的全差分开关电容积分器，所述部分正反馈电容C2小于所述电容C1。

9.根据权利要求5所述的全差分开关电容积分器，所述不交叠时钟单元输入需要为预定频率的时钟，经过分频器、不交叠时钟产生器和D触发器得到五个不交叠时钟，高电平时开关闭合，低电平时开关打开。

10.根据权利要求5所述的全差分开关电容积分器，满足0.1％的精度，积分器选用的运算放大器的开环增益为66dB以上，单位增益带宽为不交叠时钟频率的5倍以上。