CN109713902B - 一种基于两级滤波器的数字比例-积分-微分补偿电路 - Google Patents
一种基于两级滤波器的数字比例-积分-微分补偿电路 Download PDFInfo
- Publication number
- CN109713902B CN109713902B CN201910043501.0A CN201910043501A CN109713902B CN 109713902 B CN109713902 B CN 109713902B CN 201910043501 A CN201910043501 A CN 201910043501A CN 109713902 B CN109713902 B CN 109713902B
- Authority
- CN
- China
- Prior art keywords
- input end
- multiplier
- adder
- output end
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000004044 response Effects 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 abstract description 15
- 238000013461 design Methods 0.000 abstract description 6
- 238000012937 correction Methods 0.000 abstract description 3
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- 238000012546 transfer Methods 0.000 description 18
- 238000004088 simulation Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 230000001052 transient effect Effects 0.000 description 5
- 230000014509 gene expression Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
- Networks Using Active Elements (AREA)
Abstract
一种基于两级滤波器的数字比例‑积分‑微分补偿电路,属于集成电路技术领域。包括级联的一阶滤波器和二阶滤波器,一阶滤波器用于产生一个零点和一个极点,其中零点低于极点;二阶滤波器用于产生两个零点和两个极点;一阶滤波器的输入端作为数字比例‑积分‑微分补偿电路的输入端,其输出端连接二阶滤波器的输入端;二阶滤波器的输出端作为数字比例‑积分‑微分补偿电路的输出端。本发明采用一阶滤波器和二阶滤波器的级联结构,一阶滤波器中的零点超前于极点,能够降低电压阶跃响应时的过冲;尤其适用于DC/DC开关电源,相比于模拟补偿控制方法来说具有控制功能更强、设计周期短、控制方法灵活、可编程性、外围器件数少、先进的校正能力等优点。
Description
技术领域
本发明属于集成电路技术领域,涉及一种基于两级滤波器的数字比例-积分-微分补偿电路(Digital Proportion Integration Differentiation Compensator,DPID),能够应用于DC-DC开关变换器中进行数字控制补偿。
背景技术
在传统的电力电子电能变换控制系统中,模拟PID(即比例-积分-微分)控制是技术最成熟、应用最广泛的控制方法,然而模拟补偿控制方法存在控制方法单一以及不能适应复杂控制的问题。随着计算机在控制领域中的推广应用,数字PID控制在现代电力电子电能变换控制系统得到了越来越广泛的应用。近年来,随着电源管理功能越来越复杂,对控制部分的要求不断提高,开关电源已经由模拟控制、模数混合控制,进入到数字控制阶段。数字控制方式抛弃了模拟控制沿用多年的运放反馈网络,代之以数字补偿电路来完成环路的补偿,具有设计周期短、控制方法灵活、可编程性、外围器件数少、先进的校正能力等优点,能实现复杂控制。
数字控制主要通过三个模块实现:模数转换器(Analog Digital Converter,ADC)、数字比例-积分-微分补偿器(Digital Proportion Integration DifferentiationCompensator,DPID)和数字脉宽调制器(Digital Pulse Width Modulator,DPWM)。其中,数字比例-积分-微分补偿器(以下简称DPID)是数字电源中的核心模块,它构成了数字电源的补偿网络。一般采用的间接设计法是在传统模拟电源研究方法的基础上,首先将数字电源简化为一个连续的线性系统,忽略了采样保持器效应后设计模拟补偿器。然后采用双线性近似(Tustin)、匹配零极点(MPZ)等方法对其离散化得到数字补偿器。DPID模块的设计直接关系到数字电源系统的输出精度、动态响应等指标。设计具有良好瞬态响应和稳态响应的DPID补偿器非常关键,也是目前DPID设计的一个难点。
为了使系统稳定,且具有良好的瞬态响应和稳态响应,需要对环路进行相位补偿,使得环路在总的开环相位延迟小于360°,相位裕度达到60°左右。电压模式Buck变换器中一般采用三型补偿,但是需要很大的电阻和电容,很难片内集成。相比于传统的三型补偿,伪三型补偿电路会减小电容和电阻面积,使片内集成成为可能,是较为理想的补偿方式。
发明内容
针对上述模拟补偿控制方法存在的控制方法单一以及不能适应复杂控制等问题,以及对数字DPID补偿的的瞬态响应和稳态响应的要求,本发明提出一种基于两级滤波器的数字比例-积分-微分补偿电路,能够降低电压阶跃响应时的过冲,产生稳定的输出,相比于模拟补偿控制方法来说,能够发挥数字信号处理器的优势,控制功能更强,具有设计周期短、控制方法灵活、可编程性、外围器件数少、先进的校正能力等优点。
本发明的技术方案为:
一种基于两级滤波器的数字比例-积分-微分补偿电路,包括:
一阶滤波器,用于产生一个零点和一个极点,其中零点低于极点;
和二阶滤波器,用于产生两个零点和两个极点;
所述一阶滤波器的输入端作为所述数字比例-积分-微分补偿电路的输入端,其输出端连接所述二阶滤波器的输入端;所述二阶滤波器的输出端作为所述数字比例-积分-微分补偿电路的输出端。
具体的,所述一阶滤波器为一阶无限脉冲响应滤波器,包括第一加法器、第二加法器、第一延迟寄存单元、第一乘法器和第二乘法器,
第一加法器的第一输入端作为所述一阶无限脉冲响应滤波器的输入端,其第二输入端连接第一乘法器的输出端,其输出端连接第一延迟寄存单元的输入端和第二加法器的第一输入端;
第一乘法器的第一输入端连接第一延迟寄存单元的输出端和第二乘法器的第一输入端,其第二输入端连接第二系数;
第二乘法器的第二输入端连接第一系数,其输出端连接第二加法器的第二输入端;
第二加法器的输出端作为所述一阶无限脉冲响应滤波器的输出端。
具体的,所述二阶滤波器为二阶无限脉冲响应滤波器,包括第三加法器、第四加法器、第五加法器、第六加法器、第二延迟寄存单元、第三延迟寄存单元、第三乘法器、第四乘法器、第五乘法器、第六乘法器和第七乘法器,
第三加法器的第一输入端作为所述二阶无限脉冲响应滤波器的输入端,其第二输入端连接第四加法器的输出端,其输出端连接第二延迟寄存单元的输入端和第六加法器的第一输入端;
第三乘法器的第一输入端连接第二延迟寄存单元的输出端、第四乘法器的第一输入端和第三延迟寄存单元的输入端,其第二输入端连接第五系数,其输出端连接第四加法器的第一输入端;
第五乘法器的第一输入端连接第三延迟寄存单元的输出端和第六乘法器的第一输入端,其第二输入端连接第六系数,其输出端连接第四加法器的第二输入端;
第四乘法器的第二输入端连接第三系数,其输出端连接第五加法器的第一输入端;
第六乘法器的第二输入端连接第四系数,其输出端连接第五加法器的第二输入端;
第六加法器的第二输入端连接第五加法器的输出端,其输出端连接第七乘法器的第一输入端;
第七乘法器的第二输入端连接第七系数,其输出端作为所述二阶无限脉冲响应滤波器的输出端。
本发明的工作原理为:
本发明利用级联的一阶滤波器和二阶滤波器实现数字比例-积分-微分补偿电路,输入信号先经过一阶滤波器,在一阶滤波器中产生一个零极点对,其中零点低于极点;一阶滤波器的输出信号再经过二阶滤波器,二阶滤波器产生两个零点和两个极点。因此本发明可以实现基于伪三型补偿的数字比例-积分-微分DPID补偿所需要的三个极点和三个零点。
得到的数字比例-积分-微分补偿电路的离散域补偿传递函数为:
P(z)=A(z)×B(z)
其中A(z)、B(z)分别是所述一阶滤波器和二阶滤波器的离散域传递函数。
考虑到要使系统稳定,且具有良好的瞬态响应和稳态响应,使得环路在总的开环相位延迟小于360°,相位裕度达到60°左右,可以推导出数字比例-积分-微分补偿电路的离散域补偿传递函数满足:
通过设置一阶滤波器和二阶滤波器的结构,以及两个滤波器内各个系数使本发明提出的数字比例-积分-微分补偿电路引入了三个极点、三个零点,满足上式从而实现数字比例-积分-微分补偿。值得说明的是,本发明提出的数字比例-积分-微分补偿电路的离散域补偿传递函数不止这一种表达式,还包括同样能够满足稳定和相位裕度要求的其他表达式。
本发明的有益效果为:本发明将DPID补偿函数进行了数学处理,拆分成为了一阶滤波器和二阶滤波器的级联结构,一阶滤波器中的零点超前于极点,能够降低电压阶跃响应时的过冲;本发明尤其适用于DC/DC开关电源,相比于模拟补偿控制方法来说具有控制功能更强、设计周期短、控制方法灵活、可编程性、外围器件数少、先进的校正能力等优点。
附图说明
图1是本发明提出的一种基于两级滤波器的数字比例-积分-微分补偿电路用于数字控制Buck型DC-DC变换器的结构示意图。
图2是本发明提出的一种基于两级滤波器的数字比例-积分-微分补偿电路在实施例中的具体结构示意图。
图3是本发明提出的一种基于两级滤波器的数字比例-积分-微分补偿电路应用于数字电源的负载阶跃响应的仿真图。
图4是本发明提出的一种基于两级滤波器的数字比例-积分-微分补偿电路应用于数字电源的电压阶跃响应的仿真图。
图5是本发明提出的一种基于两级滤波器的数字比例-积分-微分补偿电路的Simulink模型。
具体实施方式
下面结合附图和具体实施例,详细描述本发明的技术方案:
本发明提出一种基于两级滤波器的伪三型补偿(PT3)实现数字比例-积分-微分补偿,包括级联的一阶滤波器和二阶滤波器,如图2给出了一阶滤波器和二阶滤波器的一种具体实现形式,一阶滤波器采用一阶无限脉冲响应滤波器,二阶滤波器采用二阶无限脉冲响应滤波器。一阶无限脉冲响应滤波器的输入端连接数字比例-积分-微分补偿电路的输入端,其输出端连接二阶无限脉冲响应滤波器的输入端;二阶无限脉冲响应滤波器的输入端连接一阶无限脉冲响应滤波器的输出端,其输出端作为数字比例-积分-微分补偿电路的输出端。
本发明可以应用于任何需要数字控制的系统中,尤其适用于DC-DC开关变换器,下面以将本发明应用于Buck变换器为例,如图1所示,Buck变换器中VIN是输入电压,VOUT是输出电压,MP、MN是功率开关管,L是储能电抗器,C1是输出平滑电容器,R是负载电阻,储能电抗器L和输出平滑电容器C1构成LC滤波网络。开关稳压电源的数字控制环路包括数字脉宽调制器(DPWM)、Buck变换器中的LC滤波网络、ADC采样网络和数字滤波补偿器(即本发明提出的数字比例-积分-微分补偿电路DPID),输入电压VIN在功率开关管的作用下,经LC网络滤波后输出给负载电阻R。数字控制电源通过ADC对输出电压VOUT或电流进行采样,ADC的输出信号作为本发明提出的数字比例-积分-微分补偿电路DPID的输入信号,再利用数字比例-积分-微分补偿电路DPID实现环路的补偿计算其占空比,数字比例-积分-微分补偿电路DPID的输出信号由数字脉宽调制器DPWM生成占空比信号以调节输出电压VOUT,从而形成闭环控制回路。电源整个闭环回路的开环传递函数D(s)主要分为以下几个部分:ADC增益K、DPID补偿函数P(s)、DPWM传递函数F(s)、功率级传递函数G(s)和采样网络增益H(s),可得开关电源环路的开环传递函数D(s)为:
D(s)=K×P(s)×G(s)×F(s)×H(s) (1)
功率级Buck电路考虑到输出滤波电容的串联等效阻抗Rc,传递函数G(s)为:
本实施例中取VIN=5V,VOUT=3.3V,L=0.33μH,C1=1720μF,R=2Ω,Rc=0.85mΩ,系统频率fs=500kHz。ADC的采样频率与系统频率一致,即ADC的采样时间间隔Ts=2μs。将以上数据代入公式(2)中,可以得到G(s)的表达式。
然后利用双线性变换,对G(s)进行离散化处理可得其离散域传递函数G(z),双线性公式为:
取ADC位数为7位,量化范围为-1到1,即K为26。DPWM位数为10位,F(s)为1/210,H(s)为1,将数据及G(z)代入公式(1)中,可得Buck变换器的连续域开环传递函数,再将其代入(3)中离散化,可得Buck变换器未进行DPID补偿时的离散域开环传递函数为:
从上式可知,该闭环系统的增益裕度和相位裕度均不足,系统无法稳定。接下来利用本发明提出的基于两级滤波器的数字比例-积分-微分补偿电路对该闭环系统进行补偿。
如图2所示给出了一阶滤波器的一种电路实现形式,本实施例中采用一阶无限脉冲响应滤波器,包括第一加法器、第二加法器、第一延迟寄存单元、第一乘法器、第二乘法器,第一延迟寄存单元可以用D触发器实现。第一加法器的第一输入端作为模块输入端,其第二输入端连接第一乘法器的输出端,其输出端连接第一延迟寄存单元的输入端和第二加法器的第一输入端;第一延迟寄存单元的输入端连接第一加法器的输出端和第二加法器的第一输入端,其输出端连接第一乘法器的第一输入端和第二乘法器的第一输入端;第一乘法器的第一输入端连接第一延迟寄存单元的输出端和第二乘法器的第一输入端,其第二输入端连接第二系数B,其输出端连接第一加法器的第二输入端;第二乘法器的第一输入端连接第一延迟寄存单元的输出端和第一乘法器的第一输入端,其第二输入端连接第一系数A,其输出端连接第二加法器的第二输入端;第二加法器的第一输入端连接第一加法器的输出端和第一延迟寄存单元的输入端,其第二输入端连接第二乘法器的输出端,其输出端连接二阶无限脉冲响应滤波器的输入端并作为一阶无限脉冲响应滤波器的输出端。
本实施例结构的一阶无限脉冲响应滤波器模块的离散域传递函数A(z)为:
在一阶无限脉冲响应滤波器中产生一个零极点对,其中零点低于极点,通过设置第一系数A和第二系数B满足产生的零点低于极点。
如图2所示给出了二阶滤波器的一种电路实现形式,本实施例中采用二阶无限脉冲响应滤波器,包括第三加法器、第四加法器、第五加法器、第六加法器、第二延迟寄存单元、第三延迟寄存单元、第三乘法器、第四乘法器、第五乘法器、第六乘法器、第七乘法器。第三加法器的第一输入端作为该模块的输入端,其第二输入端连接第四加法器的输出端,其输出端连接第二延迟寄存单元的输入端和第六加法器的第一输入端;第二延迟寄存单元的输入端连接第三加法器的输出端和第六加法器的第一输入端,其输出端连接第三乘法器的第一输入端、第四乘法器的第一输入端和第三延迟寄存单元的输入端;第三乘法器的第一输入端连接第二延迟寄存单元的输出端、第四乘法器的第一输入端和第三延迟寄存单元的输入端,其第二输入端连接第五系数E,其输出端连接第四加法器的第一输入端;第三延迟寄存单元的输入端连接第二延迟寄存单元的输出端、第三乘法器的第一输入端和第四乘法器的第一输入端,其输出端连接第五乘法器的第一输入端、第六乘法器的第一输入端;第五乘法器的第一输入端连接第三延迟寄存单元的输出端、第六乘法器的第一输入端,其第二输入端连接第六系数F,其输出端连接第四加法器的第二输入端;第四加法器的第一输入端连接第三乘法器的输出端,其第二输入端连接第五乘法器的输出端,其输出端连接第三加法器的第二输入端;第四乘法器的第一输入端连接第二延迟寄存单元的输出端、第三乘法器的第一输入端和第三延迟寄存单元的输入端,其第二输入端连接第三系数C,其输出端连接第五加法器的第一输入端;第六乘法器的第一输入端连接第三延迟寄存单元的输出端、第五乘法器的第一输入端,其第二输入端连接第四系数D,其输出端连接第五加法器的第二输入端;第五加法器的第一输入端连接第四乘法器的输出端,其第二输入端连接第六乘法器的输出端,其输出端连接第六加法器的第二输入端;第六加法器的第一输入端连接第三加法器的输出和第二延迟寄存单元的输入端,其第二输入端连接第五加法器的输出端,其输出端连接第七乘法器的第一输入端;第七乘法器的第一输入端连接第六乘法器的输出端,其第二输入端连接第七系数G,其输出端作为数字比例-积分-微分补偿电路的输出端。
本实施例结构的二阶无限脉冲响应滤波器模块的离散域传递函数B(z)为:
通过本实施例中的二阶无限脉冲响应滤波器能够产生两个零点和两个极点。
在数字比例-积分-微分控制电路DPID的实现过程中,需要对定点数进行处理。本实施例中采用有符号位的二进制定点数,并按照图2所示的基本结构对DPID进行建模,用实际数字滤波模块代替了模型中的理想数学表达式模块,得到其典型离散域传递函数的Simulink模型,如图5所示,从而确定本实施例中所有模块的参数大致为:A=1.000033,B=-0.404101,C=-1.938156,D=0.938998,E=1.187701,F=-0.187651,G=77.25。
根据式(5)、式(6)的一阶无限脉冲响应滤波器和二阶无限脉冲响应滤波器的离散域传递函数及DPID的基本结构,可得本实施例中DPID的离散域补偿传递函数为:
将本发明应用于如图1所示的整个数字电源系统中进行验证,ADC对输出电压与基准电压的误差值进行采样,伪三型DPID提供补偿,DPWM模块输出有一定占空比的方波信号输入到功率级中,再经过LC滤波网络来调整输出电压。图3和图4为通过测试整个系统负载或电压发生阶跃时的输出电压仿真波形图,其中Vout为Buck的输出电压,iload为Buck的负载电流,iL为流过Buck中电感L的电流,Vref为ADC的基准电压。
图3所示为采用了本发明的DPID补偿电路的数字电源的负载阶跃响应,仿真条件为负载电流由10A至50A周期性跳变。负载电流从10A阶跃到50A,输出电压下冲115mV,恢复时间150μs。负载电流从50A阶跃到10A,输出电压过冲108mV,恢复时间160μs。不同电流时输出电压差异较小,输出电压纹波为32mV。
图4所示为采用了本发明的DPID补偿电路的数字电源的电压阶跃响应,仿真条件是基准电压由2V至3V周期性跳变。从仿真结果可以看出,当电压发生阶跃性跳变的时候,输出电压能够很好的稳定且无过冲。
综上,本发明中利用一阶滤波器和二阶滤波器形成级联结构来实现DPID补偿器。一阶滤波器产生一个零极点对,其中零点低于极点;二阶滤波器产生两个零点和两个极点。因此本发明可以实现基于伪三型补偿的数字比例-积分-微分DPID补偿所需要的三个极点和三个零点,提高了系统相位裕度,从而可以提高系统的瞬态响应速度,能够降低电压阶跃响应时的过冲。
以上为结合具体实施例对本发明进行的具体、详细的描述,上述内容仅用于对本发明的进一步说明,不能理解为对本发明保护范围的限制,所属技术领域的技术人员根据本发明内容作出的任何非本质性的改进、替换和调整均应涵盖在本发明的保护范围内。
Claims (1)
1.一种基于两级滤波器的数字比例-积分-微分补偿电路,其特征在于,包括:
一阶滤波器,用于产生一个零点和一个极点,其中零点低于极点;
和二阶滤波器,用于产生两个零点和两个极点;
所述一阶滤波器为一阶无限脉冲响应滤波器,包括第一加法器、第二加法器、第一延迟寄存单元、第一乘法器和第二乘法器,
第一加法器的第一输入端作为所述一阶无限脉冲响应滤波器的输入端,其第二输入端连接第一乘法器的输出端,其输出端连接第一延迟寄存单元的输入端和第二加法器的第一输入端;
第一乘法器的第一输入端连接第一延迟寄存单元的输出端和第二乘法器的第一输入端,其第二输入端连接第二系数;
第二乘法器的第二输入端连接第一系数,其输出端连接第二加法器的第二输入端;
第二加法器的输出端作为所述一阶无限脉冲响应滤波器的输出端;
所述二阶滤波器为二阶无限脉冲响应滤波器,包括第三加法器、第四加法器、第五加法器、第六加法器、第二延迟寄存单元、第三延迟寄存单元、第三乘法器、第四乘法器、第五乘法器、第六乘法器和第七乘法器,
第三加法器的第一输入端作为所述二阶无限脉冲响应滤波器的输入端,其第二输入端连接第四加法器的输出端,其输出端连接第二延迟寄存单元的输入端和第六加法器的第一输入端;
第三乘法器的第一输入端连接第二延迟寄存单元的输出端、第四乘法器的第一输入端和第三延迟寄存单元的输入端,其第二输入端连接第五系数,其输出端连接第四加法器的第一输入端;
第五乘法器的第一输入端连接第三延迟寄存单元的输出端和第六乘法器的第一输入端,其第二输入端连接第六系数,其输出端连接第四加法器的第二输入端;
第四乘法器的第二输入端连接第三系数,其输出端连接第五加法器的第一输入端;
第六乘法器的第二输入端连接第四系数,其输出端连接第五加法器的第二输入端;
第六加法器的第二输入端连接第五加法器的输出端,其输出端连接第七乘法器的第一输入端;
第七乘法器的第二输入端连接第七系数,其输出端作为所述二阶无限脉冲响应滤波器的输出端;
所述一阶滤波器的输入端作为所述数字比例-积分-微分补偿电路的输入端,其输出端连接所述二阶滤波器的输入端;所述二阶滤波器的输出端作为所述数字比例-积分-微分补偿电路的输出端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910043501.0A CN109713902B (zh) | 2019-01-17 | 2019-01-17 | 一种基于两级滤波器的数字比例-积分-微分补偿电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910043501.0A CN109713902B (zh) | 2019-01-17 | 2019-01-17 | 一种基于两级滤波器的数字比例-积分-微分补偿电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109713902A CN109713902A (zh) | 2019-05-03 |
CN109713902B true CN109713902B (zh) | 2020-07-10 |
Family
ID=66262196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910043501.0A Expired - Fee Related CN109713902B (zh) | 2019-01-17 | 2019-01-17 | 一种基于两级滤波器的数字比例-积分-微分补偿电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109713902B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114583934B (zh) * | 2022-05-06 | 2022-07-26 | 浙江富特科技股份有限公司 | 控制单元、电源变换装置及抑制输出电压纹波的方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI548190B (zh) * | 2013-08-12 | 2016-09-01 | 中心微電子德累斯頓股份公司 | 根據控制法則來控制功率轉換器的功率級之控制器及方法 |
US10193533B2 (en) * | 2016-08-17 | 2019-01-29 | The Trustees Of Columbia University In The City Of New York | Methods and systems for event-driven recursive continuous-time digital signal processing |
-
2019
- 2019-01-17 CN CN201910043501.0A patent/CN109713902B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN109713902A (zh) | 2019-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1952207B1 (en) | Methods and systems for adaptive control | |
Foong et al. | Fast-transient integrated digital DC-DC converter with predictive and feedforward control | |
Sharma et al. | Design of digital PID controller for voltage mode control of DC-DC converters | |
Chincholkar et al. | Comparative study of current‐mode controllers for the positive output elementary Luo converter via state‐space and frequency response approaches | |
Li et al. | Design of fast transient response voltage-mode buck converter with hybrid feedforward and feedback technique | |
CN109713902B (zh) | 一种基于两级滤波器的数字比例-积分-微分补偿电路 | |
Chui et al. | A programmable integrated digital controller for switching converters with dual-band switching and complex pole-zero compensation | |
Vijayalakshmi et al. | Time domain based digital controller for buck-boost converter | |
Lee et al. | Adaptive high‐bandwidth digitally controlled buck converter with improved line and load transient response | |
CN109245534B (zh) | 一种基于双信号路径的数字比例-积分-微分补偿电路 | |
CN104993702B (zh) | 一种采用DSP实现二阶滑模控制的Buck变换器控制方法 | |
CN111277143B (zh) | 一种瞬态响应增强的数字控制buck变换器 | |
Hagen et al. | Applying digital technology to PWM control-loop designs | |
Yu et al. | Modeling and Control of Quasi-Parallel Sigma DC–DC Converter for Single-Stage 48-V Voltage Regulator | |
Chen et al. | Digital V 2 Controller IC Using Delta Operator and Improved Average Predictive Control for DC–DC Converters With Fast Transient Response | |
Vijayalakshmi et al. | Development of robust discrete controller for double frequency buck converter | |
CN109256944B (zh) | 一种Cuk变换器的自抗扰控制方法 | |
Soman et al. | Development of digital controller for synchronous buck converter | |
Chang et al. | Practical considerations for the design and implementation of digital-controlled power converters | |
Bhowmik et al. | State feedback design approach for fast recovery digitally current mode controlled boost converters | |
Channappanavar et al. | A review of compensator design for digital controller implementation for DC-DC converters | |
Li | Digital control strategies for DC/DC SEPIC converters towards integration | |
Marimuthu et al. | Time domain based digital controller for Boost converter | |
Rao et al. | Design and performance analysis of digital control laws for low power high frequency switching power supply | |
Ganesh et al. | Design of Stable Digital V 2 Controllers for the Synchronous Non-inverting Buck-boost Converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200710 |