CN109245534B - 一种基于双信号路径的数字比例-积分-微分补偿电路 - Google Patents

一种基于双信号路径的数字比例-积分-微分补偿电路 Download PDF

Info

Publication number
CN109245534B
CN109245534B CN201811233812.5A CN201811233812A CN109245534B CN 109245534 B CN109245534 B CN 109245534B CN 201811233812 A CN201811233812 A CN 201811233812A CN 109245534 B CN109245534 B CN 109245534B
Authority
CN
China
Prior art keywords
input end
adder
multiplier
module
output end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201811233812.5A
Other languages
English (en)
Other versions
CN109245534A (zh
Inventor
甄少伟
武昕
王佳佳
陈思远
罗萍
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201811233812.5A priority Critical patent/CN109245534B/zh
Publication of CN109245534A publication Critical patent/CN109245534A/zh
Application granted granted Critical
Publication of CN109245534B publication Critical patent/CN109245534B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Dc-Dc Converters (AREA)

Abstract

一种基于双信号路径的数字比例‑积分‑微分补偿电路，属于集成电路技术领域。包括微分模块、第一积分模块、第二积分模块和第一加法器，第一积分模块的输入端连接微分模块的输入端并作为数字比例‑积分‑微分补偿电路的输入端，其输出端连接第一加法器的第一输入端；第二积分模块的输入端连微分模块的输出端，其输出端连接第一加法器的第二输入端；第一加法器的输出端作为数字比例‑积分‑微分补偿电路的输出端。本发明与模拟补偿控制方法相比具有控制功能强、控制方法灵活、可编程性、外围器件数少、先进的校正能力等优点，与传统数字补偿电路相比降低了环路补偿的复杂程度和减少了所用门电路的数量，在提高电路带宽的同时还可以提高电路增益。

Description

一种基于双信号路径的数字比例-积分-微分补偿电路
技术领域
本发明属于集成电路技术领域，涉及一种基于双信号路径的数字比例-积分-微分补偿电路(Digital Proportion Integration Differentiation Compensator，DPID)，能够应用于DC-DC开关变换器中进行数字控制补偿。
背景技术
在传统的电力电子电能变换控制系统中，模拟PID(即比例-积分-微分)控制是技术最成熟、应用最广泛的控制方法。随着计算机在控制领域中的推广应用，数字PID控制在现代电力电子电能变换控制系统得到了越来越广泛的应用。近年来，随着电源管理功能越来越复杂，对控制部分的要求不断提高，开关电源已经由模拟控制、模数混合控制，进入到数字控制阶段。数字控制方式抛弃了模拟控制沿用多年的运放反馈网络，代之以数字补偿电路来完成环路的补偿，具有设计周期短、控制方法灵活、可编程性、外围器件数少、先进的校正能力等优点，能实现复杂控制。
数字控制主要通过三个模块实现：模数转换器(Analog Digital Converter，ADC)、数字比例-积分-微分补偿器(Digital Proportion Integration DifferentiationCompensator，DPID)和数字脉宽调制器(Digital Pulse Width Modulator，DPWM)。其中，数字比例-积分-微分补偿器(以下简称DPID)是数字电源中的核心模块，它构成了数字电源的补偿网络。一般采用的间接设计法是在传统模拟电源研究方法的基础上，首先将数字电源简化为一个连续的线性系统，忽略了采样保持器效应后设计模拟补偿器。然后采用双线性近似(Tustin)、匹配零极点(MPZ)等方法对其离散化得到数字补偿器。DPID模块的设计直接关系到数字电源的输出精度、动态响应等指标。因此，设计具有良好瞬态响应和稳态响应的DPID补偿器非常关键，也是目前DPID设计的一个难点。
为了使系统稳定，且具有良好的瞬态响应和稳态响应，需要对对环路进行相位补偿，使得环路在总的开环相位延迟小于360°，相位裕度达到60°左右。电压模式Buck变换器中一般采用三型补偿，但是需要很大的电阻和电容，很难片内集成。相比于传统的三型补偿，伪三型补偿电路会减小电容和电阻面积，使片内集成成为可能，是较为理想的补偿方式。
发明内容
针对上述模拟补偿控制方法存在的控制方法单一以及不能适应复杂控制等问题，本发明提出一种基于双信号路径的数字比例-积分-微分补偿电路，相比于模拟补偿控制方法来说，能够发挥数字信号处理器的优势，控制功能更强，具有设计周期短、控制方法灵活、可编程性、外围器件数少、先进的校正能力等优点；且只采用两条通路，相比于传统数字补偿电路采用的比例、积分和微分三条通路来说降低了环路补偿的复杂程度和减少了所用门电路的数量，尤其适用于DC-DC开关变换器。
本发明的技术方案为：
一种基于双信号路径的数字比例-积分-微分补偿电路，包括：
微分模块，用于产生一个零点和一个极点；
第一积分模块，用于产生一个极点；
第二积分模块，用于产生一个极点；
和第一加法器；
所述第一积分模块的输入端连接所述微分模块的输入端并作为所述数字比例-积分-微分补偿电路的输入端，其输出端连接第一加法器的第一输入端，所述第二积分模块的输入端连接所述微分模块的输出端，其输出端连接第一加法器的第二输入端，用于产生一个额外的零点；
第一加法器的输出端作为所述数字比例-积分-微分补偿电路的输出端。
具体的，所述第一积分模块包括第一乘法器、第二加法器、第一延迟寄存单元和第二延迟寄存单元，
第一乘法器的第一输入端作为所述第一积分模块的输入端，其第二输入端连接第一系数A，其输出端连接第一延迟寄存单元的输入端和第二加法器的第一输入端；
第二加法器的第二输入端连接第一延迟寄存单元的输出端，其第三输入端连接第二延迟寄存单元的输出端，其输出端连接第二延迟寄存单元的输入端并作为所述第一积分模块的输出端。
具体的，所述微分模块包括第二乘法器、第三乘法器、第五乘法器、第三加法器、第三延迟寄存单元和第四延迟寄存单元，
第二乘法器的第一输入端连接第三延迟寄存单元的输出端，其第二输入端连接第二系数B1，其输出端连接第三加法器的第一输入端；
第三加法器的第二输入端连接第三延迟寄存单元的输入端并作为所述微分模块的输入端，其第三输入端连接第三乘法器的输出端，其输出端连接第四延迟寄存单元的输入端和第五乘法器的第一输入端；
第三乘法器的第一输入端连接第四延迟寄存单元的输出端，其第二输入端连接第三系数B2；
第五乘法器的第二输入端连接第四系数B3，其输出端作为所述微分模块的输出端。
具体的，所述第二积分模块包括第四乘法器、第四加法器、第五延迟寄存单元和第六延迟寄存单元，
第四加法器的第一输入端连接第五延迟寄存单元的输入端并作为所述第二积分模块的输入端，其第二输入端连接第五延迟寄存单元的输出端，其第三输入端连接第四乘法器的输出端，其输出端连接第六延迟寄存单元的输入端并作为所述第二积分模块的输出端；
第四乘法器的第一输入端连接第六延迟寄存单元的输出端，其第二输入端连接第五系数C。
本发明的工作原理为：
本发明提出的基于双信号路径的数字比例-积分-微分补偿电路，输入信号一方面流经微分模块和第二积分模块，在微分模块进行微分运算产生一个零极点对，其中零点低于极点，随后在第二积分模块进行积分运算产生一个高频极点；另一方面，输入信号流经第一积分模块进行积分运算产生低频极点；同时微分模块、第一积分模块和第二积分模块的组合可以产生一个额外的零点，因此本发明可以实现数字比例-积分-微分DPID补偿所需要的3个极点和2个零点。
本发明提出的数字比例-积分-微分补偿电路的离散域补偿传递函数满足：
P(z)＝B(z)*C(z)+A(z)
其中A(z)、B(z)、C(z)分别是第一积分模块、微分模块和第二积分模块的离散域传递函数，通过改变第一积分模块、微分模块和第二积分模块的结构，以及各个模块中的系数使本发明提出的数字比例-积分-微分补偿电路引入了三个极点、两个零点，满足上式从而实现数字比例-积分-微分补偿。
本发明的有益效果为：本发明相比于模拟补偿控制方法来说具有控制功能更强、设计周期短、控制方法灵活、可编程性、外围器件数少、先进的校正能力等优点；相比于传统数字补偿电路采用的比例、积分和微分三条通路来说，本发明将DPID补偿函数进行了数学处理，拆分成为了积分路径和微分路径两条路径，降低了环路补偿的复杂程度和减少了所用门电路的数量；利用微分模块在远低于单位增益处设置零点提高相位裕度，低频零点使系统带宽变大，进而提高了系统的瞬态响应速度；采用第一积分模块设置低频极点，增加低频增益，降低稳态误差；采用第二积分模块设置高频极点，以抑制高频噪声；使得本发明在提高电路带宽的同时还可以提高电路的增益；本发明尤其适用于DC/DC开关电源。
附图说明
图1是本发明提出的一种基于双信号路径的数字比例-积分-微分补偿电路用于数字控制Buck型DC-DC变换器的结构示意图。
图2是本发明提出的一种基于双信号路径的数字比例-积分-微分补偿电路在实施例中的具体结构示意图。
图3是本发明提出的一种基于双信号路径的数字比例-积分-微分补偿电路中零极点产生过程示意图。
图4是本发明提出的一种基于双信号路径的数字比例-积分-微分补偿电路应用于数字电源的负载阶跃响应的仿真图。
图5是本发明提出的一种基于双信号路径的数字比例-积分-微分补偿电路应用于数字电源的电压阶跃响应的仿真图。
图6是本发明提出的一种基于双信号路径的数字比例-积分-微分补偿电路的Simulink模型。
具体实施方式
下面结合附图和具体实施例，详细描述本发明的技术方案：
本发明采用双信号路径的伪三型补偿(PT3)实现数字比例-积分-微分补偿，实质为一种无限冲激响应滤波器(IIR滤波器)结构，如图2所示，包括微分模块、第一积分模块、第二积分模块和第一加法器，第一积分模块的输入端连接微分模块的输入端并作为数字比例-积分-微分补偿电路的输入端，其输出端连接第一加法器的第一输入端；第二积分模块的输入端连接微分模块的输出端，其输出端连接第一加法器的第二输入端；第二加法器的输出端作为数字比例-积分-微分补偿电路的输出端。
本发明可以应用于任何需要数字控制的系统中，尤其适用于DC-DC开关变换器，下面将以本发明应用于Buck变换器为例，如图1所示，Buck变换器中VIN是输入电压，VOUT是输出电压，MP、MN是功率开关管，L是储能电抗器，C是输出平滑电容器，R是负载电阻，储能电抗器L和输出平滑电容器C构成LC滤波网络。开关稳压电源的数字控制环路包括数字脉宽调制器(DPWM)、Buck变换器中的LC滤波网络、ADC采样网络和数字滤波补偿器(即本发明提出的数字比例-积分-微分补偿电路DPID)，输入电压VIN在功率开关管的作用下，经LC网络滤波后输出给负载电阻R。数字控制电源通过ADC对输出电压VOUT或电流进行采样，ADC的输出信号作为本发明提出的数字比例-积分-微分补偿电路DPID的输入信号，再利用数字比例-积分-微分补偿电路DPID实现环路的补偿计算其占空比，数字比例-积分-微分补偿电路DPID的输出信号由数字脉宽调制器DPWM生成占空比信号以调节输出电压VOUT，从而形成闭环控制回路。电源整个闭环回路的开环传递函数D(s)主要分为以下几个部分：ADC增益K、DPID补偿函数P(s)、DPWM传递函数F(s)、功率级传递函数G(s)和采样网络增益H(s)，可得开关电源环路的开环传递函数D(s)为：
D(s)＝K×P(s)×G(s)×F(s)×H(s) (1)
式中，ADC增益K为2Nadc/Vrange，其中，Nadc为ADC位数，Vrange为ADC量化范围；F(s)为1/2Ndpwm，Ndpwm为DPWM位数；H(s)为1。
功率级Buck电路考虑到输出滤波电容的串联等效阻抗Rc，传递函数G(s)为：
Figure BDA0001837736980000051
实施例中取VIN＝5V，VOUT＝3.3V，L＝0.33μH，C＝1340μF，R＝1.24Ω，Rc＝0.85mΩ，整个系统的采样时间间隔即开关周期Ts＝2μs，开关频率fs＝500kHz。将以上数据代入公式(2)中，可以得到G(s)的表达式。
然后利用双线性变换，对G(s)进行离散化处理可得其离散域传递函数G(z)，双线性公式为：
Figure BDA0001837736980000052
取ADC位数为5位，量化范围为-1到1，即K为24。DPWM位数为10位，F(s)为1/210，H(s)为1，将数据及G(z)代入公式(1)中，可得Buck变换器的连续域开环传递函数，再将其代入(3)中离散化，可得Buck变换器未进行DPID补偿时的离散域开环传递函数为：
Figure BDA0001837736980000053
从上式可知，该闭环系统的增益裕度和相位裕度均不足，系统无法稳定。接下来利用本发明提出的基于双信号路径的数字比例-积分-微分补偿电路对该闭环系统进行补偿。
如图2所示给出了微分模块的一种电路实现形式，本实施例中微分模块包括第二乘法器、第三乘法器、第五乘法器、第三加法器、第三延迟寄存单元和第四延迟寄存单元，第二乘法器的第一输入端连接第三延迟寄存单元的输出端，其第二输入端连接第二系数B1，其输出端连接第三加法器的第一输入端；第三加法器的第二输入端连接第三延迟寄存单元的输入端并作为微分模块的输入端，其第三输入端连接第三乘法器的输出端，其输出端连接第四延迟寄存单元的输入端和第五乘法器的第一输入端；第三乘法器的第一输入端连接第四延迟寄存单元的输出端，其第二输入端连接第三系数B2；第五乘法器的第二输入端连接第四系数B3，其输出端作为微分模块的输出端。
本实施例结构的微分模块的离散域传递函数B(z)以及采用双线性变换得到的连续域传递函数B(s)分别为：
Figure BDA0001837736980000061
如图2所示给出了第一积分模块的一种电路实现形式，本实施例中第一积分模块包括第一乘法器、第二加法器、第一延迟寄存单元和第二延迟寄存单元，第一乘法器的第一输入端作为第一积分模块的输入端，其第二输入端连接第一系数A，其输出端连接第一延迟寄存单元的输入端和第二加法器的第一输入端；第二加法器的第二输入端连接第一延迟寄存单元的输出端，其第三输入端连接第二延迟寄存单元的输出端，其输出端连接第二延迟寄存单元的输入端并作为第一积分模块的输出端。
本实施例结构的第一积分模块的离散域传递函数A(z)以及采用双线性变换得到的连续域传递函数A(s)分别为：
Figure BDA0001837736980000062
如图2所示给出了第二积分模块的一种电路实现形式，本实施例中第二积分模块包括第四乘法器、第四加法器、第五延迟寄存单元和第六延迟寄存单元，第四加法器的第一输入端连接第五延迟寄存单元的输入端并作为第二积分模块的输入端，其第二输入端连接第五延迟寄存单元的输出端，其第三输入端连接第四乘法器的输出端，其输出端连接第六延迟寄存单元的输入端并作为第二积分模块的输出端；第四乘法器的第一输入端连接第六延迟寄存单元的输出端，其第二输入端连接第五系数C。
本实施例结构的第二积分模块的离散域传递函数C(z)以及采用双线性变换得到的连续域传递函数C(s)分别为：
Figure BDA0001837736980000063
其中第一延迟寄存单元、第二延迟寄存单元、第三延迟寄存单元、第四延迟寄存单元、第五延迟寄存单元和第六延迟寄存单元可以用D触发器实现，用于寄存数据，同时需要时钟触发才会输出数据，因此会延迟一个周期输出。
本发明利用微分模块、第一积分模块和第二积分模块实现DPID补偿器的IIR滤波器，第一积分模块用于设置低频极点，增加低频增益，降低稳态误差；微分模块用于产生一个零极点对来提升相位裕度，其中零点低于极点，零点设置在远低于单位增益处用来提高相位裕度，低频零点使系统带宽变大，进而提高了系统的瞬态响应速度；第二积分模块用于产生一个高频极点以抑制高频噪声；根据PT3补偿理论可知，微分模块、第一积分模块和第二积分模块三个模块将信号路径分为了两条，可以产生一个额外的零点。因此微分模块、第一积分模块和第二积分模块三个模块的组合，可以产生DPID伪三型补偿所需要的3个极点和2个零点，使得本发明的DPID电路在提高电路带宽的同时可以提高电路的增益，在本实施例中能够使Buck电路同时满足宽带宽和高增益的要求。
如图3所示，本发明的数字比例-积分-微分控制电路将DPID补偿函数进行了数学处理，拆分成为了积分路径和微分路径两条路径，微分模块B和积分模块C串联，再与积分模块A并联，从而产生一个额外的零点，提高了系统相位裕度，从而可以提高系统的瞬态响应速度。并且降低了环路补偿的复杂程度和减少了所用门电路的数量，与传统DPID相比减少了比例路径的一个累加器、一个乘法器和一个延迟器。
在数字比例-积分-微分控制电路DPID的实现过程中，需要对定点数进行处理。本实施例中采用有符号位的二进制定点数，并按照图2所示的基本结构对DPID进行建模，用实际数字滤波模块代替了模型中的理想数学表达式模块，得到其典型离散域传递函数的Simulink模型，如图6所示，从而确定本实施例中所有模块的参数大致为：A＝1.2129，B1＝-0.9009，B2＝0.9480，B3＝432.89，C＝0.0020。
根据式(5)至式(7)微分模块、第一积分模块和第二积分模块的离散域传递函数及DPID的基本结构，可得DPID的离散域补偿传递函数为：
Figure BDA0001837736980000071
实际工作中根据微分模块、第一积分模块和第二积分模块的具体结构，选择及调节微分模块、第一积分模块和第二积分模块中的系数使DPID的离散域补偿传递函数能够满足式(8)的组合均可以为本实施例中的Buck电路提供补偿。
将本发明应用于如图1所示的整个数字电源系统中进行验证，ADC对输出电压与基准电压的误差值进行采样，伪三型DPID提供补偿，DPWM模块输出有一定占空比的方波信号输入到功率级中，再经过LC滤波网络来调整输出电压。图4和图5为通过测试整个系统负载或电压发生阶跃时的输出电压仿真波形图，其中Vout为Buck的输出电压，iload为Buck的负载电流，iL为流过Buck中电感L的电流，Vref为ADC的基准电压。
图4所示为采用了本发明所述的DPID补偿电路的数字电源的负载阶跃响应，仿真条件为负载电流由4A至34A周期性跳变。从仿真结果上可以看出，输出电压具有很好的动态调节性能。
图5所示为采用了本发明所述的DPID补偿电路的数字电源的电压阶跃响应，仿真条件是基准电压由2V至3V周期性跳变。从仿真结果可以看出，当电压发生阶跃性跳变的时候，输出电压能够很好的稳定。
以上为结合具体实施例对本发明进行的具体、详细的描述，上述内容仅用于对本发明的进一步说明，不能理解为对本发明保护范围的限制，所属技术领域的技术人员根据本发明内容作出的任何非本质性的改进、替换和调整均应涵盖在本发明的保护范围内。

Claims (1)

1.一种基于双信号路径的数字比例-积分-微分补偿电路，其特征在于，包括：
微分模块，用于产生一个零点和一个极点；
第一积分模块，用于产生一个极点；
第二积分模块，用于产生一个极点；
和第一加法器；
所述第一积分模块的输入端连接所述微分模块的输入端并作为所述数字比例-积分-微分补偿电路的输入端，其输出端连接第一加法器的第一输入端，所述第二积分模块的输入端连接所述微分模块的输出端，其输出端连接第一加法器的第二输入端，用于产生一个额外的零点；
第一加法器的输出端作为所述数字比例-积分-微分补偿电路的输出端；
所述第一积分模块包括第一乘法器、第二加法器、第一延迟寄存单元和第二延迟寄存单元，
第一乘法器的第一输入端作为所述第一积分模块的输入端，其第二输入端连接第一系数，其输出端连接第一延迟寄存单元的输入端和第二加法器的第一输入端；
第二加法器的第二输入端连接第一延迟寄存单元的输出端，其第三输入端连接第二延迟寄存单元的输出端，其输出端连接第二延迟寄存单元的输入端并作为所述第一积分模块的输出端；
所述微分模块包括第二乘法器、第三乘法器、第五乘法器、第三加法器、第三延迟寄存单元和第四延迟寄存单元，
第二乘法器的第一输入端连接第三延迟寄存单元的输出端，其第二输入端连接第二系数，其输出端连接第三加法器的第一输入端；
第三加法器的第二输入端连接第三延迟寄存单元的输入端并作为所述微分模块的输入端，其第三输入端连接第三乘法器的输出端，其输出端连接第四延迟寄存单元的输入端和第五乘法器的第一输入端；
第三乘法器的第一输入端连接第四延迟寄存单元的输出端，其第二输入端连接第三系数；
第五乘法器的第二输入端连接第四系数，其输出端作为所述微分模块的输出端；
所述第二积分模块包括第四乘法器、第四加法器、第五延迟寄存单元和第六延迟寄存单元，
第四加法器的第一输入端连接第五延迟寄存单元的输入端并作为所述第二积分模块的输入端，其第二输入端连接第五延迟寄存单元的输出端，其第三输入端连接第四乘法器的输出端，其输出端连接第六延迟寄存单元的输入端并作为所述第二积分模块的输出端；
第四乘法器的第一输入端连接第六延迟寄存单元的输出端，其第二输入端连接第五系数。
CN201811233812.5A 2018-10-23 2018-10-23 一种基于双信号路径的数字比例-积分-微分补偿电路 Expired - Fee Related CN109245534B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811233812.5A CN109245534B (zh) 2018-10-23 2018-10-23 一种基于双信号路径的数字比例-积分-微分补偿电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811233812.5A CN109245534B (zh) 2018-10-23 2018-10-23 一种基于双信号路径的数字比例-积分-微分补偿电路

Publications (2)

Publication Number Publication Date
CN109245534A CN109245534A (zh) 2019-01-18
CN109245534B true CN109245534B (zh) 2020-04-17

Family

ID=65081227

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811233812.5A Expired - Fee Related CN109245534B (zh) 2018-10-23 2018-10-23 一种基于双信号路径的数字比例-积分-微分补偿电路

Country Status (1)

Country Link
CN (1) CN109245534B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112859587B (zh) * 2021-01-13 2022-08-23 中国科学院光电技术研究所 一种基于附加集成模块的pid目标跟踪控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104181811A (zh) * 2014-09-10 2014-12-03 中国科学院上海高等研究院 基于数字预测算法的模拟pid控制系统及方法
US9369772B1 (en) * 2010-04-21 2016-06-14 Marvell International Ltd. Dual PID controller based bit allocation and rate control for video coding
CN106300977A (zh) * 2016-10-17 2017-01-04 东南大学 一种Buck型DC‑DC变换器的单输入模糊PID控制方法
CN107769771A (zh) * 2016-08-23 2018-03-06 英飞凌科技股份有限公司 锁相环

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9385599B2 (en) * 2013-04-25 2016-07-05 Infineon Technologies Austria Ag Converter circuit and method for converting an input voltage to an output voltage using a white noise generator
JP5878266B2 (ja) * 2013-06-13 2016-03-08 株式会社日立国際電気 アンテナ方向調整方法及びｏｆｄｍ受信装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9369772B1 (en) * 2010-04-21 2016-06-14 Marvell International Ltd. Dual PID controller based bit allocation and rate control for video coding
CN104181811A (zh) * 2014-09-10 2014-12-03 中国科学院上海高等研究院 基于数字预测算法的模拟pid控制系统及方法
CN107769771A (zh) * 2016-08-23 2018-03-06 英飞凌科技股份有限公司 锁相环
CN106300977A (zh) * 2016-10-17 2017-01-04 东南大学 一种Buck型DC‑DC变换器的单输入模糊PID控制方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
数字电源快速响应非线性算法和数字PID补偿的研究;陈昕;《工程科技Ⅱ辑》;20121231;第21-58页 *

Also Published As

Publication number Publication date
CN109245534A (zh) 2019-01-18

Similar Documents

Publication Publication Date Title
EP1952207B1 (en) Methods and systems for adaptive control
US7498781B2 (en) Methods and systems for disturbance rejection in DC-to-DC converters
CN101305330A (zh) 用于开关电源的非线性控制器
Veerachary Two-switch semiquadratic buck converter
Chu et al. Digitally controlled low-dropout regulator with fast-transient and autotuning algorithms
CN109245534B (zh) 一种基于双信号路径的数字比例-积分-微分补偿电路
Padmanaban et al. Control strategy and hardware implementation for DC–DC boost power circuit based on proportional–integral compensator for high voltage application
CN109713902B (zh) 一种基于两级滤波器的数字比例-积分-微分补偿电路
Chui et al. A programmable integrated digital controller for switching converters with dual-band switching and complex pole-zero compensation
CN111277143B (zh) 一种瞬态响应增强的数字控制buck变换器
Lee et al. Adaptive high‐bandwidth digitally controlled buck converter with improved line and load transient response
Chen et al. Digital current-mode controller using delta operator and advance sampling predictive control for high-frequency DC–DC switching converters
Hagen et al. Applying digital technology to PWM control-loop designs
Lee et al. Adaptive prediction in digitally controlled buck converter with fast load transient response
Chen et al. Digital V 2 Controller IC Using Delta Operator and Improved Average Predictive Control for DC–DC Converters With Fast Transient Response
Vijayalakshmi et al. Development of robust discrete controller for double frequency buck converter
Nien et al. Small-signal modeling of DC converters with digital peak-current-mode control
Wang et al. Digital PID Based on Pseudo Type-III Compensation for DC-DC Converter
Ganesh et al. Design of Stable Digital V 2 Controllers for the Synchronous Noninverting Buck–Boost Converter
Choi et al. A switched-capacitor DC-DC converter using delta-sigma digital pulse frequency modulation control method
Soman et al. Development of digital controller for synchronous buck converter
Li Digital control strategies for DC/DC SEPIC converters towards integration
Su et al. An adaptive control method for two-phase DC/DC converter
Torregoza et al. Effects of quantization on digital buck converter switch mode power supply
Zhang et al. Digital LQR steady-state optimal control with feedforward for nonminimum phase boost DC-DC converter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200417