CN1427465A - 金属内连线的制作方法 - Google Patents

金属内连线的制作方法 Download PDF

Info

Publication number
CN1427465A
CN1427465A CN02155250A CN02155250A CN1427465A CN 1427465 A CN1427465 A CN 1427465A CN 02155250 A CN02155250 A CN 02155250A CN 02155250 A CN02155250 A CN 02155250A CN 1427465 A CN1427465 A CN 1427465A
Authority
CN
China
Prior art keywords
layer
titanium nitride
dielectric layer
tungsten
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN02155250A
Other languages
English (en)
Inventor
赖勇志
蒲耀鍊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Publication of CN1427465A publication Critical patent/CN1427465A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种金属内连线的制作方法，先提供一表面包含有一第一介电层的半导体基底，且该第一介电层中形成有至少一凹槽，接着于该凹槽表面依序形成一黏着层、一金属层以及一材料层，并利用该材料层封住该凹槽的洞口；然后进行一黄光暨蚀刻制程(PEP)，以于该黏着层、该金属层以及该材料层中，形成至少一金属内连线；其中，封住该凹槽洞口的该材料层，用来防止该黄光暨蚀刻制程的光阻残留于该凹槽内，因此在进行金属内连线的黄光制程时，就不会有光阻层残余在介层洞之内，以有效避免如微粒、缺陷以及气泡等的异常现象的发生；所以本发明不但可以解决光阻残留的问题，而且不需要沉积太厚的钨层，以有效简化制程，解决成本增加及难以被平坦化的问题，进而达到提高良率的目的。

Description

金属内连线的制作方法
技术领域
本发明涉及半导体制造技术，提供一种金属内连线(metal interconnect)的制作方法，尤指一种可避免光阻残留于金属内连线(metal interconnect)中的金属内连线的制作方法。
背景技术
在先进的超大型集成电路(very large scale integrated circuits，VLSI)工业中，制程已进步到可以在1～2cm2面积的硅表面上挤进数量多达数十万个、甚至数百万个以上的金属氧化半导体(metal oxide semiconductor，MOS)晶体管等的元件。而金属化(metallization)以及金属内连线(metalinterconnect)制程便是为了把这些元件，例如将前述MOS元件上的三个极，以及金属层与金属层之间，接触(contact)之外，还必需将这些已与各别MOS元件相接触的导线，依电路设计的线路行程利用导线加以电连接，以形成完整的回路(circuit)，进而构成一个完整的电子装置。
在现在的VLSI制程技术中，用来作为接触及内连线用的导体材料，主要有钨(tungsten)金属及铝硅铜合金(Al-Si-Cu alloy)等两种。前者利用低压化学气相沉积(low pressure chemical vapor deposition，LPCVD)制程加以制造，具有对高温制程较不敏感以及阶梯覆盖能力(step coverageability)良好的优点，非常适合应用于必需耐高温的金属内连线，但缺点为成本较高；而后者则利用直流溅镀法(DC sputtering)加以制造，具有导电效果良好的优点，但相对而言，溶点(melting temper ature)较低(铝的溶点约为577℃左右)。另外，其他常见的导体材料还有钛(Ti)，硅化钛(TiSi2)，硅化钨(WSix)，氮化钛(TiN)以及钨钛合金(TiW alloy)等。其中，钛、硅化钛以及硅化钨，大多用来作为降低金属与MOS各极进行接触时的接触电阻(contact resistance)，或导线的阻值之用，而氮化钛以及钨钛合金则用来作为防止金属与硅产生介面硅化物金属的阻障层(barrier layer)，或是用来作为提升金属与其他材质之间的附着能力(adhesion ability)的粘着层(glue layer)。
请参考图1至图5，图1至图5为习知制作一金属内连线24或介层插塞(via plug)的方法示意图。如图1所示，半导体晶片10包含有一基底12，以及第一介电层(dielectric layer)14覆盖于基底12表面。首先于第一介电层14表面涂布一光阻层15，并进行一微影(photolithography)制程，以于光阻层15中定义出一凹槽(recess)的位置与大小。接着再进行一干蚀刻(dry etch)制程，沿着所定义的图案垂直向下去除第一介电层14直至基底12表面，以形成一具有两垂直侧壁的介层洞(via hole)16。值得注意的是，在一般的情形之下，介层洞16下方的基底12表面，均包含一金属层(未显示)。同样的制作流程亦可应用于接触洞(contact hole)上，在接触洞的情形中，接触洞下方基底12的表面，包含一MOS晶体管的源极(未显示)、漏极(未显示)或栅极(未显示)。
如图2所示，接着于介层洞16之内以及第一介电层14之上形成一第一氮化钛层18，而在第一氮化钛层18与硅基底12之间，通常另包含有一二硅化钛(TiSi2)层。第一氮化钛层18用来作为黏着层(glue layer)，其可利用氮化反应(nitridation)制程来形成，或利用反应性溅镀制程(reactivesputter)来形成。前者将一定厚度的钛，先以磁控DC溅镀的方式，沉积在晶片的表面，然后再将晶片置于含N2或是NH3的环境中，藉高温将这层钛氮化成氮化钛，后者则使用成分为钛的金属靶，利用氩气(Ar)与氮气所混合的反应气体，经离子轰击而溅出钛，并与等离子内因解离反应(dissociationreaction)所形成的氮原子，形成氮化钛并沉积在晶片表面。接着进行一化学气相沉积(chemical vapor deposition，CVD)制程，于第一氮化钛层18之上沉积一阶梯覆盖(step coverage)能力良好的钨层(tungsten layer，Wlayer)22。
如图3所示，跟着进行一第一黄光制程(photolithography process)，以于钨层22之上形成一图案化的光阻层(photoresist layer)23，用来定义金属内连线24的图案。然后进行一干蚀刻(dry etch)制程，以去除未被光阻层23所覆盖的钨层22以及氮化钛层18，并形成金属内连线24。由于钨层22的阶梯覆盖能力相当良好，故在形成钨层22时，若钨层22的沉积厚度不足，则介层洞16的洞口并不会被封住，以至于在形成光阻层23时，会有一些光阻进入介层洞16内。如图4所示，在去除光阻层23之后，会有一些光阻残留在介层洞16之内，无法去除干净。
如图5所示，随后进行一第二介电层26的沉积制程。由于介层洞(viahole)16内残留有一些由高分子(polymer)材料所组成的光阻，所以在进行第二介电层26的沉积制程时，这些残留的高分子材料容易产生物理及化学变化，以至于产生一些如微粒(particle)、缺陷(defect)以及气泡(bubble)等的异常现象。为了解决上述光阻残留的问题，遂有改良技术被提出。
请参考图6至图11，图6至图11为习知制作一金属内连线46的改良方法的示意图。如图6所示，半导体晶片30包含有一基底32，以及第一介电层34覆盖于基底32表面。首先于第一介电层34表面涂布一光阻层35，并进行一微影(photolithography)制程，以于光阻层35中定义出一凹槽(recess)的位置与大小。接着再进行一干蚀刻(dry etch)制程，沿着所定义的图案垂直向下去除第一介电层34直至基底32表面，以形成一具有两垂直侧壁的介层洞(via hole)36。值得注意的是，在其他的情形之下，介层洞36下方基底32的表面，亦可能包含一金属层(未显示)。同样的制作流程亦可应用于接触洞(contact hole)上，在接触洞的情形中，接触洞下方基底32的表面，包含一MOS晶体管的源极(未显示)、漏极(未显示)或栅极(未显示)。
如图7所示，接着于介层洞36之内以及第一介电层34之上形成一第一氮化钛层38，第一氮化钛层38用来作为黏着层(glue layer)，其可利用氮化反应(nitridation)制程来形成，或利用反应性溅镀制程(reactivesputter)来形成。前者将一定厚度的钛，先以磁控DC溅镀的方式，沉积在晶片的表面，然后再将晶片置于含N2或是NH3的环境中，藉高温将这层钛氮化成氮化钛，而后者则使用成分为钛的金属靶，利用氩气(Ar)与氮气所混合的反应气体，经离子轰击而溅出钛，并与等离子内因解离反应(dissociationreaction)所形成的氮原子，形成氮化钛并沉积在晶片表面。接着进行一化学气相沉积(chemical vapor deposition，CVD)制程，于第一氮化钛层38之上沉积一阶梯覆盖(step coverage)能力良好的钨层(tungsten layer，Wlayer)42，在此改良技术中的钨层42厚度，要较的前所述的技术为厚，并且钨层42用来作为介层插塞(via plug)之用。
如图8所示，跟着利用第一氮化钛层38作为停止层(stop layer)，进行一回蚀刻(etch back)制程，或是一化学机械研磨(chemical mechanicalpolish，CMP)制程，以使介层洞36内的钨层42约略与第一氮化钛层38切齐。接着如图9所示，再进行一化学气相沉积(chemical vapor deposition，CVD)制程，以于第一氮化钛层38以及钨层42之上沉积另一钨层44，用来作为金属内连线之用。
如图10所示，跟着进行一黄光制程(photolithography process)，以于钨层44之上形成一图案化的光阻层(photoresist layer)45，用来定义金属内连线46的图案。然后进行一干蚀刻(dry etch)制程，以去除未被光阻层45所覆盖的钨层44以及第一氮化钛层38，并形成金属内连线46。由于钨层42的阶梯覆盖能力相当良好，所以在形成钨层42时，介层洞36内还是会有空隙(void)存在，因此图6至图11所示的习知技术先进行一回蚀刻或是化学机械研磨制程，然后再沉积一与钨层42相连的钨层44，用来作为光阻层45进入介层洞36中的空隙的阻碍，进而形成一无光阻残留的金属内连线46，所以在去除光阻层45之后，便不会发生有光阻残留在介层洞36之内而无法去除干净的状况。如图11所示，最后进行一第二介电层48的沉积制程。由于介层洞36没有残留的光阻，故在进行第二介电层36的沉积制程时，将不会产生一些如微粒(particle)、缺陷(defect)以及气泡(bubble)等的异常现象。
然而如此却会衍生出一些新的问题，例如钨材质较昂贵，成本将明显被提高，并且在利用回蚀刻或化学机械研磨制程来做钨回蚀时，容易产生残余物(residue)与缺陷，使良率(yield)不易被控制，因此，遂有另一改良技术被提出。
请参考图12至图15，图12至图15为习知制作一金属内连线78的另一改良方法的示意图。如图12所示，半导体晶片60包含有一基底62，以及第一介电层64覆盖于基底62表面。首先于第一介电层64表面涂布一光阻层65，并进行一微影(photolithography)制程，以于光阻层65中定义出一凹槽(recess)的位置与大小。接着再进行一干蚀刻(dry etch)制程，沿着所定义的图案垂直向下去除第一介电层64直至基底62表面，以形成一具有两垂直侧壁的介层洞(via hole)66。值得注意的是，在其他的情形之下，介层洞66下方基底62的表面，亦可能包含一金属层(未显示)。同样的制作流程亦可应用于接触洞(contact hole)上，在接触洞的情形中，接触洞下方基底62的表面，包含一MOS晶体管的源极(未显示)、漏极(未显示)或栅极(未显示)。
如图13所示，接着于介层洞66之内以及第一介电层64之上形成一用来作为黏着层(glue layer)的第一氮化钛层68，随后再进行一化学气相沉积(chemical vapor deposition，CVD)制程，直接于第一氮化钛层68之上沉积一阶梯覆盖(step coverage)能力良好的钨层(tungsten layer，Wlayer)72。在此改良技术中的钨层72，其厚度要较之前所叙述的技术均为厚，以至于可以同时用来作为介层插塞以及金属内连线之用，并不需要再进行任何钨回蚀或是化学机械研磨制程，以及再沉积另一钨层。
如图14所示，跟着进行一第一黄光制程(photolithography process)，以于钨层72之上形成一图案化的光阻层(photoresist layer)73，用来定义金属内连线74的图案。然后进行一干蚀刻(dry etch)制程，以去除未被光阻层73所覆盖的钨层72以及氮化钛层68，并形成金属内连线74。由于钨层72的阶梯覆盖能力相当良好，所以在形成钨层72之后，介层洞66内还是会有空隙(void)存在，但是由于钨层72的厚度非常厚，介层洞66顶端的钨层72将会封住介层洞66的洞口，并且用来作为光阻层73进入介层洞66中的空隙的阻碍。因此，在去除光阻层73之后，将不会有任何光阻残留在介层洞66之内，而无法去除干净。
如图15所示，随后进行一第二介电层76的沉积制程。此时由于介层洞66没有残留的光阻，因此在进行第二介电层76的沉积制程时，便不会产生一些如微粒(particle)、缺陷(defect)以及气泡(bubble)等的异常现象，同时可以减少制程步骤，避开容易产生残余物(residue)与缺陷的钨回蚀制程，提升良率(yield)。
然而如此亦仍然衍生出一些新的问题。例如所需沉积的钨材料更厚，成本浪费更多，并且钨层72的阶梯高度(step height)过高，以至于在形成第二介电层76时，不易有较平坦化的沉积，并影响后续的制程步骤。
因此，如何能发展出一种金属内连线制程，不但可以解决光阻残留的问题，而且不需要沉积太厚的钨层，以有效解决成本增加及难以被平坦化的问题，同时简化制程提高良率，便成为十分重要的课题。
发明内容
因此，本发明的主要目的在于提供一种金属内连线(metal interconnect)及其制作方法，以解决光阻残留(photoresist residue)的问题。
在本发明的最佳实施例中，本发明是先提供一表面包含有一第一介电层的半导体基底，且该第一介电层中形成有至少一凹槽(recess)，接着于该凹槽表面依序形成一第一氮化钛层、一钨金属层以及一第二氮化钛层，并利用该第二氮化钛层封住该凹槽的洞口(open)。然后进行一黄光暨蚀刻制程(PEP)，以于该第一氮化钛层、该钨金属层以及该第二氮化钛层的中，形成至少一金属内连线(metal interconnect)。其中，封住该凹槽洞口的该第二氮化钛层，用来防止该黄光暨蚀刻制程的光阻残留于该凹槽内。
由于本发明先形成一第一氮化钛层与一钨层，接着再形成一阶梯覆盖能力较差的第二氮化钛层，用来封住介层洞的洞口。因此后续在进行金属内连线的黄光制程时，便不会发生有光阻残余在介层洞之内的异常现象。由于本发明不需沉积太厚的钨层，故不会导致成本增加以及难以被平坦化的问题，而且本发明亦不需要加入钨回蚀的制程，可避免残余物与缺陷的产生，进而使良率易于控制。另外，覆盖于钨层之上的第二氮化钛层，不但可以用来作为抗反射层，使制作金属内连线的黄光制程更易进行，并且可以用来作为黏着层，提高钨金属与第二介电层的附着能力。
附图说明
图1至图5为习知制作一金属内连线或介层插塞的方法示意图；
图6至图11为习知制作一金属内连线的改良方法的示意图；
图12至图15为习知制作一金属内连线的另一改良方法的示意图；
图16至图20为本发明中制作一金属内连线的方法示意图。
图示的符号说明：
10半导体晶片                    12基底
14第一介电层                    15光阻层
16介电洞                        18第一氮化钛层
22钨层                          23第一光阻层
24金属内连线                    26第二介电层
30半导体晶片                    32基底
34第一介电层                   35光阻层
36介电洞                       42钨层
44钨层                         45第一光阻层
46金属内连线                   48第二介电层
60半导体晶片                   62基底
64第一介电层                   65光阻层
66介电洞                       68第一氮化钛层
72钨层                         73第一光阻层
74金属内连线                   76第二介电层
100半导体晶片                  102基底
104第一介电层                  105光阻层
106介电洞                      108第一氮化钛层
112钨层                        114第二氮化钛层
116突悬                        117第一光阻层
118金属内连线                  122第二介电层
具体实施方式
请参考图16至图20，图16至图20为本发明中制作一金属内连线118的方法示意图。如图16所示，半导体晶片100包含有一基底102，以及第一介电层104覆盖于基底102表面。首先于第一介电层104表面涂布一光阻层105，并进行一微影(photolithography)制程，以于光阻层105中定义出至少一凹槽(recess)的位置与大小。接着再进行一干蚀刻(dry etch)制程，沿着所定义的图案垂直向下去除第一介电层104直至基底102表面，以形成一具有两垂直侧壁的介层洞(via hole)106。值得注意的是，在一般的情形之下，介层洞106下方基底102的表面，均包含一金属层或一导电区域(未显示)，而且同样的制作流程亦可应用于接触洞(contact hole)上，在接触洞的情形中，接触洞下方的基底102表面，即包含一MOS晶体管的源极(未显示)、漏极(未显示)或栅极(未显示)。
如图17所示，接着于介层洞106之内以及第一介电层104之上形成一第一氮化钛层108。第一氮化钛层108用来作为黏着层(glue layer)，其可利用氮化反应(nitridation)制程或反应性溅镀制程(reactive sputter)来形成。前者将一定厚度的钛，先以磁控DC溅镀的方式，沉积在晶片的表面，然后再将晶片置于含N2或是NH3的环境中，藉高温将这层钛氮化成氮化钛，后者则使用成分为钛的金属靶，利用氩气(Ar)与氮气所混合的反应气体，经离子轰击而溅出钛，并与电浆内因解离反应(dissociation reaction)所形成的氮原子，形成氮化钛并沉积在晶片表面。随后进行一化学气相沉积(chemical vapor deposition，CVD)制程，于第一氮化钛层108之上沉积一阶梯覆盖(step coverage)能力良好的钨层(tungsten layer，W layer)112。
如图18所示，接着利用一反应性溅镀制程(reactive sputter)，于钨层112之上形成一第二氮化钛层114。由于反应性溅镀制程为一种物理气相沉积(physical vapor deposition，PVD)制程，其特点为无法提供一个阶梯覆盖(step coverage)良好的沉积薄膜，致使大部份的溅镀金属无法完整填塞(fill)至介层洞106内，因此洞口(open)将由于突悬(overhang)116的产生而被封住(seal)，只留下一个密闭式的孔洞(void)在介层洞106之中。其中，第二氮化钛层114亦可被利用物理气相沉积制程所形成的钛层(titaniumlayer)、钛化钨层(TiW layer)等所取代，因其也具有阶梯覆盖能力不佳与耐高温的特点。
如图19所示，跟着进行一第一黄光制程(photolithography process)，以于第二氮化钛层114之上形成一图案化的光阻层(photoresistlayer)117，周来定义金属内连线118的图案。然后进行一干蚀刻(dry etch)制程，以去除未被光阻层117所覆盖的第二氮化钛层114、钨层112以及第一氮化钛层108，并形成金属内连线118。由于介层洞106的洞口已经被阶梯覆盖能力不佳的第二氮化钛层114所封住，以至于在形成光阻层117时，将不会有任何光阻进入介层洞106内。最后去除光阻层117。
如图20所示，随后进行一第二介电层122的沉积制程。由于介层洞106未残留任何光阻，因此在进行第二介电层122的沉积制程时，将不会产生一些如微粒(particle)、缺陷(defect)以及气泡(bubble)等的异常现象。
由于本发明先形成一第一氮化钛层与一钨层，接着再形成一阶梯覆盖能力较差的第二氮化钛层，用来封住介层洞的洞口(open)。因此后续在进行金属内连线的黄光制程时，便不会发生有光阻残余在介层洞之内的异常现象。由于本发明不需沉积太厚的钨层，故不会导致成本增加以及难以被平坦化的问题，而且本发明亦不需要加入钨回蚀的制程，可避免残余物与缺陷的产生，进而使良率易于控制。另外，覆盖于钨层之上的第二氮化钛层，不但可以用来作为抗反射层(anti-reflection layer，ARC layer)，使制作金属内连线的黄光制程更易进行，并且可以用来作为黏着层(glue layer)，提高钨金属与第二介电层的附着能力。
相较于习知制作金属内连线的方法，本发明的金属内连线先形成一第一氮化钛层与一钨层，接着再形成一阶梯覆盖能力较差的第二氮化钛层，来封住介层洞的洞口。因此在进行金属内连线的黄光制程时，就不会有光阻层残余在介层洞之内，以有效避免如微粒、缺陷以及气泡等的异常现象的发生。所以本发明不但可以解决光阻残留的问题，而且不需要沉积太厚的钨层，以有效简化制程，解决成本增加及难以被平坦化的问题，进而达到提高良率的目的。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明专利的涵盖范围。

Claims (23)

1.一种制作金属内连线的方法，其特征是：该方法包含有下列步骤：
提供一半导体基底，且该半导体基底上包含有一导电区域，以及一第一介电层覆盖于该半导体基底以及该导电区域上方；
对该第一介电层进行一黄光暨蚀刻制程(PEP)，以于该第一介电层中形成至少一凹槽，直至该导电区域表面；
于该第一介电层以及该凹槽表面依序形成一黏着层以及一金属层，且该金属层以及该黏着层并未完全填满该凹槽；
于该金属层表面形成一材料层，且该材料层封住该凹槽的洞口，并于该凹槽内形成一孔洞；
于该材料层表面形成一图案化的光阻层，用来定义出至少一金属内连线的图案；
进行一蚀刻制程，去除未被该光阻层所覆盖的该材料层、该金属层以及该黏着层，以形成该金属内连线；
去除该光阻层；以及
于该金属内连线以及该第一介电层表面形成一第二介电层。
2.如权利要求1所述的制作方法，其特征是：该第一介电层以及该第二介电层均由一二氧化硅所构成。
3.如权利要求1所述的制作方法，其特征是：该黏着层由一钛硅化合物层以及一利用反应性溅镀制程所形成的氮化钛层下、上堆叠所构成。
4.如权利要求1所述的方法，其特征是：该金属层为一钨金属层。
5.如权利要求4所述的方法，其特征是：该钨金属层利用一化学气相沉积制程所形成。
6.如权利要求1所述的方法，其特征是：该材料层包含有一氮化钛层、一钛层以及一钛钨层。
7.如权利要求1所述的方法，其特征是：该材料层利用一物理气相沉积制程所形成。
8.如权利要求1所述的方法，其特征是：该材料层用来当作为一抗反射层。
9.如权利要求1所述的方法，其特征是：该氮化钛层用来当作为一黏着层。
10.一种制作金属内连线的方法，其特征是：该方法包含有下列步骤：
提供一半导体基底，且该半导体基底上包含有一导电区域，以及一第一介电层覆盖于该半导体基底以及该导电区域上方；
对该第一介电层进行一黄光暨蚀刻制程(PEP)，以于该第一介电层中形成至少一凹槽，直至该导电区域表面；
于该第一介电层以及该凹槽表面依序形成一第一氮化钛层以及一钨金属层，且该钨金属层以及该第一氮化钛层并未完全填满该凹槽；
于该钨金属层表面形成一第二氮化钛层，并使该第二氮化钛层封住该凹槽的洞口；
于该第二氮化钛层表面形成一图案化的光阻层，用来定义出至少一金属内连线的图案；
进行一蚀刻制程，去除未被该光阻层所覆盖的该第二氮化钛层、该钨金属层以及该第一氮化钛层，以形成该金属内连线；
去除该光阻层；以及
于该金属内连线以及该第一介电层表面形成一第二介电层。
11.如权利要求10所述的方法，其特征是：该第一介电层以及该第二介电层均由一二氧化硅所构成。
12.如权利要求10所述的方法，其特征是：该第一氮化钛层利用一反应性溅镀制程所形成，用来当作为一黏着层。
13.如权利要求10所述的方法，其特征是：另包含有一钛硅化合物的沉积制程，实施于该第一氮化钛层之前。
14.如权利要求10所述的方法，其特征是：该钨金属层利用一化学气相沉积制程所形成。
15.如权利要求10所述的方法，其特征是：该第二氮化钛层利用一物理气相沉积制程所形成，用来封住该凹槽的洞口，进而防止该光阻残留于该凹槽之内。
16.如权利要求10所述的方法，其特征是：该第二氮化钛层用来当作为一抗反射层。
17.如权利要求10所述的方法，其特征是：该第二氮化钛层用来当作为一黏着层。
18.一种避免光阻残留于金属内连线中的金属内连线的制作方法，其特征是：该制作方法包含有下列步骤：
提供一半导体基底，且该半导体基底上包含有一导电区域，以及一第一介电层覆盖于该半导体基底以及该导电区域上方；
对该第一介电层进行一黄光暨蚀刻制程(PEP)，以于该第一介电层中形成至少一凹槽，直至该导电区域表面；
于该第一介电层以及该凹槽表面依序形成一黏着层以及一钨金属层，且该钨金属层以及该黏着层并未完全填满该凹槽；
于该钨金属层表面形成一氮化钛层，并使该氮化钛层封住该凹槽的洞口；
于该氮化钛层表面形成一图案化的光阻层，用来定义出至少一金属内连线的图案；
进行一蚀刻制程，去除未被该光阻层所覆盖的该氮化钛层、该钨金属层以及该黏着层，以形成该金属内连线；
去除该光阻层；以及
于该金属内连线以及该第一介电层表面形成一第二介电层；
其中该氮化钛层利用一阶梯覆盖能力较差的沉积制程所形成，用来封住该凹槽的洞口，进而防止该光阻残留于该凹槽之内。
19.如权利要求18所述的制作方法，其特征是：该第一介电层以及该第二介电层均由一二氧化硅所构成。
20.如权利要求18所述的制作方法，其特征是：该黏着层由一钛硅化合物层以及一利用反应性溅镀制程所形成的氮化钛层下、上堆叠所构成。
21.如权利要求18所述的方法，其特征是：该钨层利用一化学气相沉积制程所形成。
22.如权利要求18所述的方法，其特征是：该氮化钛层用来当作为一抗反射层。
23.如权利要求18所述的方法，其特征是：该氮化钛层用来当作为一黏着层。
CN02155250A 2001-12-17 2002-12-10 金属内连线的制作方法 Pending CN1427465A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/683,339 US20030113997A1 (en) 2001-12-17 2001-12-17 Method of forming a metal interconnect
US09/683,339 2001-12-17

Publications (1)

Publication Number Publication Date
CN1427465A true CN1427465A (zh) 2003-07-02

Family

ID=24743603

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02155250A Pending CN1427465A (zh) 2001-12-17 2002-12-10 金属内连线的制作方法

Country Status (2)

Country Link
US (1) US20030113997A1 (zh)
CN (1) CN1427465A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101221921B (zh) * 2007-01-11 2011-05-11 台湾积体电路制造股份有限公司 半导体集成电路及其制造方法
CN104253052A (zh) * 2013-06-28 2014-12-31 华邦电子股份有限公司 金属内连线结构及其制造方法
CN104576511A (zh) * 2013-10-28 2015-04-29 华邦电子股份有限公司 内连线的制作方法及内连线结构
CN109216321A (zh) * 2017-07-04 2019-01-15 中芯国际集成电路制造（天津）有限公司 具有插塞的半导体器件及其形成方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109985672B (zh) 2017-12-29 2020-07-24 深圳先进技术研究院 一种微流控芯片、装置、系统、控制及制备方法
KR20210062824A (ko) 2019-11-22 2021-06-01 삼성전자주식회사 반도체 소자 및 그의 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101221921B (zh) * 2007-01-11 2011-05-11 台湾积体电路制造股份有限公司 半导体集成电路及其制造方法
CN104253052A (zh) * 2013-06-28 2014-12-31 华邦电子股份有限公司 金属内连线结构及其制造方法
CN104253052B (zh) * 2013-06-28 2017-12-15 华邦电子股份有限公司 金属内连线结构及其制造方法
CN104576511A (zh) * 2013-10-28 2015-04-29 华邦电子股份有限公司 内连线的制作方法及内连线结构
CN109216321A (zh) * 2017-07-04 2019-01-15 中芯国际集成电路制造（天津）有限公司 具有插塞的半导体器件及其形成方法

Also Published As

Publication number Publication date
US20030113997A1 (en) 2003-06-19

Similar Documents

Publication Publication Date Title
CN1191623C (zh) 以金属硬遮罩层制作双镶嵌插销的方法
CN1947236A (zh) 在半导体互连结构上沉积金属层的方法
CN1192040A (zh) 用pvd和cvd法形成难熔金属覆盖的低阻金属导体线与通路
CN1708846A (zh) 用于在具有帽盖层的半导体互连结构上沉积金属层的方法
CN1707787A (zh) 半导体装置
CN1324677C (zh) 改善蚀刻中止层与金属导线间的粘着性的工艺与结构
KR100329052B1 (ko) 2단계 퇴적프로세스를 이용하는 ｃｖｄ에 의한 향상된 동의 접착성
CN2786787Y (zh) 内联机结构与集成电路组件
CN1115725C (zh) 形成多级互连结构的方法
CN1601702A (zh) 互连结构上溅射蚀刻之原位金属阻障沉积
CN1427465A (zh) 金属内连线的制作方法
CN1241251C (zh) 一种改进的钨插销结构的工艺流程
CN101075575A (zh) 形成高深宽比连接孔的方法
CN1917167A (zh) 金属插塞与接触窗的制作方法
CN100336200C (zh) 半导体装置及其制造方法
CN1183581C (zh) 氮化钛层的制造方法
CN1434508A (zh) 半导体装置
CN101661897B (zh) 内连线结构及其制造方法
CN1448995A (zh) 在具有金属图案的半导体基底形成堆叠式介电层的方法
CN1275313C (zh) 制造接触插塞的方法
CN2731706Y (zh) 半导体装置
CN1270360C (zh) 可减少金属蚀刻残留物的形成导电结构层的方法
CN1866495A (zh) 制作铜双镶嵌结构的方法
CN2705891Y (zh) 具有良好界面附着性的迭层结构
CN1897267A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication