CN101075575A - 形成高深宽比连接孔的方法 - Google Patents
形成高深宽比连接孔的方法 Download PDFInfo
- Publication number
- CN101075575A CN101075575A CN 200610026562 CN200610026562A CN101075575A CN 101075575 A CN101075575 A CN 101075575A CN 200610026562 CN200610026562 CN 200610026562 CN 200610026562 A CN200610026562 A CN 200610026562A CN 101075575 A CN101075575 A CN 101075575A
- Authority
- CN
- China
- Prior art keywords
- gas
- reacting gas
- layer
- flow
- feeding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
本发明公开了一种形成高深宽比连接孔的方法，该方法优化了原来深宽比较小时常用的离子化的金属等离子体IMP技术以淀积Ti层，并利用金属有机物化学气相淀积MOCVD技术形成TiN层，再通过对Ti/TiN层进行快速热退火RTA改善其性能，然后利用脉冲成核层PNL技术填充钨形成孔塞，实现了对于深宽比大于10∶1的高深宽比的连接孔的制备。本发明可以在无需购置新设备的情况下制备出与现有技术性能相当的器件，降低了生产成本，并提高了器件可靠性，降低了反应温度。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种形成集成电路中的高深宽比连接孔的方法。
背景技术
半导体集成电路的制作是极其复杂的过程，目的在于将特定电路所需的各种电子组件和线路，缩小制作在小面积的晶片上。其中，各个组件必须藉由适当的内连导线来作电性连接，才能发挥所期望的功能。
由于集成电路的制作向超大规模集成电路(ULSI)发展，其内部的电路密度越来越大，随着芯片中所含元件数量不断增加，实际上就减少了表面连线的可用空间。这一问题的解决方法是采用多层金属导线设计，也就是利用多层绝缘层和导电层相互叠加的多层连接，其利用大量用金属填充塞填充的连接孔，在两层金属之间形成电通路。
随着半导体元件高度集成化的发展，连接孔的尺寸减小，深度变深，深宽比(AR，Aspect Ratio)不断增加，例如，临界线宽CD在0.16μm以下的深亚微米工艺中，DRAM器件中位线上电容器(COB，Capacitor Over Bit)的连接孔的深宽比AR已经大于l0∶1。这种高深宽比的连接孔中通常需要用CVD方法填充金属钨(W)，但是由于钨与氧化物粘附力不强，并且如果钨淀积直接在硅表面上进行，反应物WF6会与下层的硅发生反应，导致对硅的消耗以及对衬底的侧向侵蚀，所形成的WSix的电阻率也相对较高，所以在钨的CVD淀积之前必须先淀积一层粘附层和一层阻挡层。这个粘附层/阻挡层使得钨能够完全地粘连在连接孔的氧化物上，并有效地防止WF6与硅衬底和氧化物发生反应。目前首选的是以Ti作为粘附层，以TiN起阻挡层及黏附钨的作用。Ti和氧化物有非常好的粘连性，并能够和硅反应形成TiSix，大大减小接触电阻；而TiN层一方面具有防止Ti层和WF6之间的反应的作用，另一方面与钨具有很好的黏附性。现有技术中粘附层Ti通常是利用离子化的金属等离子体(IMP，IonizedMetal Plasma)工艺形成，而阻挡层TiN通常利用化学气相淀积(CVD，ChemicalVapor Deposition)工艺形成。
图1A至1C为现有技术中高深宽比连接孔的填充过程示意图。如图1A所示，在半导体衬底101上淀积厚的层间绝缘膜102，并利用光刻、刻蚀技术去除半导体衬底101的接触部分上的层间绝缘膜102，露出衬底表面形成孔103。接着，如图1B所示，利用IMP方法和CVD方法分别在孔103的底面和侧面表面淀积粘附层(Ti)104和阻挡层(TiN)105；在IMP方法形成Ti时会在沉积的同时原位(in suit)与底部的硅反应形成TiSix接触层106，从而与衬底中的电极形成良好的电接触。然后，如图1C所示，在连接孔内利用CVD工艺填充钨107，最后，在所述钨层和连接孔的外侧的阻挡层上形成铝的金属层，再利用光刻、刻蚀技术形成金属布线的图形。
申请号为200410031228.3的中国专利中公开了一种生成TiN阻挡层的CVD形成方法。由于IMP工艺本身的缺陷，IMP工艺中Ti的底部阶梯(bottomstep coverage)覆盖能力较差，底部Ti的沉积量不能形成足够的TiSix，使底部接触层106中出现孔隙，如图1B所示，导致接触电阻增加。为了避免上述问题，对于深亚微米工艺、大的深宽比的连接孔，其粘附层的形成过程中通常不采用IMP工艺，而采用CVD方法淀积Ti粘附层和TiN阻挡层。目前通常利用TiCl4与H2和NH3反应在连接孔的底部形成Ti和TiN层。图2为形成深宽比AR达11∶1的COB电容的连接孔时，分别利用TiCl4与H2和NH3反应在连接孔的底部和侧壁形成Ti/TiN层与使用IMP方法形成Ti/CVDTiN层后，再利用CVD方法进行钨填充后的多个晶片的方块电阻平均值的统计结果。图中201表示的是采用CVD方法的统计结果；图中202表示的是延用IMP方法的统计结果。可以看到，202的结果要明显高于201的结果。因此对于具有大的深宽比的连接孔，如果按原来深宽比较小时所用的IMP工艺制备，将导致器件性能差，不能正常使用。但如果采用TiCl4与H2和NH3反应在连接孔的底部和侧壁形成Ti和TiN层，则需要昂贵的设备，提高了生产成本。
发明内容
因此，本发明的目的在于提供一种形成高深宽比连接孔的方法，该方法通过对现有工艺进行优化，在不增加生产成本的情况下，解决现有工艺形成高深宽比连接孔时接触电阻较大的问题。
为达到上述目的，本发明提供一种形成高深宽比连接孔的方法，该方法包括：
a 在绝缘膜上形成孔；
b 用离子化的金属等离子体IMP方法在所述孔的底部和侧壁形成粘附层；
c 用金属有机物化学气相淀积MOCVD方法在所述粘附层表面形成阻挡层；
d 快速热退火处理；
e 利用脉冲成核层PNL工艺在所述孔内填充金属形成连接孔。
其中，步骤b中所述粘附层为Ti层，其厚度在200到800之间，形成粘附层Ti层时采用的Ti偏压范围在200V到800V之间；步骤c中所述阻挡层为TiN层，其厚度在50到300之间，形成阻挡层TiN层时通入的反应气体为四二甲基酰氨钛TDMAT。
其中，步骤d中所述快速热退火处理的温度在400到800℃之间，时间在10到50秒之间，且快速热退火处理所用气体为氮气，其流量在1sccm到20sccm之间。
此外，所述步骤e中进一步包括：
e1：起始步骤；
e2：成核步骤；
e3：填充步骤。
其中，所述步骤e1中所用的反应气体为B2H6和WF6，B2H6的流量在50sccm到300sccm之间，WF6的流量在50sccm到200sccm之间。
并且，通入所述反应气体的同时通入载气体氩气，所述的反应气体B2H6、WF6和载气体间的流量比在1∶1∶1到1∶10∶100之间。
其中，所述的反应气体及载气体的通入与抽取是周期性的，每一周期的通入时间可以在50ms到10s之间，每一周期内的抽取的时间可以在1s到30s之间。
其中，所述的步骤e2中所用的反应气体为SiH4和WF6，SiH4的流量在10sccm到300sccm之间，WE6的流量在10sccm到300sccm之间。
并且，通入所述反应气体的同时通入载气体氩气，所述的反应气体SiH4、WF6和载气体间的流量比在1∶1∶1到1∶10∶100之间。
其中，所述的反应气体及载气体的通入与抽取是周期性的，每一周期的通入时间可以在50ms到10s之间，每一周期内的抽取的时间可以在1s到30s之间。
其中，所述的步骤e3中所用的反应气体为WF6和H2，WF6的流量在50sccm到300sccm之间，H2的流量在1000sccm到4000sccm之间。
并且，通入所述反应气体的同时通入载气体氩气，所述的反应气体WF6、H2和载气体间的流量比在1∶1∶1到1∶200∶20之间。
其中，所述步骤e中的工艺温度在200到500℃之间。
与现有技术相比，本发明具有以下优点：
本发明通过工艺条件的优化，在延用离子化金属等离子体(IMP，IonizedMetal Plasma)技术淀积Ti层，用金属有机物化学气相淀积MOCVD技术形成TiN层的情况下，通过快速热退火(RTA，Rapid Thermal Anneal)工艺形成低阻的TiSix，优化所形成的Ti/TiN层的覆盖质量，然后再采用接触电阻较小的脉冲成核层(PNL，Pulsed Nucleation Layer)技术填充钨形成孔塞，实现了对于深宽比大于10∶1的高深宽比、低接触电阻的连接孔的制造。一方面其形成的连接孔可与CVD方法形成的连接孔的性能相媲美，另一方面其克服了现有CVD淀积Ti/TiN层的一些固有缺点，如易污染、可靠性较差等问题。同时，因本发明是延用深宽比较小时所用的设备，无需购置新设备，也降低了生产成本。
附图说明
图1A至1C为说明现有技术中形成连接孔过程的器件剖面示意图；
图2为分别采用现有技术与原有技术形成的连接孔的方块电阻比较图；
图3为本发明的形成高深宽比连接孔的工艺流程图；
图4A至4E为说明本发明形成连接孔过程的器件剖面示意图；
图5为分别采用现有技术与本发明技术形成的连接孔的方块电阻比较图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在临界线宽CD缩小到0.16μm以下的深亚微米技术中，DRAM器件中COB电容连接孔的深宽比AR已经大于10∶1，如果仍延用原来深宽比较小时所用的IMP工艺和CVD工艺形成连接孔中的粘附/阻挡层Ti/TiN和孔金属钨，会因IMP方法在如此大的深宽比下难以实现足够的连接孔底部的阶梯覆盖率，而导致接触电阻的增加，同时利用CVD工艺淀积的金属钨，受下面材料质量影响较大，其接触电阻也难以降低，使得器件性能明显下降。因此一般改用CVD方法，用TiCl4分别与H2、NH3反应生成Ti和TiN的方式在连接孔的底部和侧壁形成粘附层Ti和阻挡层TiN。但是采用这种工艺方法需购置新的设备，而实现这种工艺的设备又非常昂贵，另外，其还存在反应温度较高，易污染，所形成的Ti/TiN层易因应力而造成微小裂痕，并会有较多的氯残留在阻挡层内，影响钨的附着，可靠性较差等问题。本发明的形成高深宽比连接孔的方法，通过对现有工艺进行优化，不仅得到了较低的接触电阻，其能够与利用TiCl4的CVD方法达到同样的效果，而且大大降低了生产成本。
图3为本发明的形成高深宽比连接孔的工艺流程图，图4A至4E为说明说明本发明形成连接孔过程的器件剖面示意图。
如图3所示，并结合图4，本发明的一个实施例的实现方法如下步骤：首先，刻蚀形成孔103(S301)。在晶片101上淀积厚的层间绝缘膜102，利用光刻、刻蚀技术在层间绝缘膜102上刻出接触的部分形成孔103，并对其进行预清洁处理，如图4A所示。
然后，利用离子化的金属等离子体IMP技术形成粘附层(S302)，如图4B所示。图4B为本实施例中形成粘附层Ti层104后的器件结构示意图。IMP方法在原来的深宽比较小的工艺中被广泛使用，它是将溅射的金属在RF等离子体中离子化，同时在晶片上加了负偏置电压，引导正的金属离子沿着垂直路径朝晶片运动，使得所淀积的薄膜在较大的深宽比的间隙的底部和角落仍具有较高的一致性。此外，所加的偏置电压还能用来控制入射金属离子的能量，减少对晶片表面的损坏。但是当临界线宽CD进一步缩小以后，它的阶梯覆盖能力也已不能满足要求，故已逐渐被CVD技术所替代。本实施例中，通过对传统IMP工艺条件的改进，生长比传统IMP工艺中更厚的Ti层，范围可以在200到800之间，比如为500，采用比传统IMP工艺更高的Ti偏压，范围可以在200V到800V之间，比如为300V，提高了所淀积的Ti层104的阶梯覆盖率，实现了原来IMP技术所不能实现的对深宽比大于10∶1的连接孔的较好覆盖。
接着，利用金属有机物化学气相淀积MOCVD方法形成TiN阻挡层105(S303)，如图4C所示。图4C为实现该步骤后的器件结构示意图。本层的生长厚度可以在50到300之间，如200。其所用的反应气体一般为四二甲基酰氨钛(TDMAT)，其分子式为Ti[N(CH3)2]4；所需反应温度在400℃以下。MOCVD技术能实现在深孔内的全方位生长，因此生长出的薄膜在孔的底部、侧壁上均有良好的覆盖性。但其缺点在于所淀积的薄膜中含有较高的C、O等杂质，使得薄膜质地较为疏松，膜质不太稳定，会造成薄膜电阻随时间增加。这一点，本实施例中通过下面的快速热退火进行了改进。
随后，进行快速热退火处理(S304)，如图4D所示。图4D为利用快速热退火方法对Ti/TiN层性能进行改善后的器件结构示意图。本步工艺中，可以实现在Ti粘附层104与Si材料之间发生进一步的反应，形成低阻的TiSix化合物106，明显改善器件电特性，本实施例中，因为用IMP技术淀积了较厚的Ti层，在此步退火工艺中，也可以形成足够厚的TiSix化合物106，达到较好的电性能；另外，此步工艺也可以去除前面MOCVD淀积形成的阻挡层105中的杂质，起到消除薄膜应力，降低薄膜电阻，提高薄膜稳定性的作用。本步工艺的条件可以设置为：退火温度在400到800℃之间，如600℃，退火时间在10到50秒之间，如40秒，所用气体可以为氮气，其流量范围在1sccm到20sccm之间，如为10sccm。
至此，粘附层及阻拦层的形成完毕。然后，利用PNL方法进行钨填充形成孔塞(S305)。为进一步改善器件电特性，本发明还对下一步填充钨以形成孔塞的工艺也进行了改进，不再采用传统的CVD方法形成钨层，而是利用了脉冲成核层PNL技术。图4E是进行钨填充形成孔塞107后的结构剖面示意图。如图4E所示，本实施例利用的脉冲成核层PNL技术是通过在反应周期中加入清除周期，循环交替进行反应物的连续脉冲的工艺方法。本工艺与传统的CVD方法相比，特点在于，其反应气体是依序周期性地通入的。
PNL工艺过程可分为起始、成核及填充三步，在起始和成核步骤中，是以脉冲方式完成反应气体的通入及抽取操作，其中通入反应气体时会有载气体同时通入，本实施例中所用载气体为氩气。
第一步的起始步骤中所用的反应气体为B2H6和WF6；前者的流量范围在50sccm至300sccm之间，如150sccm；后者的流量范围在50sccm至200sccm之间，如100sccm。同时充入的载气体的流量范围可以在100sccm至5000sccm之间，如1000sccm。三种气体的流量比可以在1∶1∶1到1∶10∶100之间，如为1∶3∶5。
第二步的成核步骤中，是利用硅烷(SiH4)和六氟化钨(WF6)作为反应气体淀积钨层。其中，具体的工艺参数可设置如下：SiH4的流量可以在10sccm至300sccm之间，如为100sccm；WF6流量可以在10sccm至300sccm之间，如为100sccm；仍然可以采用前步中所用的载气体，三种气体的流量比可以在1∶1∶1到1∶10∶100之间，如为1∶3∶5。
此外，这两步中，每一周期的反应气体及载气体的通入时间可以在50ms到10s之间，如2s；每一周期内的抽取的时间可以在1s到30s之间，如5s。
第三步是填充过程，这一步采用的是恒流方式操作，通入的反应气体为WF6和H2，其中，前者的流量范围在50sccm至300sccm之间，如100sccm；后者的流量范围在1000sccm至4000sccm之间，如1000sccm。所用的载气体与前两步中一致，并且三种气体的流量比可以在1∶1∶1到1∶200∶20之间，如为1∶100∶10。
利用PNL技术填充钨的反应温度较低，可以控制在200到500℃之间，如200℃。并且，因其反应只发生在表面上，可以形成致密、平滑的钨层，另外，该方法具有较低的表面灵敏度，较高的阶梯覆盖率，与传统的CVD法填充钨技术相比，填充效果更好，可以形成更低的接触电阻，有效地改善了器件的电特性。
图5是分别采用现有技术与本发明技术形成的连接孔的方块电阻比较图。其中501是现有技术中采用CVD方法用TiCl4淀积Ti/TiN层，再用CVD法填充钨后的多个晶片的方块电阻的平均值统计结果；502是采用本发明技术形成连接孔后的多个晶片的方块电阻的平均值统计结果。可以看到，在本实施例进行了多个工艺条件的组合及优化后，制备结果中的方块电阻与图2相比，有了明显下降，已降到了375到410ohm/ea之间，平均值为391ohm/ea，达到了与现有技术相同的效果。同时，利用本实施例的工艺方法还克服了现有CVD淀积Ti/TiN层的可靠性较差，易对晶片表面及真空系统造成污染，反应温度过高等问题。并因本发明是延用深宽比较小时所用的设备，无需购置新设备，而降低了生产成本。
以上所述的实施例中，在PNL工艺中，所用的载气体为氩气，在本发明的其它实施例中，还可以是氦气、氮气、氖气或氙气等多种与反应无关的气体。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (28)
1、一种形成高深宽比连接孔的方法，其特征在于，所述的方法包括：
a在绝缘膜上形成孔；
b用离子化的金属等离子体IMP方法在所述孔的底部和侧壁形成粘附层；
c用金属有机物化学气相淀积MOCVD方法在所述粘附层表面形成阻挡层；
d快速热退火处理；
e利用脉冲成核层PNL工艺在所述孔内填充金属形成连接孔。
2、如权利要求1所述的方法，其特征在于：所述粘附层为Ti层，其厚度在200到800之间。
3、如权利要求2所述的方法，其特征在于：形成粘附层Ti层时采用的Ti偏压范围在200V到800V之间。
4、如权利要求1所述的方法，其特征在于：所述阻挡层为TiN层，其厚度在50到300之间。
5、如权利要求4所述的方法，其特征在于：所述的形成阻挡层TiN层时通入的反应气体为四二甲基酰氨钛TDMAT。
6、如权利要求1所述的方法，其特征在于：所述快速热退火处理的温度在400到800℃之间。
7、如权利要求6所述的方法，其特征在于：所述快速热退火处理的时间在10到50秒之间。
8、如权利要求1所述的方法，其特征在于：所述快速热退火处理所用气体为氮气。
9、如权利要求8所述的方法，其特征在于：所述氮气的流量在1 sccm到20sccm之间。
10、如权利要求1所述的方法，其特征在于：所述步骤e中进一步包括：
e1：起始步骤；
e2：成核步骤：
e3：填充步骤。
11、如权利要求10所述的方法，其特征在于：所述步骤e1中所用的反应气体为B2H6和WF6。
12、如权利要求11所述的方法，其特征在于：所述反应气体B2H6的流量在50sccm到300sccm之间，所述反应气体WE6的流量在50sccm到200sccm之间。
13、如权利要求11所述的方法，其特征在于：通入所述反应气体的同时通入载气体。
14、如权利要求13所述的方法，其特征在于：所述的载气体是氩气。
15、如权利要求13所述的方法，其特征在于：所述的反应气体B2H6、WF6和载气体间的流量比在1∶1∶1到1∶10∶100之间。
16、如权利要求13所述的方法，其特征在于：所述的反应气体及载气体的通入与抽取是周期性的，每一周期的通入时间可以在50ms到10s之间，每一周期内的抽取的时间可以在1s到30s之间。
17、如权利要求10所述的方法，其特征在于：所述的步骤e2中所用的反应气体为SiH4和WF6。
18、如权利要求17所述的方法，其特征在于：所述反应气体SiH4的流量在10sccm到300sccm之间，所述反应气体WF6的流量在10sccm到300sccm之间。
19、如权利要求17所述的方法，其特征在于：通入所述反应气体的同时通入载气体。
20、如权利要求19所述的方法，其特征在于：所述的载气体是氩气。
21、如权利要求19所述的方法，其特征在于：所述的反应气体SiH4、WF6和载气体间的流量比在1∶1∶1到1∶10∶100之间。
22、如权利要求19所述的方法，其特征在于：所述的反应气体及载气体的通入与抽取是周期性的，每一周期的通入时间可以在50ms到10s之间，每一周期内的抽取的时间可以在1s到30s之间。
23、如权利要求10所述的方法，其特征在于：所述的步骤e3中所用的反应气体为WE6和H2。
24、如权利要求23所述的方法，其特征在于：所述反应气体WF6的流量在50sccm到300sccm之间，所述反应气体H2的流量在1000sccm到4000sccm之间。
25、如权利要求23所述的方法，其特征在于：通入所述反应气体的同时通入载气体。
26、如权利要求25所述的方法，其特征在于：所述的载气体是氩气。
27、如权利要求25所述的方法，其特征在于：所述的反应气体WF6、H2和载气体间的流量比在1∶1∶1到1∶200∶20之间。
28、如权利要求1所述的方法，其特征在于：所述步骤e中的工艺温度在200到500℃之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100265629A CN100435316C (zh) | 2006-05-15 | 2006-05-15 | 形成高深宽比连接孔的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100265629A CN100435316C (zh) | 2006-05-15 | 2006-05-15 | 形成高深宽比连接孔的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101075575A true CN101075575A (zh) | 2007-11-21 |
| CN100435316C CN100435316C (zh) | 2008-11-19 |
Family
ID=38976505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100265629A Expired - Fee Related CN100435316C (zh) | 2006-05-15 | 2006-05-15 | 形成高深宽比连接孔的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100435316C (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102265383A (zh) * | 2008-12-31 | 2011-11-30 | 应用材料股份有限公司 | 用于沉积具有降低电阻率及改良表面形态的钨膜的方法 |
| CN104716055A (zh) * | 2013-12-11 | 2015-06-17 | 中芯国际集成电路制造(上海)有限公司 | 晶圆级封装方法 |
| CN105514028A (zh) * | 2015-12-31 | 2016-04-20 | 上海华虹宏力半导体制造有限公司 | 扩大Ti/TiN应力窗口的工艺方法 |
| CN109103139A (zh) * | 2018-08-14 | 2018-12-28 | 上海华虹宏力半导体制造有限公司 | 半导体通孔的制造方法 |
| CN114420670A (zh) * | 2020-10-28 | 2022-04-29 | 上海华力集成电路制造有限公司 | 通孔及其制造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001027982A1 (en) * | 1999-10-12 | 2001-04-19 | Advanced Micro Devices, Inc. | Method and apparatus for lining contact, via and trench layers with high-density ionized metal plasma (imp) titanium and cvd titanium nitride layers |
| US7141494B2 (en) * | 2001-05-22 | 2006-11-28 | Novellus Systems, Inc. | Method for reducing tungsten film roughness and improving step coverage |
| KR20040086858A (ko) * | 2003-03-22 | 2004-10-13 | 주식회사 하이닉스반도체 | 반도체소자의 비트라인 형성방법 |
| CN1241251C (zh) * | 2003-05-15 | 2006-02-08 | 上海集成电路研发中心有限公司 | 一种改进的钨插销结构的工艺流程 |
| CN100367450C (zh) * | 2004-03-26 | 2008-02-06 | 力晶半导体股份有限公司 | 制作阻挡层的方法 |
| CN1604317A (zh) * | 2004-11-04 | 2005-04-06 | 上海华虹（集团）有限公司 | 一种钨塞阻挡层淀积工艺及其结构 |
-
2006
- 2006-05-15 CN CNB2006100265629A patent/CN100435316C/zh not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102265383A (zh) * | 2008-12-31 | 2011-11-30 | 应用材料股份有限公司 | 用于沉积具有降低电阻率及改良表面形态的钨膜的方法 |
| CN104716055A (zh) * | 2013-12-11 | 2015-06-17 | 中芯国际集成电路制造(上海)有限公司 | 晶圆级封装方法 |
| CN104716055B (zh) * | 2013-12-11 | 2017-09-29 | 中芯国际集成电路制造(上海)有限公司 | 晶圆级封装方法 |
| CN105514028A (zh) * | 2015-12-31 | 2016-04-20 | 上海华虹宏力半导体制造有限公司 | 扩大Ti/TiN应力窗口的工艺方法 |
| CN109103139A (zh) * | 2018-08-14 | 2018-12-28 | 上海华虹宏力半导体制造有限公司 | 半导体通孔的制造方法 |
| CN114420670A (zh) * | 2020-10-28 | 2022-04-29 | 上海华力集成电路制造有限公司 | 通孔及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100435316C (zh) | 2008-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7504333B2 (en) | Method of forming bit line of semiconductor device | |
| CN1249793C (zh) | 半导体元件的阻挡层的形成方法及装置 | |
| US20020068458A1 (en) | Method for integrated in-situ cleaning and susequent atomic layer deposition within a single processing chamber | |
| US11646206B2 (en) | Methods of forming tungsten structures | |
| CN1992163A (zh) | 制造半导体器件中的电容器的方法 | |
| CN1667817A (zh) | 用于制造垂直dram中的钨/多晶硅字线结构的方法及由此制造的器件 | |
| CN1794456A (zh) | 用于半导体元件的电容器及其制造方法 | |
| CN1707787A (zh) | 半导体装置 | |
| CN1117889C (zh) | 等离子体增强化学汽相淀积装置 | |
| CN100435316C (zh) | 形成高深宽比连接孔的方法 | |
| CN1466190A (zh) | 形成铜金属线的方法 | |
| CN100352035C (zh) | 用于高纵横比半导体器件的掺硼氮化钛层 | |
| CN1783477A (zh) | 半导体装置及其制造方法 | |
| CN1174474C (zh) | 在势垒层上淀积铜的方法 | |
| CN1267969C (zh) | 半导体装置及其制造方法 | |
| CN1471144A (zh) | 制造具有双重间隔壁半导体器件的方法 | |
| CN101136316A (zh) | 制造半导体器件的设备和使用其制造半导体器件的方法 | |
| CN1282248C (zh) | 改进的存储单元接触部分 | |
| CN1945841A (zh) | Tft lcd阵列基板结构及非保形绝缘薄膜形成方法和应用 | |
| CN1503344A (zh) | 形成铝金属引线的方法 | |
| WO2002046489A1 (en) | Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber | |
| KR100551073B1 (ko) | 펄스식 화학기상증착 방식을 이용한 박막 형성 방법 | |
| US20060134930A1 (en) | Method for forming a metal contact in a semiconductor device having a barrier metal layer formed by homogeneous deposition | |
| CN1183581C (zh) | 氮化钛层的制造方法 | |
| CN1427465A (zh) | 金属内连线的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111116 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081119 Termination date: 20190515 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |