CN1420716A - 单片电路中电感和通孔的形成方法 - Google Patents

单片电路中电感和通孔的形成方法 Download PDF

Info

Publication number
CN1420716A
CN1420716A CN02144318A CN02144318A CN1420716A CN 1420716 A CN1420716 A CN 1420716A CN 02144318 A CN02144318 A CN 02144318A CN 02144318 A CN02144318 A CN 02144318A CN 1420716 A CN1420716 A CN 1420716A
Authority
CN
China
Prior art keywords
hole
groove
inductance
substrate
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02144318A
Other languages
English (en)
Other versions
CN1292628C (zh
Inventor
帕斯卡尔·加蒂斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR0113055A external-priority patent/FR2830670A1/fr
Priority claimed from FR0115307A external-priority patent/FR2832855A1/fr
Application filed by SGS Thomson Microelectronics SA filed Critical SGS Thomson Microelectronics SA
Publication of CN1420716A publication Critical patent/CN1420716A/zh
Application granted granted Critical
Publication of CN1292628C publication Critical patent/CN1292628C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

一种在包括衬底的单片电路中制作电感和穿透通孔的方法，包括按要形成的电感形状从衬底的第一表面形成至少一个沟槽的步骤；在衬底中由激光在通孔所需位置处形成穿透孔；同时绝缘沟槽和孔的表面；并且在沟槽中以及至少在孔壁上沉积导电材料。

Description

单片电路中电感和通孔的形成方法
技术领域
本发明涉及在单片电路中制作穿透的通孔和电感的方法。更特别地，本发明涉及在由申请人于2001年10月10号提交的未公开法国专利申请n°01/13055中所描述的那一类电感。
背景技术
申请人于2001年11月27日提交的未公开法国专利申请n°01/15307中描述了与有源和无源元件相关的一种双面单片电路。穿透的通孔使得可以在正面和背面之间进行连接。
图1A和1B表示法国专利申请n°01/13055中电感的截面图和顶视图。电感10由衬底11中刻蚀出的沟槽形成。通常，沟槽由各向异性刻蚀获得(例如等离子体刻蚀)，各向异性刻蚀露出与图1B所述类型的电感图形相对应的衬底11的一部分。沟槽与衬底11之间由共形的绝缘层12，例如氧化硅层进行绝缘。然后采用导电材料15填充沟槽形成电感10。电感的形状是表现出第一和第二末端16和17的螺旋形(环形或非环形)，第一末端16基本位于螺旋的中心。
包括穿过硅衬底11从而将接点从一面转移到另一面的一个或多个通孔20的单片电路中需要形成上述类型的电感时，制作步骤数就会增加。的确，在形成电感10和通孔20时所需刻蚀之间的尺寸差异使得不可能同时进行这些刻蚀。而且，采用通常使用刻蚀掩模的刻蚀工艺，必须在刻蚀另一结构之前完成两个结构(电感或通孔)中的一个。必须确定填满所形成的开孔或沟槽，从而再次沉积限定另一结构的刻蚀掩膜。
必须分别形成两个结构的事实导致只有其中之一能受益于由高温(在1000℃的数量级上)下形成的热氧化物对其导电材料和衬底之间进行绝缘。的确，如果在一个结构完成时进行第二步退火步骤，施加的高温将恶化第一结构。
发明内容
本发明的目的在于采用通用的形成步骤在单片电路中形成至少一个电感和至少一个穿透的通孔。
特别地，本发明的目的在于使得在电感沟槽和通孔的穿透孔各自的壁上形成绝缘层的步骤通用化。
本发明的目的也在于能够采用同一热氧化物形成用于覆盖沟槽和通孔的绝缘层。
本发明的目的也在于提供一种在单片电路上形成电感和通孔的方法，该方法减少了制作步骤数。
为了实现上述目的和其它目的，本发明提供一种单片电路中的制作方法，该单片电路包括衬底、电感和穿透的通孔，其中从衬底的第一表面形成至少一个对应于要形成的电感的形状的沟槽；包括由激光在衬底中形成通孔所需位置处的穿透孔的步骤；同时对沟槽的表面和孔进行绝缘；并且在沟槽中和至少在孔壁上沉积导电材料。
根据本发明的一个实施例，采用热氧化进行绝缘。
根据本发明的一个实施例，采用等离子刻蚀形成沟槽。
根据本发明的一个实施例，在沟槽中和在孔壁上沉积导电材料的步骤之后进行采用绝缘材料填满孔的步骤。
根据本发明的一个实施例，所述方法还包括对衬底的两个表面进行平整的步骤。
根据本发明的一个实施例，在电感沟槽的中心端上提供通孔。
在下文结合附图对特定实施例的非限定性描述中将详细讨论本发明的上述目的、特征和优点。
附图说明
图1A是前面已经描述的电感截面图；
图1B是前面已经描述的图1A中电感的顶视图；
图2A、2B、2C、2D和2E是说明执行根据本发明的电感和通孔形成方法模式的连续步骤截面图；
图3A和3B分别是说明根据本发明在单片电路中集成电感和通孔的实施例的截面图和顶视图。
具体实施方式
在不同附图中，采用同一标号标记相同的元件或层。为清楚起见，仅说明并在下文中描述对理解本发明必需的那些方法步骤和那些元件。而且，正如在单片电路表征领域常用的那样，在不同附图中各层的厚度和横向尺寸没有按同一附图中或一个附图相对于另一附图的比例绘制，从而改善附图的可读性。
图2A表示例如由硅制成的半导体衬底11，其中依照要形成的电感图形形成沟槽21，并且可选地在要形成的通孔处形成空腔22。沟槽21(以及可能的空腔22)的深度d是所需电感厚度的函数。衬底11覆盖有露出区域21和22的掩模，通过对衬底11进行各向异性刻蚀例如通过等离子体来获得沟槽21和空腔22。
图2B说明本发明在第二步骤最后获得的结构，包括由激光在通孔所需位置处钻出的一个或多个穿过衬底的孔23。
由等离子体刻蚀形成电感沟槽21使得可以利用这种刻蚀的精确性。然而，为了形成穿透的孔，激光钻孔的优点是不需要形成光刻掩模。
例如，沟槽的深度是7到15μm，宽度是1到2μm。激光钻孔提供的穿透孔直径在大约20μm的数量级或更大。
根据本发明的必要特征，依次进行图2A和2B的步骤，并且进行激光钻孔不需要在沟槽21上预先覆盖保护层。
如果在要钻孔的位置处由等离子体刻蚀形成空腔22，该空腔可帮助激光定位。
图2C说明本发明的方法第三步骤，其中在沟槽21和穿透孔23水平面上同时形成共形的绝缘层24，例如氧化硅层。
根据本发明的优选实施方式，层24由热氧化来获得。应当注意到，本发明的一个必要优点是可以在通孔和电感结构的壁上获得相同的绝缘层，优选为相同的热氧化物，从而获得相同的电性质。根据本发明，由于不必提供保护两个结构之一的附加步骤而形成所有凹陷处(沟槽21和孔23)，因此这样做是可能的。
图2D说明在本发明的方法第四步骤之后获得的结构，该结构包括采用导电材料25填充沟槽21。优选地，材料25也被放置在通孔23的侧壁上。材料25最好是金属，例如铜、金、镍、铝或钛。
金属25的沉积最好采用电解。在这种情况下，金属首先溅射在要涂覆的壁上。获得沟槽21的完全填充并在孔23的侧壁上沉积导电层。
根据可选实施例，金属25完全由溅射来沉积。在这种情况下，应确保在衬底11的中心区在通孔内所获得的材料厚度对导电是足够的。
然后，如图2E所示，最好采用绝缘材料26(例如玻璃或树脂)填充穿透孔23中剩下的空间。
在沉积金属25和绝缘材料26之后，在电感的水平面和可能的反面27处对衬底表面进行平整步骤。平整可采用化学抛光工艺(CMP)来进行。
如此就获得集成在衬底11上并由层24与之绝缘的电感以及使得接点可在衬底11的两面之间转移的导电通孔。该组件基本上呈平整的表面，使得随后可以形成其它的无源或有源元件和/或互连金属化层和/或在一面或另一面形成用于“倒装晶片“型封装的球形栅格阵列(ba11grid arrays)。
图3A和3B分别表示本发明优选实施例的截面图和顶视图，其中根据前述方法由激光钻出的通孔30大致位于电感40的螺旋35中心，从而将其中心端36由衬底11的反面连接到该中心端必须连接的其它元件或焊盘。
在这一实例中，也表示出了将螺旋35的外端37连接到衬底11反面的通孔31。从而电感的连接都在与支撑电感40的表面相反的背面上。
根据未示出的另一实例，其中从正面进行连接，螺旋中心端36的接点由螺旋35的中心通孔30和外通孔转移到该结构之外的正面，两个通孔在背面由导电印刷线(conductive track)连接。
图3A和3B实施例的优点是抑制可能的寄生电容，这种寄生电容与向衬底11正面一侧电感螺旋中心端形成连线有关。
当然，本领域的技术人员很容易想到本发明的各种变化、修改和改进。特别地，本领域的技术人员有能力基于上文中所给出的功能性指示实际实施本发明的方法，从而决定电感螺旋(多个电感螺旋)的尺寸(宽度、长度、厚度)或决定要采用的工作条件。
并且，尽管只示出了一个电感和一个通孔，也可形成多个电感和多个通孔。并且，根据本发明的电感和通孔制作步骤可插入用于形成包括其它无源和/或有源元件的单片电路的更一般的方法。
这些变化、修改和改进也认为是本公开内容的一部分，并且认为包含在本发明的精神和范围之内。因此，前述的描述只是借助于实例而并非要进行限制。本发明仅受权利要求及其等价内容中所限定内容的限制。

Claims (6)

1.一种在包括衬底(11)的单片电路中制作电感(40)和穿透通孔(30，31)的方法，其中按要形成的电感形状从衬底第一表面形成至少一个沟槽(21)；包括以下连续步骤：
在衬底中由激光在通孔所需位置处形成穿透孔(23)；
同时绝缘(24)沟槽和孔的表面；并且
在沟槽中以及至少在孔壁上沉积导电材料(25)。
2.根据权利要求1的方法，其中由热氧化进行绝缘。
3.根据权利要求1的方法，其中由等离子体刻蚀形成沟槽(21)。
4.根据权利要求1的方法，其中在沟槽(21)中以及在孔(23)壁上沉积导电材料(25)的步骤之后是采用绝缘材料(26)填满孔的步骤。
5.根据权利要求1的方法，还包括对衬底(11)的两面进行平整的步骤。
6.根据权利要求1的方法，其中在电感(40)的沟槽(35)中心端(36)之上提供通孔(30)。
CNB021443181A 2001-10-10 2002-10-09 单片电路中电感和通道的形成方法 Expired - Fee Related CN1292628C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
FR01/13055 2001-10-10
FR0113055A FR2830670A1 (fr) 2001-10-10 2001-10-10 Inductance et son procede de fabrication
FR0115307A FR2832855A1 (fr) 2001-11-27 2001-11-27 Circuit monolithique double face
FR01/15307 2001-11-27
FR02/07383 2002-06-14
FR0207383A FR2830683A1 (fr) 2001-10-10 2002-06-14 Realisation d'inductance et de via dans un circuit monolithique

Publications (2)

Publication Number Publication Date
CN1420716A true CN1420716A (zh) 2003-05-28
CN1292628C CN1292628C (zh) 2006-12-27

Family

ID=27248819

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021443181A Expired - Fee Related CN1292628C (zh) 2001-10-10 2002-10-09 单片电路中电感和通道的形成方法

Country Status (6)

Country Link
US (1) US6830970B2 (zh)
EP (1) EP1302954B1 (zh)
KR (1) KR100923994B1 (zh)
CN (1) CN1292628C (zh)
DE (1) DE60227898D1 (zh)
FR (1) FR2830683A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996976A (zh) * 2009-08-21 2011-03-30 三菱电机株式会社 半导体装置及其制造方法
CN101355852B (zh) * 2007-07-25 2012-07-25 三星电机株式会社 印刷电路板制造系统及其制造方法
CN102738128A (zh) * 2011-03-30 2012-10-17 香港科技大学 大电感值集成磁性感应器件及其制造方法
CN102117768B (zh) * 2009-12-30 2013-07-31 中国科学院微电子研究所 制作具有多电极超低电感的多槽pn结电容器的方法
CN103765533A (zh) * 2011-08-26 2014-04-30 罗姆股份有限公司 磁性金属基板和电感元件
WO2023035432A1 (zh) * 2021-09-10 2023-03-16 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE427560T1 (de) * 2003-06-20 2009-04-15 Nxp Bv Elektronische vorrichtung, anordnung und verfahren zum herstellen einer elektronischen vorrichtung
JP2005191408A (ja) * 2003-12-26 2005-07-14 Matsushita Electric Ind Co Ltd コイル導電体とその製造方法およびこれを用いた電子部品
US7196397B2 (en) * 2004-03-04 2007-03-27 International Rectifier Corporation Termination design with multiple spiral trench rings
KR101016341B1 (ko) * 2004-04-30 2011-02-22 매그나칩 반도체 유한회사 반도체 소자의 인덕터 제조 방법
US7626257B2 (en) * 2006-01-18 2009-12-01 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
EP2109888A2 (en) * 2007-01-17 2009-10-21 Nxp B.V. A system-in-package with through substrate via holes
JP2008210933A (ja) * 2007-02-26 2008-09-11 Casio Comput Co Ltd 半導体装置
JP5348862B2 (ja) * 2007-08-06 2013-11-20 新光電気工業株式会社 インダクタ素子
US9269485B2 (en) * 2007-11-29 2016-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of creating spiral inductor having high Q value
US8697574B2 (en) 2009-09-25 2014-04-15 Infineon Technologies Ag Through substrate features in semiconductor substrates
FR2960702A1 (fr) * 2009-11-09 2011-12-02 St Microelectronics Sa Dispositif electronique semi-conducteur comprenant au moins une inductance
CN102376693B (zh) * 2010-08-23 2016-05-11 香港科技大学 单片磁感应器件
US8987851B2 (en) * 2012-09-07 2015-03-24 Mediatek Inc. Radio-frequency device package and method for fabricating the same
CN103716999A (zh) * 2012-09-29 2014-04-09 深南电路有限公司 印刷电路板加工方法和印刷电路板
CN105244367A (zh) * 2014-06-24 2016-01-13 日月光半导体制造股份有限公司 衬底结构及其制造方法
NL2014598B1 (en) * 2015-04-08 2017-01-20 Suss Microtec Lithography Gmbh Method for coating a substrate.
TWI685858B (zh) * 2017-12-04 2020-02-21 希華晶體科技股份有限公司 薄型化扼流器的量產方法
CN115579348A (zh) * 2022-10-26 2023-01-06 华进半导体封装先导技术研发中心有限公司 一种转接板结构及其制备方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63244761A (ja) 1987-03-31 1988-10-12 Toshiba Corp 高周波平面回路装置
JPH0267752A (ja) * 1988-09-01 1990-03-07 Nec Corp 半導体装置
JPH0348430A (ja) 1989-07-17 1991-03-01 Sharp Corp 半導体装置
US5363080A (en) * 1991-12-27 1994-11-08 Avx Corporation High accuracy surface mount inductor
JPH0653414A (ja) 1992-07-31 1994-02-25 Mitsubishi Electric Corp マイクロ波集積回路
JPH06181290A (ja) * 1992-12-14 1994-06-28 Toshiba Corp 半導体装置およびその製造方法
US6028348A (en) 1993-11-30 2000-02-22 Texas Instruments Incorporated Low thermal impedance integrated circuit
GB2290171B (en) * 1994-06-03 1998-01-21 Plessey Semiconductors Ltd Inductor chip device
US5545916A (en) 1994-12-06 1996-08-13 At&T Corp. High Q integrated inductor
KR100198804B1 (ko) * 1996-07-30 1999-07-01 정선종 스피럴 인덕터 제조 방법
US5793272A (en) * 1996-08-23 1998-08-11 International Business Machines Corporation Integrated circuit toroidal inductor
US5811868A (en) 1996-12-20 1998-09-22 International Business Machines Corp. Integrated high-performance decoupling capacitor
JPH10303037A (ja) 1997-04-23 1998-11-13 Fuji Electric Co Ltd 薄膜積層型磁気誘導素子およびその製造方法
JP3592505B2 (ja) * 1997-11-10 2004-11-24 松下電器産業株式会社 インダクタ素子の製造方法
US6407441B1 (en) 1997-12-29 2002-06-18 Texas Instruments Incorporated Integrated circuit and method of using porous silicon to achieve component isolation in radio frequency applications
SG74672A1 (en) 1997-12-29 2000-08-22 Texas Instruments Inc Integrated circuit and method of using porous silicon to achieve component isolation in radio frequency applications
US6274937B1 (en) 1999-02-01 2001-08-14 Micron Technology, Inc. Silicon multi-chip module packaging with integrated passive components and method of making
JP4547728B2 (ja) * 1999-03-29 2010-09-22 ソニー株式会社 半導体装置及びその製造方法
US6236103B1 (en) * 1999-03-31 2001-05-22 International Business Machines Corp. Integrated high-performance decoupling capacitor and heat sink
FR2793943B1 (fr) 1999-05-18 2001-07-13 Memscap Micro-composants du type micro-inductance ou micro- transformateur, et procede de fabrication de tels micro- composants
JP4005762B2 (ja) * 1999-06-30 2007-11-14 株式会社東芝 集積回路装置及びその製造方法
JP2001168289A (ja) 1999-12-13 2001-06-22 Seiko Epson Corp インダクタ、半導体装置、半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101355852B (zh) * 2007-07-25 2012-07-25 三星电机株式会社 印刷电路板制造系统及其制造方法
CN101996976A (zh) * 2009-08-21 2011-03-30 三菱电机株式会社 半导体装置及其制造方法
US8618666B2 (en) 2009-08-21 2013-12-31 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
CN102117768B (zh) * 2009-12-30 2013-07-31 中国科学院微电子研究所 制作具有多电极超低电感的多槽pn结电容器的方法
CN102738128A (zh) * 2011-03-30 2012-10-17 香港科技大学 大电感值集成磁性感应器件及其制造方法
CN103765533A (zh) * 2011-08-26 2014-04-30 罗姆股份有限公司 磁性金属基板和电感元件
WO2023035432A1 (zh) * 2021-09-10 2023-03-16 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构

Also Published As

Publication number Publication date
FR2830683A1 (fr) 2003-04-11
US6830970B2 (en) 2004-12-14
KR100923994B1 (ko) 2009-10-28
DE60227898D1 (de) 2008-09-11
US20030068884A1 (en) 2003-04-10
CN1292628C (zh) 2006-12-27
EP1302954B1 (fr) 2008-07-30
KR20030030957A (ko) 2003-04-18
EP1302954A1 (fr) 2003-04-16

Similar Documents

Publication Publication Date Title
CN1292628C (zh) 单片电路中电感和通道的形成方法
CN2741192Y (zh) 具有高品质因子的电感
KR100847649B1 (ko) 반도체 장치
CN100337330C (zh) 射频半导体器件及其制造方法
US6614093B2 (en) Integrated inductor in semiconductor manufacturing
CN1113401C (zh) 集成电路中的电容器及其制造方法
KR100803489B1 (ko) 반도체 집적 회로 및 반도체 장치 제조 방법
KR100773256B1 (ko) 평행한 커패시터들에 대한 스택형 구조 및 제조 방법
CN1795552A (zh) 制造一种多层互连结构的方法
CN100539016C (zh) 金属-绝缘体-金属电容器及其制造方法
CN101030552A (zh) 集成电路的制造方法、金属－绝缘层－金属电容形成方法
CN1661800A (zh) 在无线频率集成电路中提供护罩用以降低噪声耦合的一种装置及方法
KR20030023530A (ko) 반도제장치 및 그 제조방법
CN1374699A (zh) 半导体器件及其制造方法
CN1141738C (zh) 芯片上电感组件的制造方法
CN102446709A (zh) 一种金属-氮化硅-金属电容的制造方法
CN1243379C (zh) 在铜镶嵌制程中制作mim电容器的方法
KR20040004809A (ko) 반도체 소자의 구리배선 및 캐패시터 제조방법
CN1463470A (zh) 制造电子器件的方法
KR100321156B1 (ko) 반도체 소자의 금속배선 형성방법
TW498528B (en) Manufacturing method for integrating copper damascene process and MIM crown-type capacitor process
TW457682B (en) Method for forming copper damascene structure on semiconductor substrate
KR100559560B1 (ko) 반도체 소자의 다층 배선 형성방법
KR100549582B1 (ko) 반도체소자의 층간절연막 형성방법
CN1763917A (zh) 半导体元件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee