CN1419803A - 用于把电能提供到具有集成的热量和电磁干扰管理的微处理器的方法和装置 - Google Patents

用于把电能提供到具有集成的热量和电磁干扰管理的微处理器的方法和装置 Download PDF

Info

Publication number
CN1419803A
CN1419803A CN01807247A CN01807247A CN1419803A CN 1419803 A CN1419803 A CN 1419803A CN 01807247 A CN01807247 A CN 01807247A CN 01807247 A CN01807247 A CN 01807247A CN 1419803 A CN1419803 A CN 1419803A
Authority
CN
China
Prior art keywords
circuit board
conductive
substrate
component according
board component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN01807247A
Other languages
English (en)
Inventor
约瑟夫·T·迪比恩二世
戴维·哈特基
詹姆斯·H·卡斯凯德
卡尔·E·霍格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Incep Technologies Inc
Original Assignee
Incep Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Incep Technologies Inc filed Critical Incep Technologies Inc
Publication of CN1419803A publication Critical patent/CN1419803A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/181—Enclosures
    • G06F1/182—Enclosures with special features, e.g. for use in industrial environments; grounding or shielding against radio frequency interference [RFI] or electromagnetical interference [EMI]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/189—Power distribution
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/10—Plug-in assemblages of components, e.g. IC sockets
    • H05K7/1092—Plug-in assemblages of components, e.g. IC sockets with built-in components, e.g. intelligent sockets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10325—Sockets, i.e. female type connectors comprising metallic connector elements integrated in, or bonded to a common dielectric support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10598—Means for fastening a component, a casing or a heat sink whereby a pressure is exerted on the component towards the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10704—Pin grid array [PGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Combinations Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

在此公开一种使用模块电路板组件的微处理器封装构架，其把电能提供给微处理器，并且还用于散热和防止电磁干扰(EMI)。该模块电路板组件包括安装有元件的基片、包括用于把电能提供给该元件的电路的电路板、以及置于该基片与电路板之间的至少一个导电互连器件，该导电互连器件把该电路与该元件电连接。

Description

用于把电能提供到具有集成的热量和电磁干扰管理的 微处理器的方法和装置
对相关申请的交叉引用
本申请要求如下美国临时专利申请的优先权，该专利被包含于此以供参考：
申请序号No.60/183,474，名称为″DIRECT ATTACHPOWER/THERMAL WITH INCEP TECHNOLOGY″，由Joseph T.DiBene II和David H.Hartke在2000年2月18日提交；
申请序号No.60/186,769，名称为″THERMACEP SPRING BEAM″，由Joseph T.DiBene II和David H.Hartke在2000年3月3日提交；
申请序号No.60/187,777，名称为″NEXT GENERATIONPACKAGING FOR EMI CONTAINMENT，POWER DELIVERY，ANDTHERMAL DISSIPATION USING INTER-CIRCUITENCAPSULATED PACKAGING TECHNOLOGY″，由Joseph T.DiBene II和David H.Hartke在2000年3月8日提交；
申请序号No.60/196,059，名称为″EMI FRAME WITH POWERFEED-THROUGHS AND THERMAL INTERFACE MATERIAL INAN AGGREGATE DIAMOND MIXTURE″由Joseph T.DiBene II和David H.Hartke在2000年4月10日提交；
申请序号No.60/219,813，名称为″HIGH CURRENTMICROPROCESSOR POWER DELIVERY SYSTEMS″，由Joseph T.DiBene II在2000年7月21日提交；以及
申请序号No.60/232,971，名称为″INTEGRATED POWERDISTRIBUTION AND SEMICONDUCTOR PACKAGE″，由Joseph T.DiBene和James J.Hjerpe在2000年9月14日提交。
本申请还涉及如下共同未决和普通受让的专利申请，所有这些专利被包含于此以供参考：
申请序号No.09/353,428名称为″INTER-CIRCUITENCAPSULATED PACKAGING″，由Joseph T.DiBene II和David H.Hartke在1999年7月15日递交；
申请序号No.09/432,878名称为″INTER-CIRCUITENCAPSULATED PACKAGING FOR POWER DELIVERY″，由Joseph T.DiBene II和David H.Hartke在1999年11月2日递交；
申请序号No.09/727,016名称为″EMI CONTAINMENT USINGINTER-CIRCUIT ENCAPSULATED PACKAGING TECHNOLOGY″，由Joseph T.DiBene II和David Hartke在2000年11月18日递交。
技术领域
本发明涉及一种电子系统，特别涉及一种用于把电能提供到例如处理器这样的组件的系统和方法，并提供一种集成的管理散热和电磁干扰的方法。
背景技术
在高性能的桌面或高端工作站/服务器中，必须设计高速处理器封装，以提供日益增加的小的形状系数(form-factor)。以最小的形状系数满足终端用户的性能要求，并且增加可靠性和制造能力，对于电能分配、热量管理和电磁干扰(EMI)控制领域提出严峻的挑战。
为了增加可靠性并且减少散热要求，更新一代的处理器被设计为以较低的电压和较大电流而工作。不幸的是，这会产生许多设计难题。
首先，处理器的较低工作电压导致对功率调节电路以及把电能提供到处理器的导电路径具有更多的要求。一般来说，处理器要求电源电压调节在额定值的10％的范围内。为了考虑到在从电源到处理器本身的路径上的阻抗变化，这对功率调节电路增加更多的要求，一般要求把电源电压调节在额定值的5％的范围内。
较低的工作电压导致工程师从集中的电源设计转向分布的电源构架，其中电源连接在需要高电压和低电流的位置处，在此通过附近的功率调节电路转换为由处理器所需的低电压高电流电源。
尽管可以把功率调节电路置于处理器封装中，但是这样的设计难以实现，因为难以处理在功率调节电路中的元件的实际尺寸(例如电容器和电感器)，并且因为这种元件的添加对处理器的可靠性具有不良影响。这种设计还对处理器封装的组装和测试增加额外的要求。
该问题的进一步恶化是由于对处理器本身的变化要求而导致的瞬间电流。处理器计算要求随时间而产生大的变化，较高的时钟速度和功率保持技术，例如时钟选通和休眠模式操作导致电源的瞬间电流。这种功率波动可能需要在几纳秒内改变几百安培。处理器与功率调节电路之间的电流波动会产生在电源电压中不可接受的毛刺(例如， dv = IR + L di dt )  。
图1为在电压调节器与处理器之间的接口处的典型瞬时响应特性102，并且把该响应与额定电源电压104和最小电源电压106相比较。请注意瞬时接口电压包括初始毛刺，该毛刺不能延伸到最小电源电压加上一个可按受的容限108的数值之下，以及包括一个更加长时间的电压降110。为了保持电源电压在可接受的限度104和106的范围内，并且减小提供给处理器的功率中的变化，该功率和地位面、功率和地偏压、以及电容器焊盘必须被设计为保证到达处理器的较低电感功率传输路径。
图2为一个示意分布电能系统200的示意图。该电源系统200包括具有电源单元206的主板202，例如安装在其上的DC/DC电压调节器。该主板202具有多个信号路径，包括第一信号路径，其具有高压/低电流(HV/LC)功率信号204(其还可以由一条线路提供)。电源单元206接收通过包含元件208的电子电路的HV/LC功率信号，并且把它转换为调节后的高电流/低电压(HC/LV)信号210，其被提供到主板202中的第二信号线路。
插座214通过例如球栅阵列(BGA)这样的第一电连接部分212电连接到主板202。插座214包括内部电连接，用于把HC/LV信号提供到连接在插座214与功率调节模块218之间的端子216。类似地，功率调节模块218通过例如BGA这样的第二电连接部分220电连接到基片222。该处理器(例如，芯片)226通过第二电连接部分224电连接到基片222。HC/LV信号被通过上述电路路径提供到处理器。如上文所述，例如图1中所示的分布电能系统仍然会产生造成电能分配路径中的电压降的不可接受的阻抗。
为了获得如图1中所示的适当容限，通过在包括功率调节模块218、在主板上、在处理器芯片封装上、以及在芯片本身上的整个功率传输子系统中设置去耦合电容器228和其它元件而管理冲击电流。这不但增加成本，而且消耗相当大的硅面积、芯片封装和板的面积。另外，为了使处理器工作在大于200MHz的频率下，唯一可用的电容器是在片电容器，或者非常接近于芯片的电容器。在片电容器在PC级的处理器中是普遍的。
对于在更小的处理器芯片中对高性能和增加功能集成度的需要还导致在处理器芯片的特定区域中较高热量的集中。在一些情况下，导致表面能量密度接近于不可控制的程度。处理器可靠性与芯片节的工作温度形成指数关系。使温度降低10-15的量级会使处理器的寿命延长一倍。温度管理现在所存在的一些最大障碍是进一步使处理器小型化，以及增加处理器的速度。
温度管理必须考虑到附近的电压调节器的效率。一个驱动130瓦的器件的85％效率的电压调节器消耗超过20瓦的功率。这样更加难以把该电压调节器设置在CPU附近，因为用于每个部件的温度管理结构相互冲突。电磁干扰(EMI)也是一个问题。在典型的计算机系统中，到目前为止，处理器226是最大的电磁能量的来源。在该来源(在处理器封装中)包含的辐射以及引导的发射将使得计算机OEM(原始设备制造商)更加容易进行系统设计。因为产生更高级别的谐波，美国通信委员会(FCC)规则要求在频率高达处理器时钟频率的5倍或者40GHz中较低频率的一个频率下的发射测试。
EMI的主要成份是随着频率增加而变小的辐射电磁波。通常在底板级而不是在元件级上执行的EMI管理一般通过减小系统中的开孔尺寸有效阻挡电磁波而实现。但是，使用较小的开孔导致热量管理问题，因为气流减小。
减小EMI的另一个方法是使所有散热器接地。从处理器封装耦合到散热器的噪声可能会使该散热器作为一个天线并且重新辐射噪声。但是，一般不可能通过处理器封装对该散热器接地。并且，尽管散热器接地时可以减小EMI，但是该技术一般不能够满足EMI的要求，并且一般需要其它屏蔽。
所需要的是一种集成的处理器封装技术其提供所需的形状系数，并且把高电流低电压提供到处理器，不因为路径电感而需要大体积的外部电容，并且在满意的程度上管理热量和EMI发射。本发明满足这种需要。
发明内容
为了满足上述要求，本发明公开一种模块电路板组件及其制造方法。
该模块电路板组件包括一个安装有元件的基片、包括用于把电能提供到该元件的电路的电路板、以及置于该基片与电路板之间的至少一个导电互连器件，该导电互连器件被设计为把该电路连接到该元件。
在本发明的一个实施例中，特别适用于插入板结构，该电路板包括一个电压调节模块(VRM)，以及多个不可压缩导电支座件(standoff)用于把该电路板安装到处理器基片上。
该实施例提供一个模块封装，其中该机械支座件用于许多目的。首先，它把一个低的电感路径直接提供到该处理器，而不是通过如图2中所示的基片、插座和其它元件的较高电感路径。第二，它们提供基片与电路板之间的适当的z轴(一般为垂直)的物理关系。该模块组件可以插入到该主板上的一个插座上，并且所有在该插座上的端子可以用作为信号端而不是电源端。如果需要的说，即使在通电时，这还使该处理器容易地从主板上分离。
本实施例还提供一个对散热器或者其它散热器件的强健和持续的热及机械接口的优点。可压缩或其它柔性接口可以用于管理电路板、在电路板上的VRM元件和其它元件、以及处理器之间的物理和热连接。这些接口提供一个用于为处理器的热接口的压缩热连接，其可以适用于大范围的操作要求。
在特别适用于可能用在或不用在插入板中的有机台栅阵列(OLGA(organic land grid array))基结构的第二实施例中，导电互连器件包括置于该元件周围的同心导电弹簧器件。由于本实施例不需要使用插入板，因此它更加紧凑，并且容易和便宜地进行生产。本实施例还使得VRM电路板和处理器的上表面基本上共面，以便于获得与散热器物理和热结合更好的表面。由导电互连器件所提供的弹簧作用提供较低电感的电连接以及用于控制散热器、处理器和VRM板之间的热和机械接口的可弯曲机械弹簧力。本实施例的另一个优点是不需要进行VRM板和基片之间的电磁连接。而是，可以通过弹簧指和类似的器件来实现机械连接。另外，弹簧指可以被应用作为组装的最后步骤。
本发明包括一种构架，它与常规的微处理器封装构架之间的不同之处在于它使用构架元件之间的共生关系满足了影响微处理器的性能和可靠性的所有重要的脱离芯片(off-chip)的要求。这种构架使用低成本、同轴互连线以及把该同轴互连线的高电流传输能力与定制的功率调节器物理集成，以提供可以连接到插入板、OLGA、CLGA或其它区域阵列封装的自含和物理分离的功率传输模块。
微处理器和功率调节散热要求通过使用提供用于热源的散热路径的集成散热器而满足。
在一个实施例中，该集成构架还包括导电框架和相关的配件以及与散热器电连接的硬件，并且包住微处理器、功率传递模块和其它电路，以最小化以及把EMI包含在封装内，而不是包含在底板中。
当与能量传输、散热、以及EMI减小的常规方法相比，本发明提高了该处理器的体积形状系数的效率。与此同时，信号完成性/性能、可制造性、可靠性和成本效率也被提高。该构架适用于产生使用BUM技术、CLGA、倒装片端栅阵列(FC-PGA)、倒装片球栅阵列(FC-BGA)预先封装或连接到插入板OLGA的微处理器和电子电路结构的三维解决方案，以及其它电子电路基片和裸露芯片。
该构架提供包括定制模块、互连线和构成硬件的封装解决方案，这些部件物理分离，但是还可以互连和组合，以形成可连接模块或封装，其允许直接把有盖子或无盖子基片的配件直接结合到微处理器或其它电子电路，该电子电路包括但不限于多芯片模块。该构架可扩展到微处理器或微电路直接芯片附着，进入定制和集成的空腔封装格式，其还被配制为作为测试插座。
附图简述
现在参见附图，其中相同的参考标号表示相应的部件：
图1为在电压调节器和处理器之间的接口处的典型瞬时响应的曲线图；
图2为一种事例的分布电能系统的示意图；
图3为典型的微处理器或电子电路封装的示意图；
图4为电路板的示意图；
图5为示出图1和图4的组合元件的示意图；
图6A为示出本发明一个实施例的功率调节模块的一个实施例的示意图；
图6B为示出在把导电支座件通过电镀通孔连接到电路板之后的组件的示意图；
图7为示出基片组件的示意图；
图8为模块电路板组件的示意图；
图9为示出一种组装的模块电路板组件的示意图；
图10为示出一种集成的散热器系统的示意图；
图11A为示出置于模块电路板组件上方的集成散热器系统的示意图；
图11B为示出与模块电路板组件互连的集成散热器系统的示意图；
图12为示出具有用于使EMI最小化的导电框架的集成i-PAK结构的示意图；
图13为表示功率传输模块的第二实施例的示意图；
图14为表示导电互连器件的透视图；
图15为示出附加导电互连器件之后的功率调节器和传输模块的侧视图；
图16为示出基片组件的第二实施例的示意图；
图17为示出置于基片组件上方并且对齐的功率调节器模块的示意图；
图18为示出功率调节器模块和基片组件的示意图；
图19为示出集成散热系统的一个实施例的示意图；
图20为示出包含功率调节器、基片组件和集成散热系统的本发明一个实施例的示意图；
图21A-21B为用于使EMI最小化的进一步改进的图20的组件的示意图；
图22为示出单片电路使能模块的一个实施例的示意图；
图23A-23D为示出用于把微处理器电路电连接到基片的方法的一个实施例的示意图；
图24为示出集成散热模块的另一个实施例的示意图；
图25为使用具有单片使能模块的集成散热模块的示意图；
图26为示出具有减小EMI的框架组件的单片使能模块和集成散热模块的示意图；
图27为示出导电互连器件的一部分的另一个实施例的示意图；
图28为示出具有切口楔形垫圈和螺钉紧固件(fastener)的导电互连器件的第二部分的示意图；
图29为示出组装的导电互连器件的示意图；
图30为示出该导电互连器件的另一个实施例的示意图；
图31为示出在图30中所示的导电互连器件的实施例的一种应用的截面示图；
图32为示出用于实现本发明一个实施例的示例方法步骤的示意图；以及
图33为示出用于实现本发明的另一个实施例的示例方法步骤的示意图。
具体实施方式
在下文的描述中，参见附图，其中示出本发明的几个实施例。应当知道，可以做出其它实施例和进行结构改变，而不脱离本发明的范围。
i-PAK构架
图3为示出典型微处理器或电子电路封装300的示意图。通常由铜或其它高导热性材料所构成的盖子304使用粘合剂或冶金连接在接点306处接合到基片302。微处理器或电子电路310还接合到基片302。基片与处理器310之间的连接可以使用焊锡球(凸块)而形成，称为“倒装片”或C-4(受控崩溃芯片连接)。基片302和处理器310之间的物理间隙由称为底层填料(underfill)的聚合物所占据。该底层填料增加形成在基片302和处理器310之间的接合处的机械强度，以及增加按照类似于液体密封剂或模子组合物的方式来封装该处理器310的功能。处理器的背面与盖子304的下侧之间的空间被称为热表面材料-1(TIM-1)的热油脂所占据。TIM-1提供从处理器310的背面到盖子304的内表面的散热路径。盖子304的外表面被称为TIM-2的热油脂312所覆盖。基片302的下侧包含电连接到处理器310的焊锡球的金属焊盘314的阵列。基片302可以是一个组合的多层(BUM)、有机台栅阵列(OLGA)或者称为陶瓷台栅阵列(CLGA)的无机基片。该基片提供到微处理器的电连接。
图4为示出在下侧上具有金属端子404的阵列的电路板402的示意图。端子404通过内部通孔连接到电路板的上表面。一个表面安装插座406容纳并且使端子404和焊锡球阵列408之间电连接。
图5示出连接和叠加在一起并且置于主板502上的图3和4中所示的元件。
如上文所述，微处理器一般通过在主板502中的电路从与该微处理器相距一定距离的功率调节模块(例如，功率调节器和/或DC/DC转换器)获得电能。电能传输从功率调节器通过主板502进入表面安装插座406，通过端子404到达电路板402，通过金属焊盘314、基片302以及最后通过C-4连接到达金属电路310。该路径通过几个连接提供一条长的通道，并且可能有损信号的完成性并且产生高的电阻抗。并且，可能需要几百个电能传输连接(端子)来把大电流提供到微处理器或电子电路310。该设计对多层基片302增加限制，因为必须在电能到达处理器电路310之前通过几个不同的层面。
图6A为示出本发明的功率调节模块600的一个实施例的示意图。该功率调节模块600包括一个电路板602。该电路板602包括一个功率调节、调整或提供电路，其被设置为把电能提供到例如处理器(未在图6中示出)这样的能量消耗元件。电路板602可以包括例如元件608A和608B这样的元件(在下文总称为608)，它可以是功率调节电路的一部分，或者可以用于执行其它功能的目的。热通孔606设置在电路板602中，用于提供从电路板602的第一或下表面614A到电路板602的第二或上表面614B的电路。热通孔606可以为元件608提供从电路板614A的下表面到电路板602的上侧614B的电路，从电路板602中的一个层面到另一个层面。该热通孔606可以提供热耦合608，用于把热量从电路板614A的第一表面传输到614B的第二表面。
在一个实施例中，电路板602还包括一个开孔604，在组装时通过该开孔放置处理器。电路板602还包括一个或多个电镀通孔610(例如镀铜)。在一个实施例中，该电镀通孔610对称地置于开孔604附近。一个或多个电路板导电表面(例如焊盘)616A和616B可以形成在电路板602的表面上在电镀通孔610周围。另外，一个或多个导电互连器件612A和612C可以设置为与导电焊盘616A和616B实际接触，如此提供来自电路板602的电路。
在一个实施例中，电路板导电表面616包括一个电路板第一导电表面616A和一个电路板第二导电表面616B，以及该导电互连器件612包括由电介质部分612C所分离的第一部分612A和第二部分612B。当该导电互连线612连接到该电路板602时，第一部分612A电连接到电路板第一导电表面616A，以及第二部分612B电连接到该电路板第二导电表面616B。在一个实施例中，该导电互连器件是一个导电支座件或垫圈。
导电互连器件612提供双重目的。首先，它提供电路板602与基片302之间的机械连接，提供电路板602与基片302之间的充分的间距。该导电互连器件612不但可以设置为用于分离电路板602和基片302，而且可以利用适当的附着器件来保持电路板602与基片302在一起。由该导电互连器件612所提供的其它功能是提供一个或多个从电路板602到基片302的导电路径。一般来说，提供两个导电路径，包括用于功率信号的第一导电路径和用于“地”的第二导电路径。
所公开的导电支座件612A的第一部分和导电支座件612B的同轴结构使得电路板602与基片302之间具有非常低电感的电连接。如果需要的话，可以使用多组的两个同轴导电互连(例如，在处理器310的每个边角处)。下面将描述该导电互连器件的其它实施例。
图6B为示出在通过电镀通孔610把导电支座件612连接到电路板602之后的组件的示意图。
图7为示出本发明的基片组件700的示意图。基片组件700类似于参照图3-5讨论的基片组件，但是重要的区别在下文中描述。该基片组件700是称为i-PAK构架的集成构件的一部分。在该实施例中，基片的区域相对于图5中的基片302的尺寸被放大，以容纳电镀通孔704和端子706的阵列。
基片702的第一(上)表面包括置于电路板602的下表面614A上的导电表面616的第一导电表面708A和第二导电表面708B。在基片702的组合层面中的内部电源和接地面连接到用于微处理器310的焊锡凸块(C-4)连接的焊盘。由于电能被直接提供到基片702上的导电表面708A，由此到达基片702内的不同元件，因此可以取消在图3-5中所示的结构中所需的许多电源端子连接。但是由于专用于电镀通孔704的面积，导致可能占用基片702的一些面积。
图8为示出模块电路板组件800的示意图，其中包括基片组件700和功率调节/传输模块600。接合件802把模块电路板组件800机械连接和电连接到基片组件700。
图9示出组装的模块电路板组件800。
图10为示出用于i-PAK模块电路板组件800的集成构架的集成散热器系统1000。该散热器系统1000包括导热和可压缩的柔性界面材料1002，例如TIM-2热油脂、精确固定到切口604中的高导热性垫片1004、大的平面散热器1006以及另一个导热和可压缩的柔性界面材料1008，例如热油脂。垫片1004可以物理连接到散热器1006，或者可以使用薄片1010热连接到1006。
图11A为示出置于模块电路板组件800上方的集成散热器系统1000的示意图。
图11B为示出在把散热器系统1000与模块电路板组件800相连接之后的集成散热器系统1000的示意图。该集成i-PAK构架实际连接一条散热路径，从微处理器盖子104的顶部，通过TIM-21002，通过垫片1004到达散热器1006的下表面。功率调节模块600的表面通过热油脂1008或其它适当的界面连接到该散热器1006。请注意，在本实施例中，散热器1006的下表面基本上为平面，并且仍然接触电路板602的上表面和垫片104的上表面(或者如果不需要垫片，则接触盖子304的上表面)。
图11B还示出模块电路板组件800如何连接到集成散热器系统1000的示意图。散热器1006或薄片1010可以包括一个缺口1106，其中插入并固定有紧固件1102。该紧固件1102连接到延伸部件1104。该延伸部件连接到第二紧固件1108。
图12为示出基本上围绕在处理器310的周围并且实际连接到该集成散热器1006上的导电框架1202的示意图。当该框架1202连接到散热器1006并且随后连接到加固板1206或主板并且由紧固弹簧1204固定在一起时，形成三维封装，其在封装级别而不底板级别上捕获由微处理器、功率调节器和相关电路所产生的电磁幅射。该框架1202还电连接到集成散热器1000。该组合(例如集成i-PAK构架)同时解决在本说明书中先前描述的许多问题，包括需要提供高电流、低电压功率、散热、在封装级别抑制EMI、增加可靠性、所有内在形状系数和抑制成本。还示出一个把主板电连接到端子以及处理器310的插座1208。
微i-PAK构架
本发明可以在另一个实施例中实现，其实现i-PAK构架的许多优点，而且在更小的封装内。
图13为表示功率传输模块1300的另一个实施例的底表面614A的示意图。该功率传输模块1300包括一个功率传输模块电路板1310。功率传输模块电路板1310的一部分(最好是其中央)包括一个开孔1302和导电表面1306和1304。在所示的实施例中，该导电表面是同心的金属环。该导电表面1306和1304连接到在调节器和传输模块1300中的电源和地。如图所示，导电表面1306和1304的功能分别非常类似于电路板第一导电表面616A和电路板第二导电表面616B，其中它们提供用于分别把电源和“地”提供给处理器310的路径。
多个通孔1308可以置于导电表面1306和1304附近，用于把功率传输模块1300连接到该构架的元件。在另一个实施例中，这种元件可以利用夹子或其它器件来实现，并且不需要通孔1308。
图14为表示导电互连器件1400的第二实施例的透视图。该导电互连器件的第二实施例具有两个特征。首先，与上文所述的实施例不同，本实施例的导电互连器件围绕该元件。第二，与上文所述的实施例不同，实施例的导电互连器件通过使用z(垂直)轴上的可压缩性而建立功率传输模块1300与其相关电路和基片之间的电连接。
在一个实施例中，该导电支座件1400包括第一导电固定部分1402和第二导电固定部分1404。在所示实施例中，第一和第二导电支座件1402和1404同心地设置。在所示的实施例中，导电互连器件1400包括多个可压缩导电弹簧(例如微弹簧)。多个可压缩导电弹簧可以包括第一(内部)多个可压缩导电弹簧1402和第二(外部)多个可压缩导电弹簧1404。
第一导电固定部分1402和第二导电固定部分相对齐并且可以分别电连接到功率传输模块电路板602的导电表面1306和1304。这可以通过多种方法来实现，包括传统的锡焊、回流焊接、压焊、磨擦技术。
图14中所示的实施例仅仅示出该导电互连器件的一个实施例。还可以有其它导电互连器件，并且在本发明的范围之内，特别是沿着z轴的可压缩性而实现的接触或者基本上围绕该部件。
图15为示出在把内部的多个可压缩弹簧1402和外部的多个可压缩弹簧1404附着到导电表面1304和1306处的功率传输模块602的下表面之后功率调节器和传输模块602的侧视图。并且还示出在该功率传输模块中的两个通孔1308。这些通孔1308用于螺钉连接，但是可以用于其它连接，包括但不限于夹子或紧固器。
图16为示出用于具有可压缩弹簧1402和1404的功率调节和传输模块电路板602的基片组件1600的一个实施例的示意图。该基片组件1600可以是BUM或CLGA基片等等。与图7中所示的基片组件700不同，图16中所示的基片1600不包括封装盖304或热油脂312(TIM-2)。并且，与图7中所示的基片组件700不同，图16中所示的基片包括两个精确尺寸的基本上不导电的支座件1604A和1604B。
在一个实施例中，不导电的支座件1604包括第一部分1604A，其连接到处理器1606附近的基片1602；以及第二部分1604B，其从基片1602沿伸。该处理器1606电连接到基片1602。这可以用到达基片1602的上表面上的金属焊盘阵列(未示出)的C-4连接件1608而实现。底层填料1610包住该处理器1606。导电端1612电连接到该基片1602，并且通过基片1602、金属焊盘和C-4连接的电路到达处理器1606。
两个(或更多的)导电表面1616和1614位于基片1602的上表面1620上。导电表面1616和1614提供导电支座件1400(以及电路板602)与基片1620之间的电接触。在一个实施例中，导电表面1616和1614是同心的金属窗框架区域，在形状、尺寸和位置方面与导电表面1306和1304互补。当电路板1310被对齐并且接合到该基片组件1600时，内部框架区域或环1614被设置为接受该内部可压缩弹簧1402，以及该外部框架区域或环1616被设置为与外部可压缩弹簧1404进行电接触。
图16还示出通孔1618，其与电路板1310上的通孔1302对齐和互补。这些孔用于把基片组件1600与电路板1310相连接，但是不需要其它连接技术，包括但不限于使用夹子或紧固件的技术。
图17为示出置于基片组件1600上并对齐的功率调节模块1300的示意图(在图15中示出)。在电路板1310中的切口1302的边缘与支座件1604相对齐。该支座件1604包括第一部分1604A或者肩部，其被设置为防止内部可压缩弹簧1402和外部可压缩弹簧1404回弹(潜在地导致功率调节器模块1300的下表面与基片组件1600的上表面、电路板1602或其上面的元件之间所不希望的接触)。该支座件1604还包括第二部分1604B，其垂直尺寸被选择使得当功率调节器模块1300安装在基片组件上时，第二部分1604B的上表面基本上与功率调节器模块1300的上表面相共面，从而提供基本上平坦的表面，用于在需要时包含例如散热器这样的散热器件。
图18为表示在把功率调节器和传输模块1300放置在基片组件1600上之后图17的结构的示意图。在基片1602上的导电表面1614和1616分别与内部可压缩弹簧1402和外部可压缩弹簧1404相对齐和实际接触。可以包括夹子、销钉、夹具或其它形式的机械连接这样的紧固件被用于把功率传输模块1300连接到基片组件1600。图18示出一个实施例，其中开孔1308和1618相互对齐，以形成一个可以插入紧固件的空间，以把电路板1310和基片1602固定在一起。图18还示出一个实施例，其中电路板1310包括一个接收电路板紧固件1804的开孔1802。一个适配部件1806通过紧固件1804连接到电路板1310。
在一个实施例中，支座件1604在功率传输模块1300的上表面上稍微凸起。支座件1604可以被设置为没有肩部1604A，如果需要的话，可以用于包括但不限于焊球、凸起的金属焊盘或短金属柱的其它连接，或者用于微弹簧可以支撑功率调节器模块的重量而不使弹簧回弹的情况。
图19为示出用于微i-PAK构架中的集成散热系统1900的一个实施例的示意图。集成散热器1902热连接到高导热性的垫片1904，以形成一个整体。对于特定的应用，其中微处理器硅1606的厚度可与功率传输模块电路板1310的厚度相比较，不需要垫片1904。热油脂(例如，TIM-1)1908实际接触垫片的下侧，或者如果不使用垫片1904的话，接触散热器1902的下侧。第二热油脂1908接触远离垫片1904的散热器1902的下侧，或者如果不使用垫片1904的话，接触TIM-1 1906。在所示的实施例中，对齐紧固件1910被固定在凹陷1912中。尽管这不是实现本发明所必须的，但是凹陷1912提供用于集成散热器1902的空间。也可以使用具有头部的紧固件的其它实施例被设计为与集成散热器1902的下表面相齐平，或者固定在特别设计的凹陷1912中。紧固件1910被设置为通过开孔或孔1618和1308，如下文中所示。
图20为示出把该集成散热系统附着到1602以及功率调节器和传输模块1300上之后的微i-PAK构架的结构的示意图。微处理器1606的上表面与热油脂1906实际接触，该热油脂与垫片1904相接触(如果需要的话)。集成散热器1902的底部与不导电的支座件1604的上表面1912相接触。不导电支座件1604承受散热器1902和垫片1904的重量，并且消除由集成散热系统1900置于C-4连接件1608上的机械应力。热油脂1908占据电路板1310和散热器1902之间的间隙，以提供从功能调节器和传输模块到该集成散热器1902的散热路径。该紧固件1910可以凸起到位于散热器1902中的凹陷1912。螺母或类似的器件2002固定到紧固件1910，使基片1602和电路板1310结合在一起，并且使散热器、电路板1310和基片1602相对齐。散热器1902包括凹陷2004，其接收紧固件1804并且把散热器固定到电路板1310上(因此，通过对齐紧固件和螺母2002把基片1602固定到电路板1310上)。
图21A示出用于i-PAK构架以包含减小EMI的框架组件2102的集成构架的一种扩展。EMI框架2102通过紧固件1804机械连接到集成散热器1902，以形成一个壳体，其可以用随附的硬件和导电固定板或主板所构成，以形成用于微处理器或电子电路、功率调节器和传输模块以及相关部件的三维壳体。夹子2104可以进一步把散热器1902机械连接到该组件的剩余部分。该结构提供在封装级而不是底板级的EMI抑制，在这种情况中是微i-PAK。
图21B示出集成构架的一种变形实施例，其中集成散热器1902仅仅通过夹子2104连接到该组件的剩余部分。螺钉、销子、夹子等等的不同组合可以用于对齐集成组件的元件，并且把它们固定在一起。
无论使用何种方法，当适当地紧固或定位该紧固件时，电路板1310的下表面遗留在支座件1604的肩部1604A上，以分别通过第二导电支座件部分1404和第一导电支座件部分1402提供导电表面1304和1306与导电表面1616和1614之间的精确电连接。
在图18中所示的在功率传输模块1300和基片1602与微处理器或电路板之间的电连接可以采用各种形式，而不必限于利用紧固件的弹簧连接。该连接包括但不限于锡焊、机械接合或扩散接合。例如，绝缘粘合层可以预先施加到电路板1310或基片1602上，以根据与使用下层涂料相类似的方式提供两个表面之间的机械强度，用于焊锡球(C-4)保护。
通过单片使能模块(MoEM)描述集成构架的第三实施例。MoEM是微i-PAK构架的一种扩展。MoEM提供一种单片封装，其把封装中电压调节(IPVR)直接包含到该基片中，并且允许在安装微处理器或电子电路之前对该结构进行预测试。
图22为示出MoEM2200的一个实施例的示意图。该MoEM包括一个基片2202和一个IPVR模块2204，这两者被构造为相互永久地机械连接和电连接。通常用(但不限于)金属端子2206构造的阵列被设置在基片2202的下侧，以形成一个导电路径，通过该基片2204到达位于基片2202的上表面的中部的金属焊盘2208的一个阵列，但不限于该金属焊盘。金属焊盘2208的一部分被通电和接地，通过基片2202中的金属片电连接到IVPR模块2204。支座件2214位于基片2202的上表面上，稍微在IVPR模块2204的表面上凸起。
金属焊盘2208的阵列对应于由焊锡凸块2212所构成的微处理器或电路2210的输入/输出端，该凸块永久接合到该微处理器2210，并且形成用于该电子电路的输入/输出连接。在该焊锡凸块的阵列2212中的每个锡焊凸块被设置为与各个金属焊盘2208电接触。
在用于MoEM2200的本发明的另一个实施例中，该金属焊盘的阵列2208可以被构造微插销，以接收微处理器或电子电路2210的焊锡凸块的阵列2212。然后，该MoEM2200作为一个用于微处理器2210的测试插座，或者作为一个封装，其中微处理器不永久连接到MoEM2200，并且可以机械折除。
图23A-23D为示出当基片不构造为测试插座时用于把微处理器或电子电路2210附着到基片2202的方法的一个实施例的示意图。
在图23A中，微处理器2210被放置在由基片2202和支座件2214所形成的凹陷上。
在图23B中，微处理器2210被放置到金属焊盘2208的阵列上，使得焊锡凸块2212与金属焊盘2208实际接触。在放置之后，使用C-4回流焊接方法，焊锡凸块2212和焊盘2208形成金属连接。
在锡焊回流步骤之后，图23C示出底层涂料2302的应用，其可以是含有绝缘填充物的热固或热塑树脂。
图23D为示出在底层涂料固化或硬化之后完成连接2304的示意图。
图24为示出集成散热模块2400的示意图。模块2400包括一个集成散热器2402、例如TIM-1这样的热油脂2404以及第二热油脂2406。对齐端或螺钉2408可以通过粘合、铜焊、或者其它方式附着到集成散热器2402上。
图25为示出把具有热油脂2404和2406的集成散热器2402附着到MoEM2200上的示意图。集成散热器2402的底部被支座件2214垂直放置。热油脂(TIM-1)2404直接与微处理器或电子电路2210的背面相接触，以形成到达集成散热器2402的直接散热路径。IVPR模块2204的上表面直接与热油脂2406相接触，以形成从上表面到集成散热器的散热路径。由于垂直支座件2214支承集成散热器2402，则由散热器2402的重量把最小的压力施加到焊锡凸块连接2212上。对于基片2204明显比微处理器或电子电路更厚的情况，高导热性的垫片(未示出)可以机械附着到集成散热器2402上，并且与热油脂(TIM-1)2404相接触。
图26为示出用于MoEM以包含减小EMI的框架组件2602的集成框架的一种扩展的示意图。该EMI框架2602电连接和机械连接到集成散热器，以形成一个壳体，其可以包含附随的硬件和导电刚性板，以形成用于与微处理器或电子电路相关的电路的三维壳体。
其它导电支座件的实施例
图27为示出与图6中所示相类似的导电互连器件2700的另一个实施例的示意图，作为元件612。在本实施例中，电源端2702通过例如焊锡或压销(press pin)2706这样的连接器件安装到基片2704上，其与基片2704中的内部平面2708电连接。焊锡或压销2706电和机械连接到电镀的通孔2710。介电绝缘体2712使电源端2702与接地部分2718相隔离。电源端2702的中空部分2716具有螺纹，用于接收螺钉。另外，构成锥状顶端部分2714，以进行电连接。
图28为示出用于图27中所示的构造支座件的切口楔状垫圈和螺钉紧固件结构的示意图。该切口楔状垫圈2802包括一个唇缘部分2804，用于与基片2704相接触。楔状部分2806包括一个锥面2806，其基本上与电源端2702的圆锥2714相适应。当螺钉2810被插入到该中央部分2716中时，切口部分2808使垫圈2802沿着圆周扩大和收缩，作为匹配圆椎部分。
图29为示出图28的元件与图29中所示的结构相附着并且与例如具有功率调节电路的电路板2902相集成的示意图。该切口楔状垫圈2802通过使垫圈2802的圆锥部分2806向外扩展以压住电镀的通孔2906的内表面，从而与该电路板2902中的电镀通孔2906的侧面电连接和机械接合。
与此同时，螺钉紧固件1810通过拉住垫圈2802压在电路板2902上以及拉住接地部分2718压在电路板上而使电路板2902压向基片2704。内部电源平面2904电连接到电镀的通孔2906，其连接到该电路板上的配电线路。另外，接地焊盘2908电连接到电路板2902的底部焊盘2910，以完成电路通孔，其电连接到电路板2902上的接地平面。
图30示出一种低电感导电“框架”固定配件3000。片状金属框架被弯曲，并且在一角处与焊锡凸块3010相接合，以形成一个外部接地框架3002，用于永久地安装一个电路板(INCEP板或主板)。例如绝缘带3006这样的绝缘材料附着到该结构上作为一个绝缘体。内部框架3004按照与外部框架3002相类似的方式所制成，但是传输电流(例如来自电源的正极端)，以把电能提供给该元件。安装孔3008被提供以安装到该组件的一侧，进行机械连接和电连接。由于该结构的尺寸以及用于电互连的电流路径，可以获得非常低的电感，导致电源与用于低频开关装置的负载之间较低的电压降。
图31为示出低电感框架固定配件3000的一种应用的截面示图。在该实施例中，处理器3110电连接到基片3112，其电连接到一个与主板3104相连接的接口板3102。电源和地连接被从电路板3108通过内部框架组件3004和外部框架组件3002提供到接口板3102，从而通过基片3112提供到处理器。该接口板3102消除了把电源直接安装到主板的需要，这样可以提高可布线性以及降低主板的成本。
图32为表示用于实现本发明的一个实施例的方法步骤的示意图。至少一个导电互连器件被安装在具有元件的基片与具有电源电路的电路板之间3202。在基片上的导电表面通过如方块3204所示的导电互连器件与电路板上的导电表面电连接。
图33为表示用于实现本发明的另一个实施例的方法步骤的示意图。第一电源电路信号被包含在电路板上的电源电路中3302。第二功率信号由第一功率信号产生3304。在一个实施例中，第一功率信号是高电压/低电流信号，并且第二功率信号是低电压/高电流信号。在另一个实施例中，该第二功率信号是第一功率信号的调节或调整结果。第二功率信号被从电源电路通过至少一个把电路板机构连接到该基片的导电互连器件提供到基片上的部件3306。
结论
在此总结对本发明优选实施例的描述。本发明公开一种三维互连构架，用于例如微处理器这样的电子电路，其集成功率传输、散热、减小电磁干扰(EMI)、信号完整性/性能、可制造性、可靠性、成本效率和形状系数的优化。
本发明优选实施例的上述描述用于说明的目的。它不是把本发明限定在所公开的具体形式。在上述教导的启发下可以作出许多变型。本发明的范围不由这些详细描述所限制，而是由所附权利要求限制。上述说明书、例如和数据提供对制造本发明的装置及其使用的完整描述。由于可以作出本发明的许多实施例而不脱离本发明的精神和范围，本发明由所附的权利要求加以限定。

Claims (59)

1.一种模块电路板组件，其中包括：
安装有元件的基片；
包括用于把电能提供到该元件的电路的电路板；以及
置于该基片与电路板之间的至少一个导电互连器件，该导电互连器件用于把该电路连接到该元件。
2.根据权利要求1所述的模块电路板组件，其中该组件是一个功率消耗元件，以及该电路是一个功率调节电路。
3.根据权利要求2所述的模块电路板组件，其中该功率消耗元件是一个处理器。
4.根据权利要求1所述的模块电路板组件，其中：
该电路板包括电路板第一导电表面，该基片包括基片第一导电表面；以及
至少一个导电互连器件被置于该电路板第一导电表面与基片第一导电表面之间。
5.根据权利要求1所述的模块电路板组件，其中：
该电路板包括电路板第一导电表面和电路板第二导电表面；
该基片包括基片第一导电表面和基片第二导电表面；以及
至少一个导电支座件包括置于该电路板第一导电表面与基片第一导电表面之间的第一部分，以及置于该电路板第二导电表面与基片第二导电表面之间的第二部分。
6.根据权利要求5所述的模块电路板组件，其中该导电互连器件的第一部分置于该导电互连器件的第二部分中。
7.根据权利要求6所述的模块电路板组件，其中该导电互连器件的第一部分基本上与该导电互连器件的第二部分同轴。
8.根据权利要求1所述的模块电路板组件，其中该导电互连器件包括第一部分和第二部分。
9.根据权利要求8所述的模块电路板组件，其中该导电互连器件第一部分置于该导电互连器件第二部分中。
10.根据权利要求9所述的模块电路板组件，其中该导电互连器件第一部分基本上与该导电互连器件第二部分同轴。
11.根据权利要求10所述的模块电路板组件，其中进一步包括在该导电互连器件第一部分和该导电互连器件第二部分之间的绝缘区域。
12.根据权利要求11所述的模块电路板组件，其中该导电互连器件第一部分和该导电互连器件第二部分基本上为圆筒状。
13.根据权利要求12所述的模块电路板组件，其中该导电互连器件第一部分包括一个压销。
14.根据权利要求13所述的模块电路板组件，其中该导电互连器件包括用于容纳一个紧固件的中空部分。
15.根据权利要求13所述的模块电路板组件，其中该导电互连器件第一部分包括一个锥状顶部。
16.根据权利要求15所述的模块电路板组件，其中进一步包括置于该紧固件和锥状顶部之间的垫圈，该垫圈包括基本上与该导电互连器件第一部分的锥状顶部相配合的第一锥状表面。
17.根据权利要求16所述的模块电路板组件，其中该垫圈进一步包括一个切口部分。
18.根据权利要求8所述的模块电路板组件，其中第一部分把电能从该电路提供到元件，并且第二部分把至少一部分电路板的接地到至少一部分基片。
19.根据权利要求1所述的模块电路板组件，其中该电路板第一导电表面包括一个电镀通孔。
20.根据权利要求8所述的模块电路板组件，其中该电路板第二导电表面包括线路。
21.根据权利要求1所述的模块电路板组件，其中进一步包括多个导电互连器件，其中该多个导电互连器件置于该功率消耗元件的周围附近以及在该电路板和基片之间。
22.根据权利要求3所述的模块电路板组件，其中该基片连接到多个端子，该端子可连接到计算机主板，该多个端子不包含把电能提供给元件的端子。
23.根据权利要求3所述的模块电路板组件，其中提供到该处理器的所有电能都通过至少一个导电互连器件提供。
24.根据权利要求1所述的模块电路板组件，其中：
该元件包括在第一平面上的一个上表面；
该电路板包括在基本上与第一平面共面的第二平面中的上表面。
25.根据权利要求24所述的模块电路板组件，其中进一步包括一个散热器件，其具有热耦合到该元件和电路板的基本上平整的表面，其中该散热器件的基本上平整的表面与第一平面和第二平面共面。
26.根据权利要求1所述的模块电路板组件，其中进一步包括一个散热器件，其具有热耦合到该元件和该电路板的基本上平整的表面。
27.根据权利要求26所述的模块电路板组件，其中该电路板置于该散热器件和基片之间。
28.根据权利要求26所述的模块电路板组件，其中该电路板包括用于把热量从该元件传输到散热器件的热传递部分。
29.根据权利要求25所述的模块电路板组件，其中该电路板包括一个通孔，其容纳该元件，从而使该元件的外表面基本上与该电路板的表面相共面。
30.根据权利要求24所述的模块电路板组件，其中进一步包括：
导电框架，其基本上围绕在该元件周围，该导电框架电连接到散热器件和置于与散热器件相反的基片的侧面上的导电平面。
31.根据权利要求1所述的模块电路板组件，其中该电路包括用于把低电流高电压信号转换为低电压高电流信号的功率传递模块。
32.根据权利要求31所述的模块电路板组件，其中该低电路高电压信号被通过电源提供到功率传递模块。
33.根据权利要求1所述的模块电路板组件，其中该导电互连器件基本上围绕该元件。
34.根据权利要求1所述的模块电路板组件，其中该导电互连器件包括把该电路连接到该元件的至少一个可压缩导电弹簧。
35.根据权利要求34所述的模块电路板组件，其中：
该电路包括电路板第一导电表面，以及该基片包括基片第一导电表面；以及
导电互连器件置于该电路板第一导电表面与基片第一导电表面之间并且与它们电接触。
36.根据权利要求34所述的模块电路板组件，其中：
该电路板包括电路板第一导电表面和电路板第二导电表面；
该基片包括基片第一导电表面和基片第二导电表面；以及
该导电互连器件包括置于电路板第一导电表面和基片第一导电表面之间的第一部分，以及置于电路板第二导电表面和基片第二导电表面之间的第二部分。
37.根据权利要求36所述的模块电路板组件，其中该第一部分包括第一组多个可压缩导电弹簧，其把该电路电连接到该元件，以及该第二部分包括第二组多个可压缩导电弹簧，其把该元件连接到“地”。
38.根据权利要求36所述的模块电路板组件，其中该第一部分与第二部分同心。
39.根据权利要求36所述的模块电路板组件，其中第一部分接近该元件的外围。
40.根据权利要求36所述的模块电路板组件，其中该第一部分把电能从该电路提供到该元件，以及该第二部分把至少一部分电路板接地到至少一部分基片。
41.根据权利要求36所述的模块电路板组件，其中该电路板第一导电表面和电路板第二导电表面是同心的线路。
42.根据权利要求36所述的模块电路板组件，其中该基片第一导电表面和基片第二导电表面是同心圆环。
43.根据权利要求36所述的模块电路板组件，其中该电路板进一步包括容纳该元件的开孔。
44.根据权利要求43所述的模块电路板组件，其中进一步包括：
至少一个基本上不导电的支座件，其置于该元件和电路板之间。
45.根据权利要求44所述的模块电路板组件，其中：
该基本上不导电的支座件进一步置于该元件附近并且与该电路板开孔的外围相邻。
46.根据权利要求45所述的模块电路板组件，其中：
第一部分包括第一组多个可压缩导电弹簧，其把该电路电连接到该元件，以及该第二部分包括第二组多个可压缩导电弹簧，其把该元件接地；以及
该基本上不导电的支座件包括与该基片相邻的肩部，其被设置为使该电路板与基片相分离。
47.根据权利要求46所述的模块电路板组件，其中进一步包括：
散热器件，其具有热耦合到该元件和电路板的基本上平整的表面。
48.根据权利要求47所述的模块电路板组件，其中：
该元件包括在第一平面中的上表面；
该电路板包括在基本上与第一平面共面的第二平面中的上表面；以及
其中该散热器件的平整表面基本上与第一平面和第二平面相共面。
49.根据权利要求1所述的模块电路板组件，其中至少一个导电互连器件是支座件。
50.根据权利要求1所述的模块电路板组件，其中至少一个导电互连器件是衬垫。
51.根据权利要求1所述的模块电路板组件，其中该导电互连器件是可压缩的。
52.一种组装模块电路板组件的方法，其中包括如下步骤：
把具有多个第一接头的处理器置于由具有多个第二接头的基片和基本上不导电的支座件所形成的空腔中，从而至少第一接头的一部分与至少第二接头的一部分相邻；
形成第一接头的部分与第二接头的部分之间的连接；
把底层填料施加到该空腔中；以及
使该底层填料固化。
53.根据权利要求52所述的方法，其中形成连接的步骤包括把第一接头的部分回流焊接到第二接头的部分的步骤。
54.根据权利要求52所述的方法，其中该底层填料是热塑树脂。
55.一种把功率信号提供到元件的方法，其中包括如下步骤：
接收在电路板上的电源电路中的第一功率信号；
从电源电路中的第一功率信号产生第二功率信号；
把第二功率信号从该电源电路通过与该电路板和基片机械连接的至少一个导电互连器件提供到该基片上的元件。
56.根据权利要求55所述的方法，其中包括如下步骤：
把地电势从电源电路通过第二互连器件提供到该元件。
57.根据权利要求55所述的方法，其中：
该导电互连器件包括导电接口器件的第一部分和导电接口器件的第二部分；以及
把功率信号从电源电路通过导电接口器件提供到该元件的步骤包括把功率信号从电源电路通过该导电接口器件的第一部分提供到该元件的步骤。
58.根据权利要求57所述的方法，其中进一步包括如下步骤：
把地电势从电源电路通过该导电接口器件的第二部分提供到该元件。
59.一种组装模块电路板组件的方法，其中包括如下步骤：
把至少一个导电互连器件安装在安装有元件的基片与具有电源电路的电路板之间；
把该基片上的导电表面通过导电互连器件与该电路板上的导电表面电连接，其中在该基片上的导电表面电连接到该元件，并且在电路板上的导电表面电连接到该电路。
CN01807247A 2000-02-18 2001-02-16 用于把电能提供到具有集成的热量和电磁干扰管理的微处理器的方法和装置 Pending CN1419803A (zh)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
US18347400P 2000-02-18 2000-02-18
US60/183,474 2000-02-18
US18676900P 2000-03-03 2000-03-03
US60/186,769 2000-03-03
US18777700P 2000-03-08 2000-03-08
US60/187,777 2000-03-08
US19605900P 2000-04-10 2000-04-10
US60/196,059 2000-04-10
US21981300P 2000-07-21 2000-07-21
US60/219,813 2000-07-21
US23297100P 2000-09-14 2000-09-14
US60/232,971 2000-09-14

Publications (1)

Publication Number Publication Date
CN1419803A true CN1419803A (zh) 2003-05-21

Family

ID=27558742

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01807247A Pending CN1419803A (zh) 2000-02-18 2001-02-16 用于把电能提供到具有集成的热量和电磁干扰管理的微处理器的方法和装置

Country Status (8)

Country Link
EP (1) EP1256263A2 (zh)
JP (1) JP2003529921A (zh)
KR (1) KR100699094B1 (zh)
CN (1) CN1419803A (zh)
AU (1) AU2001266551A1 (zh)
CA (1) CA2400568A1 (zh)
MX (1) MXPA02008042A (zh)
WO (1) WO2001065344A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102026481A (zh) * 2009-09-18 2011-04-20 仁宝电脑工业股份有限公司 电路板叠合结构
WO2013104206A1 (zh) * 2012-01-11 2013-07-18 华为技术有限公司 一种功率器件绝缘散热结构及电路板、电源设备
CN106332499A (zh) * 2015-06-26 2017-01-11 台达电子工业股份有限公司 一种用于芯片供电的组装结构、电子设备
CN113068303A (zh) * 2014-03-14 2021-07-02 桑迪士克科技有限责任公司 用于电子组装件的自支持热管道系统

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6801431B2 (en) 1999-07-15 2004-10-05 Incep Technologies, Inc. Integrated power delivery and cooling system for high power microprocessors
US20030214800A1 (en) 1999-07-15 2003-11-20 Dibene Joseph Ted System and method for processor power delivery and thermal management
DE10107839A1 (de) 2001-02-16 2002-09-05 Philips Corp Intellectual Pty Anordnung mit einem auf einem Träger montierten integrierten Schaltkreis und einer Stromversorgungsbaugruppenanordnung
US6888235B2 (en) 2001-09-26 2005-05-03 Molex Incorporated Power delivery system for integrated circuits utilizing discrete capacitors
WO2003073251A2 (en) * 2002-02-25 2003-09-04 Molex Incorporated Power delivery to base of processor
US6940724B2 (en) * 2003-04-24 2005-09-06 Power-One Limited DC-DC converter implemented in a land grid array package
US6979784B1 (en) 2003-10-17 2005-12-27 Advanced Micro Devices, Inc. Component power interface board
US7091586B2 (en) * 2003-11-04 2006-08-15 Intel Corporation Detachable on package voltage regulation module
US7149086B2 (en) * 2004-12-10 2006-12-12 Intel Corporation Systems to cool multiple electrical components
KR100724916B1 (ko) * 2006-01-02 2007-06-04 삼성전자주식회사 전자회로 패키지
SG135074A1 (en) 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
US9128123B2 (en) * 2011-06-03 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer test structures and methods
JP6104602B2 (ja) * 2012-12-26 2017-03-29 株式会社東芝 電子機器
FR3036917B1 (fr) * 2015-05-28 2018-11-02 IFP Energies Nouvelles Dispositif electronique comprenant une carte de circuit imprime avec un refroidissement ameliore.

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6230367U (zh) * 1985-08-07 1987-02-24
FR2621173B1 (fr) * 1987-09-29 1989-12-08 Bull Sa Boitier pour circuit integre de haute densite
CN1037134C (zh) * 1994-07-04 1998-01-21 松下电器产业株式会社 集成电路装置
FR2722334B1 (fr) * 1994-07-06 1997-01-17 Barbin Jean Philippe Support actif pour circuit integre, notamment pour un processeur
US5980267A (en) * 1996-06-28 1999-11-09 Intel Corporation Connector scheme for a power pod power delivery system
US6018465A (en) * 1996-12-31 2000-01-25 Intel Corporation Apparatus for mounting a chip package to a chassis of a computer
US6304450B1 (en) * 1999-07-15 2001-10-16 Incep Technologies, Inc. Inter-circuit encapsulated packaging
US6356448B1 (en) * 1999-11-02 2002-03-12 Inceptechnologies, Inc. Inter-circuit encapsulated packaging for power delivery

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102026481A (zh) * 2009-09-18 2011-04-20 仁宝电脑工业股份有限公司 电路板叠合结构
WO2013104206A1 (zh) * 2012-01-11 2013-07-18 华为技术有限公司 一种功率器件绝缘散热结构及电路板、电源设备
CN113068303A (zh) * 2014-03-14 2021-07-02 桑迪士克科技有限责任公司 用于电子组装件的自支持热管道系统
CN106332499A (zh) * 2015-06-26 2017-01-11 台达电子工业股份有限公司 一种用于芯片供电的组装结构、电子设备
CN111315112A (zh) * 2015-06-26 2020-06-19 台达电子工业股份有限公司 一种用于芯片供电的组装结构、电子设备

Also Published As

Publication number Publication date
KR100699094B1 (ko) 2007-03-21
MXPA02008042A (es) 2004-09-06
WO2001065344A2 (en) 2001-09-07
KR20020092961A (ko) 2002-12-12
AU2001266551A1 (en) 2001-09-12
CA2400568A1 (en) 2001-09-07
EP1256263A2 (en) 2002-11-13
JP2003529921A (ja) 2003-10-07
WO2001065344B1 (en) 2002-06-27
WO2001065344A3 (en) 2002-04-25

Similar Documents

Publication Publication Date Title
CN1419803A (zh) 用于把电能提供到具有集成的热量和电磁干扰管理的微处理器的方法和装置
US6452113B2 (en) Apparatus for providing power to a microprocessor with integrated thermal and EMI management
US6947293B2 (en) Method and apparatus for providing power to a microprocessor with integrated thermal and EMI management
US6515870B1 (en) Package integrated faraday cage to reduce electromagnetic emissions from an integrated circuit
US20030156400A1 (en) Method and apparatus for providing power to a microprocessor with intergrated thermal and EMI management
CN100346473C (zh) 内装半导体的毫米波段模块
CN1229863C (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1231954C (zh) 集成电路芯片安装结构以及显示设备
CN1271712C (zh) 具有从密封树脂暴露出来的散热器的半导体器件
EP1734800B1 (en) Technique for manufacturing an overmolded electronic assembly
JP2003515248A (ja) パワー伝達用にカプセル化された内部回路
US6452804B1 (en) Method and apparatus for thermal and mechanical management of a power regulator module and microprocessor in contact with a thermally conducting plate
US20020008963A1 (en) Inter-circuit encapsulated packaging
US6618268B2 (en) Apparatus for delivering power to high performance electronic assemblies
CN1224301C (zh) 高频模块
CN1512578A (zh) 半导体模块
CN1523650A (zh) Lsi封装及其装配方法
CN1520611A (zh) 制造无引线的多模具承载体用的结构和方法
CN1442902A (zh) 半导体器件及其制造方法
CN1574608A (zh) 温度补偿晶体振荡器
CN1610971A (zh) 具有垂直连接电容器的电子装置及其制造方法
CN1767177A (zh) 半导体器件以及电子设备
CN1554120A (zh) 具有大容量热接触面的电子组件及其制造方法
CN1813349A (zh) 用于集成散热器的多层聚合物焊料混合热界面材料及其制造方法
CN101065842A (zh) 电子元器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication