CN1402349A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1402349A
CN1402349A CN02127399A CN02127399A CN1402349A CN 1402349 A CN1402349 A CN 1402349A CN 02127399 A CN02127399 A CN 02127399A CN 02127399 A CN02127399 A CN 02127399A CN 1402349 A CN1402349 A CN 1402349A
Authority
CN
China
Prior art keywords
semiconductor chip
wiring
semiconductor
belt material
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02127399A
Other languages
English (en)
Other versions
CN1185709C (zh
Inventor
两角幸男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1402349A publication Critical patent/CN1402349A/zh
Application granted granted Critical
Publication of CN1185709C publication Critical patent/CN1185709C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种能实现小型化、高密度化的可靠性高的半导体装置及其制造方法。该半导体装置在带衬底(1)表面上面朝下配置有第一半导体芯片(11)，在第一半导体芯片的背面上面朝上配置有第二半导体芯片(12)，它具有：形成在带衬底的表面上的布线图形(2)；形成在带衬底的背面上的焊锡凸起(3)；与所述布线图形相连接的第一半导体芯片的焊锡球(17)；形成在第二半导体芯片的表面上的结合区；连接着该结合区和布线图形的接合线(4)；密封了带衬底的表面上、接合线、第一和第二半导体芯片的树脂(5)。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种半导体装置及其制造方法，特别是涉及一种被小型化至CSP(Chip Size Package)水平的半导体装置及其制造方法。
背景技术
近年来，伴随着移动电话和信息终端仪器类的小型化，要求向印刷电路板等上搭载的零部件的小型、轻量化，LSI等的半导体装置在芯片层叠结构上也被要求CSP水平的高密度安装。以往，例如在特开平11-204720号公报中公开了如图9所示的具有安装用外部端子53的绝缘衬底55上使所切割的第一和第二半导体芯片51、52的元件形成面位于上侧，用绝缘性粘合层57、59进行重合，在使用来自各电极垫的Au、Al等的引线54来连接到所述绝缘衬底55的布线部58上之后，用树脂56进行密封的叠层水平的CSP型半导体装置。
另外，如1999年的日经微型设备2月号p38～p67和电子材料9月号p21～p85所示的那样，提供把晶片处理工序和组件安装工序一体化的晶片水平的CSP型半导体装置。它的特征与以往的由单芯片制作的CSP型相比，抑制了插入件等的零件数量和工序数量的削减导致的制造成本，谋求封装整体的低成本化。
虽然以上所述的使用了导线的叠层水平的CSP型半导体装置也追求小型化，但是，因为有必要在第一半导体芯片51的表面上确保第二半导体芯片52的接合区域，所以很难缩小与芯片表面平行方向(横向)的尺寸。
另外，如以上所述，因为有必要确保接合区域，所以即使在例如单纯要增大存储器时，也会产生变更上层芯片和下层芯片的设计的需要。
另外，由于引线接合装置的能力，导线间隔的限制，空间的导线形状控制很困难，不适合于大型LSI的多管脚封装。
另一方面，虽然晶片水平的CSP型半导体装置具有在平面上几乎小型化到芯片尺寸的优点，但因为很难进行层叠，所以，虽然希望进一步的高密度化，但是所述的以往的半导体装置中，在这方面也有局限性。
发明内容
鉴于以上所述问题的存在，本发明的目的在于：提供一种能实现小型化、高密度化的可靠性高的半导体装置及其制造方法。
为了解决以上所述问题，本发明的半导体装置是在带衬底表面上面朝下配置有第一半导体芯片，在第一半导体芯片的背面上面朝上配置有第二半导体芯片的半导体装置，其特征在于：具有：
形成在带衬底的表面上的布线图形；
形成在带衬底的背面上的安装用外部端子；
与所述布线图形相连接的第一半导体芯片的外部端子；
形成在第二半导体芯片的表面上的结合区；
连接着该结合区和布线图形的接合线；
密封了带衬底的表面上、接合线、第一和第二半导体芯片的树脂。
根据以上所述半导体装置，通过带衬底上的布线图形和外部端子连接第一半导体芯片，通过接合线使第二半导体芯片连接带衬底的布线图形。这样，因为减少了使用接合线的芯片，所以能提高第二半导体芯片的芯片设计的自由度和灵活性。另外，因为没有必要在第一半导体芯片的表面上确保接合区域，所以能缩小与芯片表面平行方向(横向)的尺寸，能实现半导体装置的小型化、高密度化。另外，因为接合线的线间隔的限制、空间上的导线形状控制变得容易，所以能避免导线引起的可靠性下降，能提高半导体装置的可靠性。
本发明的半导体装置是在带衬底表面上面朝下配置有第一半导体芯片，在第一半导体芯片的背面上面朝上配置有第二半导体芯片，在第二半导体芯片的表面上面朝上配置有第三半导体芯片的半导体装置，其特征在于：具有：
形成在带衬底的表面上的布线图形；
形成在带衬底的背面上的安装用外部端子；
与所述布线图形相连接的第一半导体芯片的外部端子；
形成在第二半导体芯片的表面上的第一结合区；
形成在第三半导体芯片的表面上的第二结合区；
使第一结合区和第二结合区分别与布线图形相连接的接合线；
密封了带衬底的表面上、接合线、第一至第三半导体芯片的树脂。
另外，在本发明的半导体装置中，还能包含：在所述外部端子和第一半导体芯片的表面之间形成的金属端子；密封了该金属端子的周围和第一半导体芯片的表面的树脂。
另外，在本发明的半导体装置中，所述金属端子最好由镀膜或金属球形成。
另外，在本发明的半导体装置中，还包含密封了所述外部端子的周围和第一半导体芯片的表面的树脂，该外部端子的表面还能从树脂露出。
本发明的半导体装置是在带衬底表面上面朝下配置有第一半导体芯片，在第一半导体芯片的背面上面朝下配置有第二半导体芯片，在第二半导体芯片的背面上面朝上配置有第三半导体芯片的半导体装置，其特征在于：具有：
形成在带衬底的表面上的布线图形；
形成在带衬底的背面上的安装用外部端子；
与所述布线图形相连接的第一半导体芯片的外部端子；
与所述布线图形相连接的第二半导体芯片的外部端子；
形成在第三半导体芯片的表面上的结合区；
连接该结合区和布线图形的接合线；
密封了带衬底的表面上、接合线、第一至第三半导体芯片的树脂。
另外，在本发明的半导体装置中，还能包含：在所述外部端子和第一、第二半导体芯片的各表面之间形成的金属端子；密封了该金属端子的周围和第一、第二半导体芯片的表面上的树脂。
另外，在本发明的半导体装置中，所述金属端子最好由镀膜或金属球形成。
另外，在本发明的半导体装置中，还能包含密封了所述外部端子的周围和第一半导体芯片的表面的树脂，该外部端子的表面从树脂露出。
本发明的半导体装置的制造方法的特征在于：具有：
准备在表面具有外部端子的第一半导体芯片和在表面具有结合区的第二半导体芯片，准备在表面具有布线图形的带衬底的工序；
在第一半导体芯片的背面上面朝土配置第二半导体芯片的工序；
在带衬底的表面上面朝下配置第一半导体芯片，接合连接外部端子和布线图形的工序；
通过接合线连接结合区和布线图形的工序；
通过树脂密封带衬底的表面上、接合线、第一和第二半导体芯片的工序。
本发明的半导体装置的制造方法其特征在于：具有：
准备在表面具有外部端子的第一半导体芯片、在表面具有第一结合区的第二半导体芯片以及在表面具有第二结合区的第三半导体芯片，准备在表面上具有布线图形的带衬底的工序；
在第一半导体芯片的背面上面朝上配置第二半导体芯片的工序；
在第二半导体芯片的表面上面朝上配置第三半导体芯片的工序；
在带衬底的表面上面朝下配置第一半导体芯片，接合连接外部端子和布线图形的工序；
通过接合线把第一、第二结合区分别与布线图形相连接的工序；
通过树脂密封带衬底的表面上、接合线、第一至第三半导体芯片的工序。
本发明的半导体装置的制造方法的特征在于：具有：
准备在多个芯片区域各自的表面上形成了电极取出用的第一金属端子的半导体片的工序；
准备在表面上形成了电极取出用的第二金属端子的第一半导体芯片的工序；
在所述半导体片表面的芯片区域上面朝上配置第一半导体芯片的工序；
通过第一树脂密封半导体片上、第一金属端子、第一半导体芯片和第二金属端子的工序；
通过除去所希望的量的第一树脂，使第一金属端子和第二金属端子的各表面露出的工序；
在第一金属端子和第二金属端子的各表面上配置外部端子的工序；
通过分割半导体片，形成与第一半导体芯片一体化的第二半导体芯片的工序；
在第二半导体芯片的背面上面朝上配置具有结合区的第三半导体芯片的工序；
准备在表面上具有布线图形的带衬底的工序；
在带衬底的表面上面朝下配置第一半导体芯片，接合连接外部端子和布线图形的工序；
通过接合线把结合区和布线图形相连接的工序；
通过第二树脂把带衬底的表面上、接合线、第一至第三半导体芯片密封的工序。
本发明的半导体装置的制造方法其特征在于：具有：
准备在多个芯片区域各自的表面上形成了电极取出用的第一金属端子的半导体片的工序；
准备在表面上形成了电极取出用的第二金属端子的第一半导体芯片的工序；
在所述半导体片表面的芯片区域上面朝上配置第一半导体芯片的工序；
通过第一树脂密封半导体片上、第一金属端子、第一半导体芯片和第二金属端子的工序；
通过除去所希望的量的第一树脂，使第一金属端子和第二金属端子的各表面露出的工序；
在第一金属端子和第二金属端子的各表面上配置外部端子的工序；
通过分割半导体片，形成与第一半导体芯片一体化的第二半导体芯片的工序；
在第二半导体芯片的背面上面朝上配置具有第一结合区的第三半导体芯片的工序；
在第三半导体芯片的表面上面朝上配置具有第二结合区的第四半导体芯片的工序；
准备在表面具有布线图形的带衬底的工序；
在带衬底的表面上面朝下配置第一半导体芯片，接合连接外部端子和布线图形的工序；
通过接合线把第一、第二结合区分别与布线图形相连接的工序；
通过第二树脂把带衬底的表面上、接合线、第一至第四半导体芯片密封的工序。
附图说明
下面简要说明附图。
图1是简要表示本发明的实施例1的半导体装置的剖视图。
图2是局部放大了图1所示的金属端子区域的剖视图。
图3是简要表示本发明的实施例2的半导体装置的剖视图。
图4是简要表示本发明的实施例3的半导体装置的剖视图。
图5是简要表示本发明的实施例4的半导体装置的剖视图。
图6(A)～(D)是表示使图5所示的第一、第三半导体芯片一体化的制造方法的剖视图。
图7是简要表示本发明的实施例5的半导体装置的剖视图。
图8是简要表示本发明的实施例6的半导体装置的剖视图。
图9是简要表示以往的半导体装置的一个例子的剖视图。
下面简要说明附图符号。
1-带衬底；2-布线图形；3-焊锡凸起；4、20、35-接合线；5、16、28-密封树脂；6-电极取出用垫；7-最终保护绝缘层；8-聚酰亚胺层；9-紧贴层；10-Cu板层；11、51-第一半导体芯片；12、52-第二半导体芯片；13、25-再布线层；14、26-金属端子；14a-异种金属帽；17、18、27、31、32-焊锡球；19、22-第三半导体芯片；21、23、24、34、59-绝缘性粘合层；29-磨床；30-半导体片；33-第四半导体芯片；53-安装用外部端子；54-导线；55-绝缘衬底；56-树脂；58-布线部。
具体实施方式
下面，参照附图，就本发明的实施例加以说明。
图1是简要表示本发明的实施例1的半导体装置的剖视图。
如图1所示，该半导体装置具有挠性带等的带衬底1，在该带衬底1的上表面上形成了布线图形2。在带衬底1的下表面上形成多个作为安装用外部端子的焊锡凸起3，焊锡凸起3与布线图形2电连接。
在带衬底1的上表面上通过面朝下接合配置有第一半导体芯片11。在第一半导体芯片11的有源面下(下表面)的外周上配置有电极取出用垫(图中未显示)，在电极取出用垫之下配置有再布线层13。在再布线层13之下形成了金属端子14。用密封树脂16覆盖了第一半导体芯片11的有源面、再布线层13和金属端子14。金属端子14的下表面从密封树脂16露出。该露出的金属端子14的下表面上形成了作为外部端子的焊锡球17。该焊锡球17与带衬底1的布线图形2相连接。
第二半导体芯片12通过绝缘性粘合层23连接到第一半导体芯片11背面(与有源面相反一侧的面)上。绝缘性粘合层23是用于使第二半导体芯片12和第一半导体芯片11电气绝缘，并且把第一半导体芯片11的背面和第二半导体芯片12接合在一起的层。第二半导体芯片12与第一半导体芯片11的大小几乎相同，但是并未特别限定半导体芯片的大小。
在第二半导体芯片12的有源面(表面)的外周上形成了多个结合区(图中未显示)。各结合区上连接了接合线4的一端，接合线4的另一端与带衬底1的布线图形2相连接。通过密封树脂5成形封装了带衬底1的上表面上、第一、第二半导体芯片11、12以及接合线4。
图2是局部放大了图1所示的金属端子区域的剖视图。
在第一半导体芯片11的有源面上形成了电极取出用垫6。该电极取出用垫6与第一半导体芯片11内的Al和Cu等各种金属布线(图中未显示)相连接，各种金属布线通过层间绝缘膜与MOS晶体管等半导体元件电连接。该半导体元件被制作入第一半导体芯片11的内部。
在包含电极取出用垫6的第一半导体芯片11的整个面上形成了由氧化硅膜和氮化硅膜等构成的最终保护绝缘层7。在该最终保护绝缘层7上形成了位于电极取出用垫6上的开口部。在最终保护绝缘层7上形成了厚度例如为数十～100μm左右的聚酰亚胺层8。该聚酰亚胺层8是用于缓冲对半导体源元件的应力的层。在聚酰亚胺层8上形成了开口部，该开口部把最终保护绝缘层的开口部开口。
在该开口部内以及聚酰亚胺层8上形成了紧贴层9。该紧贴层9是由Ti和W、TiW、Cr、Ni、TiCu、Pt等高熔点金属、其合金或其氮化膜等任意一种构成的层。在该紧贴层9上形成Cu板层10。该Cu板层10除了Cu，还可以是由Ni、Ag、Au或它们的合金构成的层。
在Cu板层10之上形成了厚度数μm～数十μm左右的再布线层13。再布线层13是电镀Cu形成的膜。再布线层13的一端上形成金属端子14，该金属端子14是通过Cu的选择电镀形成膜的。在金属端子14之上，按照需要，形成用于防止氧化的异种金属帽14a。该异种金属帽14a是由与金属端子不同种类的材料构成的，例如由Ni、Au、Pt等构成。金属端子14通过再布线层13与电极取出用垫6电连接。
下面，就制造图1所示的半导体装置的方法加以说明。
首先，准备在表面上具有焊锡球17的第一半导体芯片11和具有结合区的第二半导体芯片12。并且，在后面将描述第一半导体芯片的制造方法。
接着，在第一半导体芯片11的背面上涂抹了绝缘性粘合层23后，在第一半导体芯片11的背面上放上第二半导体芯片12的背面，通过绝缘性粘合层23，把第一半导体芯片11和第二半导体芯片12接合。
接着，准备带衬底1。在该带衬底1的上表面上形成了布线图形2。接着，把带衬底1的布线图形2和焊锡球17对位，把第一半导体芯片和第二半导体芯片层叠形成的一体化的半导体装置通过面朝下接合安装在带衬底1上。据此，第一半导体芯片11通过焊锡球17与布线图形2电连接。
接着，通过接合线4把第二半导体芯片12的结合区和带衬底1的布线图形2相连接。据此，通过接合线4把第二半导体芯片12电气连接到布线图形2上。接着，通过密封树脂5成形封装该接合线4、带衬底1上、第一和第二半导体芯片11、12。接着，在带衬底1的下表面上安装焊锡凸起3。这样，形成了半导体装置。
在此，就制造第一半导体芯片11的方法加以说明。
首先，准备半导体片。在半导体片的第一半导体芯片区域内部形成了MOS晶体管等半导体元件、与它电连接接的各种金属布线、层间绝缘膜等。接着，在各种金属布线的一端形成电极取出用垫6。接着，在包含该垫6的整个面上，通过CVD(Chemical Vapor Deposition)法形成由氧化硅膜和氮化硅膜构成的最终保护绝缘层7。
接着，通过蚀刻，在该最终保护绝缘层7上形成位于电极取出用垫6的开口部。通过该开口部，该垫6的表面露出。并且，在该工序中，也能直接使用感光性聚酰亚胺形成开口图形，能简略光敏抗蚀剂的涂抹、蚀刻和剥离处理。接着，在最终保护绝缘层7之上涂抹例如数十～100μm左右的聚酰亚胺层8。接着，通过蚀刻，在该聚酰亚胺层8上形成位于电极取出用垫6的上方的开口部。通过该开口部，该垫6的表面露出。
然后，在开口部内和聚酰亚胺层8上形成由高熔点金属构成的紧贴层9。接着，在该紧贴层9之上通过溅射法形成Cu板层10。接着，在Cu板层10之上通过选择电镀法形成厚度数μm～数十μm左右的Cu层。接着，以该Cu层为掩模，通过选择蚀刻Cu板层10和紧贴层9，在聚酰亚胺层8之上隔着紧贴层9形成再布线层13，再布线层13的一端与电极取出用垫6电连接。
接着，在含有再布线层13的整个面上涂布光敏抗蚀剂，通过使该光敏抗蚀剂曝光、显影，在聚酰亚胺层8上形成具有位于再布线层13的另一端上的开口部的光致抗蚀图。在金属端子14的露出部分涂抹了焊剂(图中未显示)后，用自动搭载机在必要的金属端子14上搭载焊锡球。接着，在金属端子14和焊锡球17上进行170～200℃左右的热处理。据此，在金属端子14上熔敷了焊锡球17，形成了外部端子。
并且，成为外部端子的焊锡球17最好使用直径150～300μm、由Pb/Sn60～70wt％的材料构成的BGA(Boll Grid Array)用的材料。另外，能按照用途，适当选择焊锡球17的尺寸。焊锡成分能使用含有Ag/Sn类和Cu和Bi的无Pb材料。另外，外部端子并不局限于焊锡球17，取代搭载焊锡球的方法，也能使用通过印刷法、电镀法和金属流法形成的安装用外部端子。
然后，使用分割锯或激光切断树脂16和半导体片。据此，把晶片分割为各芯片，在形态上变为第一半导体芯片11。这样，就制造了第一半导体芯片11。
根据所述实施例1，作为第一半导体芯片11的外部端子使用了焊锡球17，在第一半导体芯片11的背面上层叠配置第二半导体芯片12，通过接合线4把第二半导体芯片12与带衬底1的布线图形2相连接。这样，因为使用了接合线的芯片比以往的减少了，所以能提高第二半导体芯片12的芯片设计的自由度、灵活性。换言之，当单纯想增大存储器时，没有必要变更上层芯片和下层芯片的设计，只增加能使用基本相同的设计的LSI的芯片层。
另外，在实施例1中，使用了接合线的芯片只有第二半导体芯片12。因此，没有必要象以往的半导体装置那样，在第一半导体芯片51的表面确保接合区域。因此，能缩小与芯片表面平行方向(横向)的尺寸，能缩小封装的上表面的面积。据此，能实现搭载了该半导体装置的商品的小型化、高密度化、轻型化，能实现低成本化。
另外，在本实施例中，如上所述，因为使用了接合线的芯片比以往的减少了，所以导线间隔的限制、空间上的导线形状的控制变得容易。据此，能提高成品率，避免导线引起的可靠性下降。另外，对大型LSI的多管脚封装的适用也变得容易。
并且，在所述实施例1中，通过镀膜在第一半导体芯片11上形成了金属端子，但是并不局限于磁额，也可以通过焊锡球第一半导体芯片11上形成金属端子。此时，也能通过与所述的制造方法同样的方法制造。
图3是简要表示本发明的实施例2的半导体装置的剖视图，对与图1相同的部分采用了相同的符号，只对不同的部分加以说明。
在第一半导体芯片11的再布线层13之下配置有作为外部端子的焊锡球18。焊锡球18的表面从密封树脂16露出，该露出的部分与带衬底1的布线图形2相连接。
当制造第一半导体芯片11时，在再布线层13的表面上旋转涂抹了或喷涂了焊剂(图中未显示)后，用自动搭载机在必要的再布线层13上搭载焊锡球18。接着，在再布线层13和焊锡球17上进行170～200℃左右的热处理。据此，在再布线层13上熔敷焊锡球。
然后，通过铸模装置，涂上给定厚度的环氧等的密封树脂16，使其覆盖半导体片的有源面(表面)、再布线层13、焊锡球18。接着，用等离子体装置，使用基于氧混合气的等离子体，对密封树脂16进行蚀刻。据此，使焊锡球18的表面从密封树脂16露出。
接着，进行电气特性的检查，进行零件编号的印刷。接着，使用分割锯或激光切断树脂16和半导体片。据此，把晶片分割为各芯片，在形态上成为第一半导体芯片11。
在所述实施例2中，也能取得与实施例1同样的效果。
另外，在实施例2中，当制造第一半导体芯片时，因为不需要实施例1那样的严密控制金属端子的形成和密封树脂的厚度的工序，所以能简化工序，从而能提高生产能力和降低制造成本。
图4是简要表示本发明的实施例3的半导体装置的剖视图，对与图1相同的部分采用了相同的符号，只对不同的部分加以说明。
在第二半导体芯片12的有源面(表面)的中央部上通过绝缘性粘合层24层叠配置有第三半导体芯片19。绝缘性粘合层24把第三半导体芯片19的背面和在第二半导体芯片12的有源面接合在一起，并且，使彼此间绝缘。
在第三半导体芯片19的有源面的外周上形成了多个结合区(图中未显示)。接合线20的一端与各结合区相连接，接合线20的另一端与带衬底1的布线图形2相连接。通过密封树脂5成形封装了带衬底1的上表面上、第一～第三半导体芯片11、12、19以及接合线4、20。
下面，就制造图4所示的半导体装置的方法加以说明。但是，对于与基于实施例1的半导体装置的制造方法相同的部分，省略了说明。
在第一半导体芯片11的背面上通过绝缘性粘合层23配置有第二半导体芯片12后，在第二半导体芯片12的有源面上通过绝缘性粘合层24配置第三半导体芯片19。
接着，把一体形成了第一～第三半导体芯片11、12、19的半导体装置通过面朝下接合安装到带衬底1上后，通过接合线4把第二半导体芯片12的结合区和带衬底1的布线图形2相连接，通过接合线20把第三半导体芯片19的结合区和带衬底1的布线图形2相连接。据此，第二和第三半导体芯片12、19分别通过接合线4、20与布线图形2电连接。接着，通过密封树脂5成形封装了该接合线4、20、带衬底1上、第一～第三半导体芯片11、12、19。
在所述实施例3中，使用接合线与带衬底的布线图形相连接的芯片与以往的技术同样是两个，但因为在第二半导体芯片12之下层叠配置有第一半导体芯片11，所以能实现LSI封装的小型化、高密度化。
图5是简要表示本发明的实施例4的半导体装置的剖视图，对与图1相同的部分采用了相同的符号。
如图5所示，在第一半导体芯片11的有源面(下表面)的中央部下通过绝缘性粘合层21接合了第三半导体芯片22。绝缘性粘合层21是用于把第三半导体芯片22和第一半导体芯片11电连接接，并且，把第一半导体芯片11的有源面和第三半导体芯片的背面接合的层。
在第一半导体芯片11的有源面的外周上配置有电极取出用垫(图中未显示)，在电极取出用垫之上配置有再布线层13。在再布线层13之上形成了金属端子14。另外，在第三半导体芯片22的有源面的外周上配置有电极取出用垫(图中未显示)，在电极取出用垫之上配置有再布线层25。在再布线层25之上形成了金属端子26。预先在芯片内对垫和再布线图形进行布局，使金属端子14、26彼此不干涉。
通过密封树脂28封装成形第一半导体芯片11的有源面、再布线层13、金属端子14、第三半导体芯片22的有源面、再布线层25、和金属端子26。金属端子14、26的下表面从密封树脂28露出。该流出的金属端子14、26的下表面上形成了作为外部端子的焊锡球17、27，变为无线的叠层封装。
在带衬底1的上表面上形成了布线图形2。在带衬底1的下表面上形成了多个作为安装用外部端子的焊锡凸起3，焊锡凸起3与布线图形2电连接。在带衬底1的上表面上通过面朝下接合配置有第一、第三半导体芯片11、22。焊锡球17、27与带衬底1的布线图形2接合。
在第一半导体芯片11的背面(与有源面相反一侧的面)上通过绝缘性粘合层23接合到在第一半导体芯片11的背面(与有源面相反一侧的面)上。绝缘性粘合层23是用于把第二半导体芯片12和第一半导体芯片11电气绝缘，并且把第一半导体芯片11的背面和第二半导体芯片12的背面接合的层。第二半导体芯片12与第一半导体芯片11的大小几乎相同，但是并不限定半导体芯片的大小。
在第二半导体芯片12的有源面(表面)的外周上形成了多个结合区(图中未显示)。在各结合区上连接了接合线4的一端，接合线4的另一端与带衬底1的布线图形2相连接。通过密封树脂5成形封装了带衬底1的上表面上、第一～第三半导体芯片11、12、22以及接合线4。
接着，参照图6，就制造图5所示的半导体装置的方法加以说明。图6(A)～(D)是表示使图5所示的第一、第三半导体芯片一体化的制造方法的剖视图。
首先，如图6(A)所示，在基片加工中准为形成了再布线层13和金属端子14的半导体片30，准备第三半导体芯片22。在此，第三半导体芯片22是把形成了金属端子的半导体片切割，得到的各芯片。
接着，在半导体片30上通过热压接薄板等的绝缘性粘合层21配置多个第三半导体芯片22。即通过绝缘性粘合层21把第三半导体芯片22的背面接合到晶片30的芯片区域的中央部上。此时，半导体片30和第三半导体芯片22的对准是以该半导体片30上形成的搭载识别标记为基准进行的。该搭载识别标记是在基片加工的光刻工序中，对划线区域进行统一刻膜而形成的。并且，第三半导体芯片22是使用了其厚度(包含金属端子26的芯片的厚度)被磨削为比半导体片30的金属端子14的高度还薄的芯片。
然后，如图6(B)所示，通过铸模装置，浇铸环氧等的密封树脂28，使其覆盖半导体片30的有源面(表面)、再布线层13、金属端子14、第三半导体芯片22、再布线层25和金属端子26。接着，用磨床29把该密封树脂28磨削掉所希望的量。在此，所希望的量是指使金属端子14、26的头部(上部)露出的程度的磨削量。
并且，在此，在磨削密封树脂28时使用了磨床29，但是并不局限于此，也能通过其它的方法进行磨削。例如，能使用对晶片的整个表面上进行统一的机械磨削的方式、基于使用了氧和CF4或NF3或它们的混合气体的干蚀刻机的蚀刻。
接着，如图6(C)所示，在金属端子14、26的露出部分涂抹了焊剂(图中未显示)后，用自动搭载机在必要的金属端子14、26上搭载焊锡球17、27。接着，在金属端子14、26和焊锡球17、27上进行170～200℃左右的热处理。据此，在金属端子14、26上熔敷了焊锡球17、27。
并且，与实施例1同样，成为安装用外部端子17、27的焊锡球最好使用BGA用的材料。另外，能按照用途，适当选择安装用外部端子17、27的尺寸。焊锡成分能使用含有Ag/Sn类和Cu和Bi的无Pb材料。另外，外部端子并不局限于焊锡球，如果不搭载焊锡球，也能使用通过印刷法、电镀法和金属流法形成的安装用外部端子。
然后，如图6(D)所示，使用分割锯或激光切断树脂28和半导体片30，使其成为在第一半导体芯片上层叠了第三半导体芯片的结构。据此，把晶片分割为各芯片。
然后，在第一半导体芯片11的背面上涂抹了绝缘性粘合层23后，在第一半导体芯片11的背面上放上第二半导体芯片12的别面，通过绝缘性粘合层23，把第一半导体芯片11和第二半导体芯片12接合。
接着，准备带衬底1。在该带衬底1的上表面上形成了布线图形2。接着，把带衬底1的布线图形2和焊锡球17、27对位，把第一半导体芯片～第三半导体芯片层叠形成的一体化的半导体装置通过面朝下接合安装在带衬底1上。据此，第一半导体芯片11通过焊锡球17、27与布线图形2电连接。
接着，通过接合线4把第二半导体芯片12的结合区和带衬底1的布线图形2相连接。据此，通过接合线4把第二半导体芯片12电气连接到布线图形2上。接着，通过密封树脂5成形封装该接合线4、带衬底1上、第一～第三半导体芯片11、12、22。接着，在带衬底1的下表面上安装焊锡凸起3。这样一来，就形成了半导体装置。
所述实施例4中也能取得与实施例1同样的效果，并且，在第一半导体芯片11的下表面上配置有第三半导体芯片22，所以能实现更高密度化。
图7是简要表示本发明的实施例5的半导体装置的剖视图，对与图5相同的部分采用了相同的符号，只对不同的部分加以说明。
在第一半导体芯片11的再布线层13之下配置有作为外部端子的焊锡球31。在第三半导体芯片22的再布线层25之下配置有作为外部端子的焊锡球32。焊锡球31、32的表面从密封树脂28露出，该露出的部分与带衬底1的布线图形2相连接。
下面，就图7所示的半导体装置的制造方法加以说明。
首先，在基片加工中准备形成了再布线层13的半导体片，准备第三半导体芯片22。在此，第三半导体芯片22是把形成了再布线层25的半导体片切割，得到的各芯片。
接着，在半导体片上通过热压接薄板等的绝缘性粘合层21配置多个第三半导体芯片22。即通过绝缘性粘合层21把第三半导体芯片22的背面接合到晶片的芯片区域的中央部上。此时，半导体片和第三半导体芯片22的对准是以该晶片上形成的搭载识别标记为基准进行的。该搭载识别标记是在基片加工的光刻工序中，对划线区域进行统一刻膜而形成的。
接着，在再布线层13、25之上旋转涂抹了或喷涂了焊剂(图中未显示)后，用自动搭载机在必要的再布线层13、25上搭载焊锡球31、32。接着，在再布线层13、25和焊锡球31、32上进行170～200℃左右的热处理。据此，在再布线层13、25上熔敷焊锡球31、32。
然后，通过铸模装置，涂上给定厚度的环氧等的密封树脂28，使其覆盖半导体片的有源面(表面)、再布线层13、焊锡球31、第三半导体芯片22、再布线层25、焊锡球32。接着，用等离子体装置，使用基于氧混合气的等离子体，对密封树脂28进行蚀刻。据此，使焊锡球31、32的表面从密封树脂28露出。
接着，使用分割锯或激光切断树脂28和半导体片，使其成为在第一半导体芯片上层叠了第三半导体芯片的结构。据此，把晶片分割为各芯片。
因为此后的制造工序与实施例4相同，所以省略其说明。
所述实施例5中也能取得与实施例5同样的效果。
另外，在实施例5中，因为在制造第一、第三半导体芯片时，不需要象实施例4那样的严密控制金属端子的形成和密封树脂的厚度的工序，所以能简化工序，能提高生产能力和降低制造成本。
图8是简要表示本发明的实施例6的半导体装置的剖视图，对与图5相同的部分采用了相同的符号，只对不同的部分加以说明。
在第二半导体芯片12的有源面(表面)的中央部上通过绝缘性粘合层34层叠配置有第四半导体芯片33。绝缘性粘合层34把第四半导体芯片33的背面和在第二半导体芯片12的有源面接合在一起，并且，使彼此间绝缘。
在第四半导体芯片33的有源面的外周上形成了多个结合区(图中未显示)。接合线35的一端与各结合区相连接，接合线35的另一端与带衬底1的布线图形2相连接。通过密封树脂5成形封装了带衬底1的上表面上、第一～第四半导体芯片11、12、19、33以及接合线4、35。
下面，就制造图8所示的半导体装置的方法加以说明。但是，对于与基于实施例4的半导体装置的制造方法相同的部分，省略其说明。
在第一半导体芯片11的背面上通过绝缘性粘合层23配置有第二半导体芯片12后，在第二半导体芯片12的有源面上通过绝缘性粘合层34配置第四半导体芯片33。
接着，把一体形成了第一～第四半导体芯片11、12、22、33的半导体装置通过面朝下接合安装到带衬底1上后，通过接合线4把第二半导体芯片12的结合区和带衬底1的布线图形2相连接，通过接合线35把第四半导体芯片33的结合区和带衬底1的布线图形2相连接。据此，第二和第四半导体芯片12、33分别通过接合线4、35与布线图形2电连接。接着，通过密封树脂5成形封装了该接合线4、35、带衬底1上、第一～第四半导体芯片11、12、19、33。
在所述实施例6中，使用接合线与带衬底的布线图形相连接的芯片与以往的技术同样是两个，但是，因为在第二半导体芯片12之下层叠配置有第一、第三半导体芯片11、22，所以能实现LSI封装的更小型化、高密度化。
另外，本发明并不局限于所述实施例1～实施例6，而是还能进行各种变更后实施。例如所述的半导体装置也能适用于存储器和逻辑等各种LSI。另外，面朝下配置的半导体芯片的密封树脂16、28对于金属端子和焊锡球的位置偏移、防止落下、金属端子的加强有很大意义，最终用树脂5再度密封，所以不再需要表面保护等。
综上所述，根据本发明，在带衬底表面上面朝下配置第一半导体芯片，在第一半导体芯片的背面上面朝上配置第二半导体芯片，通过外部端子把第一半导体芯片和带衬底的布线图形相连接，通过接合线把第二半导体芯片和带衬底的布线图形相连接。因此，能够提供可以实现高密度化的可靠性高的半导体装置及其制造方法。

Claims (14)

1.一种半导体装置，在带衬底表面上面朝下配置有第一半导体芯片，在第一半导体芯片的背面上面朝上配置有第二半导体芯片，其特征在于：具有：
形成在带衬底的表面上的布线图形；
形成在带衬底的背面上的安装用外部端子；
与所述布线图形相连接的第一半导体芯片的外部端子；
形成在第二半导体芯片的表面上的结合区；
连接着该结合区和布线图形的接合线；
密封了带衬底的表面上、接合线、第一和第二半导体芯片的树脂。
2.一种半导体装置，在带衬底表面上面朝下配置有第一半导体芯片，在第一半导体芯片的背面上面朝上配置有第二半导体芯片，在第二半导体芯片的表面上面朝上配置有第三半导体芯片，其特征在于：具有：
形成在带衬底的表面上的布线图形；
形成在带衬底的背面上的安装用外部端子；
与所述布线图形相连接的第一半导体芯片的外部端子；
形成在第二半导体芯片的表面上的第一结合区；
形成在第三半导体芯片的表面上的第二结合区；
使第一结合区和第二结合区分别与布线图形相连接的接合线；
密封了带衬底的表面上、接合线、第一至第三半导体芯片的树脂。
3.根据权利要求1或2所述的半导体装置，其特征在于：还包含：
形成在所述外部端子和第一半导体芯片的表面之间的金属端子；
密封了该金属端子的周围和第一半导体芯片表面的树脂。
4.根据权利要求3所述的半导体装置，其特征在于：
所述金属端子用镀膜或金属球形成。
5.根据权利要求1或2所述的半导体装置，其特征在于：
还包含密封了所述外部端子的周围和第一半导体芯片的表面的树脂，该外部端子的表面从树脂中露出。
6.一种半导体装置，在带衬底表面上面朝下配置有第一半导体芯片，在第一半导体芯片的背面上面朝下配置有第二半导体芯片，在第二半导体芯片的背面上面朝上配置有第三半导体芯片，其特征在于：具有：
形成在带衬底的表面上的布线图形；
形成在带衬底的背面上的安装用外部端子；
与所述布线图形相连接的第一半导体芯片的外部端子；
与所述布线图形相连接的第二半导体芯片的外部端子；
形成在第三半导体芯片的表面上的结合区；
连接该结合区和布线图形的接合线；
密封了带衬底的表面上、接合线、第一至第三半导体芯片的树脂。
7.一种半导体装置，在带衬底表面上面朝下配置有第一半导体芯片，在第一半导体芯片的背面上面朝下配置有第二半导体芯片，在第二半导体芯片的背面上面朝上配置有第三半导体芯片，在第三半导体芯片的表面上面朝上配置有第四半导体芯片，其特征在于：具有：
形成在带衬底的表面上的布线图形；
形成在带衬底的背面上的安装用外部端子；
与所述布线图形相连接的第一半导体芯片的外部端子；
与所述布线图形相连接的第二半导体芯片的外部端子；
形成在第三半导体芯片的表面上的第一结合区；
形成在第四半导体芯片的表面上的第二结合区；
使第一和第二结合区分别与布线图形相连接的接合线；
密封了带衬底的表面上、接合线、第一至第四半导体芯片的树脂。
8.根据权利要求6或7所述的半导体装置，其特征在于：还包含：
形成在所述外部端子和第一、第二半导体芯片的各表面之间的金属端子；
密封了该金属端子的周围、第一半导体芯片和第二半导体芯片的表面上的树脂。
9.根据权利要求8所述的半导体装置，其特征在于：
所述金属端子用镀膜或金属球形成。
10.根据权利要求6或7所述的半导体装置，其特征在于：
还包含密封了所述外部端子的周围、第一半导体芯片和第二半导体芯片的表面上的树脂，该外部端子的表面从树脂中露出。
11.一种半导体装置的制造方法，其特征在于：具有：
准备在表面上具有外部端子的第一半导体芯片和在表面上具有结合区的第二半导体芯片，并准备在表面上具有布线图形的带衬底的工序；
在第一半导体芯片的背面上面朝上配置第二半导体芯片的工序；
在带衬底的表面上面朝下配置第一半导体芯片，接合连接外部端子和布线图形的工序；
通过接合线来连接结合区和布线图形的工序；
通过树脂来密封带衬底的表面上、接合线、第一和第二半导体芯片的工序。
12.一种半导体装置的制造方法，其特征在于：具有：
准备在表面上具有外部端子的第一半导体芯片、在表面上具有第一结合区的第二半导体芯片、以及在表面上具有第二结合区的第三半导体芯片，并准备在表面上具有布线图形的带衬底的工序；
在第一半导体芯片的背面上面朝上配置第二半导体芯片的工序；
在第二半导体芯片的表面上面朝上配置第三半导体芯片的工序；
在带衬底的表面上面朝下配置第一半导体芯片，并接合连接外部端子和布线图形的工序；
通过接合线使第一、第二结合区分别与布线图形相连接的工序；
通过树脂来密封带衬底的表面上、接合线、第一至第三半导体芯片的工序。
13.一种半导体装置的制造方法，其特征在于：具有：
准备在多个芯片区域各自的表面上形成有电极取出用的第一金属端子的半导体片的工序；
准备在表面上形成有电极取出用的第二金属端子的第一半导体芯片的工序；
在所述半导体片表面的芯片区域上面朝上配置第一半导体芯片的工序；
通过第一树脂来密封半导体片上、第一金属端子、第一半导体芯片和第二金属端子的工序；
通过除去所希望的量的第一树脂，使第一金属端子和第二金属端子各自的表面露出的工序；
在第一金属端子和第二金属端子各自的表面上配置外部端子的工序；
通过分割半导体片，形成与第一半导体芯片一体化的第二半导体芯片的工序；
在第二半导体芯片的背面上面朝上配置具有结合区的第三半导体芯片的工序；
准备在表面上具有布线图形的带衬底的工序；
在带衬底的表面上面朝下配置第一半导体芯片，接合连接外部端子和布线图形的工序；
通过接合线来连接结合区和布线图形的工序；
通过第二树脂来密封带衬底的表面上、接合线、第一至第三半导体芯片的工序。
14.一种半导体装置的制造方法，其特征在于：具有：
准备在多个芯片区域各自的表面上形成有电极取出用的第一金属端子的半导体片的工序；
准备在表面上形成有电极取出用的第二金属端子的第一半导体芯片的工序；
在所述半导体片表面的芯片区域上面朝上配置第一半导体芯片的工序；
通过第一树脂来密封半导体片上、第一金属端子、第一半导体芯片和第二金属端子的工序；
通过除去所希望的量的第一树脂，使第一金属端子和第二金属端子各自的表面露出的工序；
在第一金属端子和第二金属端子各自的表面上配置外部端子的工序；
通过分割半导体片，形成与第一半导体芯片一体化的第二半导体芯片的工序；
在第二半导体芯片的背面上面朝上配置具有第一结合区的第三半导体芯片的工序；
在第三半导体芯片的表面上面朝上配置具有第二结合区的第四半导体芯片的工序；
准备在表面上具有布线图形的带衬底的工序；
在带衬底的表面上面朝下配置第一半导体芯片，接合连接外部端子和布线图形的工序；
通过接合线使第一和第二结合区分别与布线图形相连接的工序；
通过第二树脂来密封带衬底的表面上、接合线、第一至第四半导体芯片的工序。
CNB021273995A 2001-08-03 2002-08-05 半导体装置及其制造方法 Expired - Fee Related CN1185709C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001236238 2001-08-03
JP2001-236238 2001-08-03
JP2001236238A JP4126891B2 (ja) 2001-08-03 2001-08-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1402349A true CN1402349A (zh) 2003-03-12
CN1185709C CN1185709C (zh) 2005-01-19

Family

ID=19067547

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021273995A Expired - Fee Related CN1185709C (zh) 2001-08-03 2002-08-05 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US6664644B2 (zh)
JP (1) JP4126891B2 (zh)
CN (1) CN1185709C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100456464C (zh) * 2005-06-09 2009-01-28 恩益禧电子股份有限公司 半导体装置以及用于制造该半导体装置的方法
CN100552943C (zh) * 2005-10-14 2009-10-21 因特格瑞特科技有限公司 叠层型集成电路芯片及封装
CN102263070A (zh) * 2011-06-13 2011-11-30 西安天胜电子有限公司 一种基于基板封装的wlcsp封装件
CN103165505A (zh) * 2011-12-09 2013-06-19 三星电子株式会社 制造扇出晶体级封装的方法以及由该方法形成的封装

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030083306A (ko) * 2002-04-20 2003-10-30 삼성전자주식회사 메모리 카드
EP1528593B1 (en) * 2002-08-09 2009-07-22 Fujitsu Microelectronics Limited Semiconductor device and method for manufacturing the same
US7061088B2 (en) * 2002-10-08 2006-06-13 Chippac, Inc. Semiconductor stacked multi-package module having inverted second package
US7034387B2 (en) 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
KR100618812B1 (ko) * 2002-11-18 2006-09-05 삼성전자주식회사 향상된 신뢰성을 가지는 적층형 멀티 칩 패키지
KR100620203B1 (ko) * 2002-12-30 2006-09-01 동부일렉트로닉스 주식회사 반도체의 더블 사이드 스택 패키징 방법
KR20050001159A (ko) * 2003-06-27 2005-01-06 삼성전자주식회사 복수개의 플립 칩들을 갖는 멀티칩 패키지 및 그 제조방법
DE10339762B4 (de) * 2003-08-27 2007-08-02 Infineon Technologies Ag Chipstapel von Halbleiterchips und Verfahren zur Herstellung desselben
US6930378B1 (en) * 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support
KR100701685B1 (ko) 2003-11-19 2007-03-29 주식회사 하이닉스반도체 멀티 칩 패키지
JP4103796B2 (ja) * 2003-12-25 2008-06-18 沖電気工業株式会社 半導体チップパッケージ及びマルチチップパッケージ
TWI283467B (en) * 2003-12-31 2007-07-01 Advanced Semiconductor Eng Multi-chip package structure
JP4538830B2 (ja) * 2004-03-30 2010-09-08 ルネサスエレクトロニクス株式会社 半導体装置
KR100583966B1 (ko) * 2004-06-08 2006-05-26 삼성전자주식회사 재배치된 금속 배선들을 갖는 집적회로 패키지들 및 그제조방법들
JP2005353908A (ja) * 2004-06-11 2005-12-22 Fujitsu Ltd スタック実装構造
JP2006100666A (ja) * 2004-09-30 2006-04-13 Toshiba Corp 半導体装置及びその製造方法
JP4836110B2 (ja) * 2004-12-01 2011-12-14 ルネサスエレクトロニクス株式会社 マルチチップモジュール
US7750482B2 (en) * 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US20070202680A1 (en) * 2006-02-28 2007-08-30 Aminuddin Ismail Semiconductor packaging method
JP5559452B2 (ja) * 2006-12-20 2014-07-23 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7820483B2 (en) * 2007-02-02 2010-10-26 International Business Machines Corporation Injection molded soldering process and arrangement for three-dimensional structures
US7745920B2 (en) * 2008-06-10 2010-06-29 Micron Technology, Inc. Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
US8236607B2 (en) * 2009-06-19 2012-08-07 Stats Chippac Ltd. Integrated circuit packaging system with stacked integrated circuit and method of manufacture thereof
USRE48111E1 (en) 2009-08-21 2020-07-21 JCET Semiconductor (Shaoxing) Co. Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US8383457B2 (en) 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US8169058B2 (en) * 2009-08-21 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of stacking die on leadframe electrically connected by conductive pillars
US8841765B2 (en) * 2011-04-22 2014-09-23 Tessera, Inc. Multi-chip module with stacked face-down connected dies
US20130234344A1 (en) * 2012-03-06 2013-09-12 Triquint Semiconductor, Inc. Flip-chip packaging techniques and configurations
US9385006B2 (en) * 2012-06-21 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an embedded SOP fan-out package
JP6276151B2 (ja) 2014-09-17 2018-02-07 東芝メモリ株式会社 半導体装置
US10600679B2 (en) * 2016-11-17 2020-03-24 Samsung Electronics Co., Ltd. Fan-out semiconductor package

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5581122A (en) * 1994-10-25 1996-12-03 Industrial Technology Research Institute Packaging assembly with consolidated common voltage connections for integrated circuits
US5923090A (en) * 1997-05-19 1999-07-13 International Business Machines Corporation Microelectronic package and fabrication thereof
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
JP2000133712A (ja) 1998-08-18 2000-05-12 Seiko Epson Corp 半導体装置の製造方法
WO2001026155A1 (fr) * 1999-10-01 2001-04-12 Seiko Epson Corporation Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique
JP2001244372A (ja) 2000-03-01 2001-09-07 Seiko Epson Corp 半導体装置およびその製造方法
JP3750468B2 (ja) 2000-03-01 2006-03-01 セイコーエプソン株式会社 半導体ウエハーの製造方法及び半導体装置
US6340846B1 (en) * 2000-12-06 2002-01-22 Amkor Technology, Inc. Making semiconductor packages with stacked dies and reinforced wire bonds
JP2002208656A (ja) * 2001-01-11 2002-07-26 Mitsubishi Electric Corp 半導体装置
US6388313B1 (en) * 2001-01-30 2002-05-14 Siliconware Precision Industries Co., Ltd. Multi-chip module

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100456464C (zh) * 2005-06-09 2009-01-28 恩益禧电子股份有限公司 半导体装置以及用于制造该半导体装置的方法
CN100552943C (zh) * 2005-10-14 2009-10-21 因特格瑞特科技有限公司 叠层型集成电路芯片及封装
CN102263070A (zh) * 2011-06-13 2011-11-30 西安天胜电子有限公司 一种基于基板封装的wlcsp封装件
CN103165505A (zh) * 2011-12-09 2013-06-19 三星电子株式会社 制造扇出晶体级封装的方法以及由该方法形成的封装
CN103165505B (zh) * 2011-12-09 2017-05-17 三星电子株式会社 制造扇出晶体级封装的方法以及由该方法形成的封装

Also Published As

Publication number Publication date
US6664644B2 (en) 2003-12-16
JP2003051580A (ja) 2003-02-21
US20030030151A1 (en) 2003-02-13
JP4126891B2 (ja) 2008-07-30
CN1185709C (zh) 2005-01-19

Similar Documents

Publication Publication Date Title
CN1185709C (zh) 半导体装置及其制造方法
CN1190843C (zh) 半导体装置及其制造方法
CN1311547C (zh) 半导体器件及其制造方法、电路基板和电子装置
CN1216419C (zh) 布线基板、具有布线基板的半导体装置及其制造和安装方法
CN1277309C (zh) 半导体器件及其制造方法
CN1251318C (zh) 半导体芯片、半导体装置和它们的制造方法以及使用它们的电路板和仪器
CN1836325A (zh) 用于封装集成电路器件的方法和设备
CN1779951A (zh) 半导体器件及其制造方法
CN1641873A (zh) 多芯片封装、其中使用的半导体器件及其制造方法
CN101076884A (zh) 半导体器件及其制造方法、线路板及其制造方法、半导体封装件和电子装置
CN1976014A (zh) 半导体器件及其制造方法
CN1487583A (zh) 半导体封装及其制造方法以及半导体器件
CN1622328A (zh) 半导体器件及其制造方法
CN1360344A (zh) 一种半导体器件的制造方法和一种半导体器件
CN1917149A (zh) 半导体器件的制造方法、半导体器件及电子设备
CN1633705A (zh) 半导体装置及其制造方法
CN1877824A (zh) 半导体器件、层叠式半导体器件和半导体器件的制造方法
CN1722414A (zh) 半导体器件及其制造方法
CN1344014A (zh) 半导体器件和半导体组件
CN1233205C (zh) 电路装置的制造方法
CN1873935A (zh) 配线基板的制造方法及半导体器件的制造方法
CN1758431A (zh) 晶背上具有整合散热座的晶圆级封装以及晶片的散热方法
CN1518099A (zh) 引线框架及其制造方法和使用引线框架的半导体器件
CN1855400A (zh) 布线基板、半导体器件及其制造方法、电路板和电子仪器
CN1545740A (zh) 磁电变换元件及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050119

Termination date: 20150805

EXPY Termination of patent right or utility model