CN1384536A - 动态随机存取存储器件中的场效应晶体管和存储单元的制造方法 - Google Patents
动态随机存取存储器件中的场效应晶体管和存储单元的制造方法 Download PDFInfo
- Publication number
- CN1384536A CN1384536A CN01125249A CN01125249A CN1384536A CN 1384536 A CN1384536 A CN 1384536A CN 01125249 A CN01125249 A CN 01125249A CN 01125249 A CN01125249 A CN 01125249A CN 1384536 A CN1384536 A CN 1384536A
- Authority
- CN
- China
- Prior art keywords
- film
- polysilicon film
- semiconductor substrate
- polysilicon
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 132
- 229920005591 polysilicon Polymers 0.000 claims abstract description 130
- 239000000758 substrate Substances 0.000 claims abstract description 85
- 239000004065 semiconductor Substances 0.000 claims abstract description 80
- 230000005669 field effect Effects 0.000 claims abstract description 43
- 230000002093 peripheral effect Effects 0.000 claims abstract description 22
- 238000003860 storage Methods 0.000 claims description 39
- 150000001875 compounds Chemical class 0.000 claims description 24
- 239000011229 interlayer Substances 0.000 claims description 22
- 239000011248 coating agent Substances 0.000 claims description 20
- 238000000576 coating method Methods 0.000 claims description 20
- 238000009413 insulation Methods 0.000 abstract description 10
- 239000002131 composite material Substances 0.000 abstract description 4
- 239000003990 capacitor Substances 0.000 description 22
- 238000000034 method Methods 0.000 description 17
- 230000003647 oxidation Effects 0.000 description 13
- 238000007254 oxidation reaction Methods 0.000 description 13
- 230000002950 deficient Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种制造场效应晶体管的方法。在半导体衬底上配置绝缘膜,该绝缘膜有设置于半导体衬底的预定区域上的开口,在绝缘膜之上设置第一多晶硅膜。与第一多晶硅膜相接触地设置第二多晶硅膜。选择地设置栅绝缘膜,它在半导体衬底的预定区域上延伸,并在第二多晶硅膜和围绕第二多晶硅膜的那部分第一多晶硅膜上延伸。在栅绝缘膜上设置栅极,在栅绝缘膜下限定复合沟道区,使其延伸过栅绝缘膜下的第一和第二多晶硅膜以及栅绝缘膜下的半导体衬底。在第一多晶硅膜中选择地设置源区和漏区,使源区和漏区通过复合沟道区相连。
Description
发明领域
本发明涉及半导体存储器件，特别涉及包括多个存储单元的动态随机存取存储器件，各存储单元包括用于改善无错信息存储性能的MOS场效应晶体管和电容器的单元。
发明背景
参照图1A和1B来描述一种典型的常规动态随机存取存储器件。图1A是展示常规动态随机存取存储器件的局部平面图。图1B是沿图1A中B-B线所取的展示常规动态随机存取存储器件的局部纵向剖面图。
如图1A和1B所示，在p型半导体衬底1上形成常规动态随机存取存储器件。在p型半导体衬底1上选择地形成场氧化膜。限定出在其上形成存储单元的存储单元区，该存储单元包括MOS场效应晶体管和存储电容器。在p型半导体衬底1表面上形成栅氧化膜4。相互平行地设置多个字线，所说字线在各存储单元区域和场氧化膜2上延伸。设置于存储单元区域之上的字线用作栅极3。在p型半导体衬底1的上部，用对准技术，以栅极3和场氧化膜2作掩膜选择形成n+型源/漏区1S和1D。在栅氧化膜4、场氧化膜2和栅极3上整个形成层间绝缘膜5。在层间绝缘层5中形成接触孔9，并设置在n+型漏区1D上。选择形成存储电极6，它在接触孔9中延伸并在中间绝缘层5上环绕接触孔9，以使存储电极6与n+型漏区1D接触。在存储电极6的顶部表面和侧壁上选择地配置电容性介质膜7。在电容性介质膜7和层间绝缘膜5上整个地形成容性电极8。在场氧化膜2上形成接触孔15。相互平行地但与字线3垂直地设置数字线14。数字线14通过接触孔15连接至n+型源区1S。存储电容器包括存储电极6、电容性介质膜7和容性电极8。
在连至n+型源区1S的数字线14上传送数字信号，然后将数字信号传送至n+型源区1S。若栅极3接收高电平信号，则MOS场效应晶体管为ON状态。结果，将数字信号从n+型源区1S传送至通过接触孔9连在存储电极6上的n+型漏区1D。然后将数字信号传送至存储极6，从而完成写入操作。因此，给栅极3加低电平信号，使MOS场效应晶体管转为OFF状态，在电容器中存储按数字信号偏置的信息。存储数字数据的存储时间根据存储电容器性能确定。所以，要求每100ms实行频率写入操作来保持数据。
这种短的数据存储时间的原因在于：存储在存储电极6中的电荷通过n+型漏区1D泄漏至n型源区或至半导体衬底1以及电荷通过电容性介质膜7泄漏至容性电极8。上述泄漏的原因在于这样的事实：如果存储电极6中存储高电平数字信号，那么就将反偏供给p型半导体衬底1与漏区1D之间的p-n结，形成空间电荷区。如果空间电荷区延伸至可能形成的晶体缺陷处，例如由形成场氧化膜2时所受应力而形成缺陷，或者，如果空间电荷区延伸至界面状态。此外，如果电容性介质膜7有薄的部分，隧道电流就可流过电容性介质膜7的薄部分而进入容性电极8。
如上所述，由漏电流和存储的电荷量限定数据存储时间。这意味着大容量的存储电容器允许存储电容器具有长的数据存储时间。为确保存储电容器的大容量，需要大面积的电容性介质膜7。
另一方面，已不断要求按比例缩小动态随机存取存储器件。这意味着也要求按比例缩小存储单元。这意味着还要求减小存储电容器的面积。当考虑到也要求减小存储电容器的面积时，对存储电容器中数据存储时间就有一些限制。并且，按比例缩小存储单元会引起内部电场增加。增加的电场可引起泄漏可能性增加。所以，按比例缩小可导致数字存储时间的缩短。
为了解决上述问题，提出了设计减少泄漏以保持足够长的数据在存储单元中的存储时间的其它存储单元结构，以使数字重写操作的频率周期较长。下面将参照图2A和2B描述在随机存取存储器件中所配置的另一种存储单元结构。图2A是展示在随机存取存储器件中所配置的另一种常规存储单元结构的局部平面图。图2B是沿图2A中C-C线所取的、展示配置于随机存取存储器件中的另一种常规存储单元结构的局部纵向剖面图。
该另一种常规存储单元具有绝缘体结构上的硅。在p型半导体衬底1的表面上选择形成场氧化膜2，来限定被场氧化膜2所包围的存储单元区域。在p型半导体衬底1的存储单元区域上形成绝缘膜10。在绝缘膜10之上形成多晶硅膜11。在多晶硅膜11之上形成栅氧化膜。在栅氧化膜之上选择形成栅极3。用自对准技术，以栅极3作掩模将n型杂质离子注入多晶硅膜11中，从而形成n+型源和漏区11S和11D。结果多晶硅膜11包括n+源和漏11S和11D以及在栅氧化膜之下、n+型源和漏区11S和11D之间的沟道区。在n+型源区11S和漏区11D、栅极3和场氧化膜2之上整个形成层间绝缘层5。电容性接触孔9形成于层间绝缘层5中并设置于n+型漏区11D之上。选择形成存储电极6，它在接触孔9中延伸并在层间绝缘层5上环绕接触孔9，以使存储电极6与n+型漏区11D接触。在存储电极6的顶部表面和侧壁上选择地配置电容性介质膜7。在电容性介质膜7和层间绝缘膜5之上整个地形成容性电极8。在场氧化膜2之上形成接触孔15。相互平行地但与用作栅极3的字线垂直地设置数字线14。数字线14通过接触孔15连至n+型源区11S。存储电容器包括存储电极6、电容性介质膜7和容性电极8。
在连至n+型源区11S的数字线14上传送数字信号，然后将数字信号传送至n+型源区11S。若栅极3接收高电平信号。则场效应晶体管为ON状态。结果，数字信号从n+型源区11S经隧道区传送至n+型漏区11D，n+型漏区11D通过接触孔9连至存储电极6。然后数字信号被传送至存储电极6，从而完成写入操作。此后，供给栅极3低电平信号，将场效应晶体管转换为OFF状态以在电容器中存储依据数字信号偏置的信息。存储数字数据的存储时间受存储电容器性能的限制。如上所述，缩短数据存储时间的理由之一在于从漏区11D泄漏至p型半导体衬底1的电流。这种绝缘存储单元结构上的硅中，薄氧化膜10使漏区11D与p型半导体衬底1隔离，由于该原因，薄氧化膜10防止电流从漏区11D泄漏至p型半导体衬底1。这种漏电流的防止使存储单元电容器具有增加的数据存储时间。
此外，即使因噪声或辐射使少数载流子注入半导体衬底1，但该薄氧化膜能防止由于少数载流子具有与存储的多数载流子相反的极性而中和存储于漏区11D中的多数载流子。也就是说，防止少数载流子与多数载流子的中和能够防止存储于存储电容器中的数据的中断，由此可防止任何软错误。
可是，上述绝缘存储单元结构上的硅伴有下列问题。如上所述，在多晶硅膜11中形成源区11S和漏区11D，由于该原因而破坏晶体管的亚阈值区。也就是说，当栅极3为低电平时，漏电流的泄漏可流经栅极3下的沟道区至源区。这种漏电流的泄漏缩短了数据存储时间。该漏电流的泄漏也可由许多界面状态引起。即：与形成单晶硅硅膜来代替多晶硅膜时的情形相比，多晶硅膜有许多晶粒，它可损坏多晶硅膜与氧化膜之间的界面。多晶硅中所含的晶粒由于受生长多晶硅膜的生长温度的较大影响，其尺寸大小不同。多晶硅膜中所含晶粒尺寸的变化引起晶体管性能的显著改变。尽管提出在生长多晶硅膜之后用激光退火来使多晶硅再结晶，但没能获得令人满意的结果。
并且，在图1A和1B所示的存储单元中，给半导体衬底加偏压，使半导体衬底的电势变负，从而改善亚阈值性能和抑制漏电流。可是，在图2A和2B所示的存储单元中，氧化膜使半导体初衬与多晶硅膜的漏区隔离，由于该原因，不可能加偏压给衬底和改善亚阈值性能。
假定存储电容器的容量为25fF，在3V电压下写入数据，并且在存储载流子减少至一半时出现错误，那么，为确保存储时间为10秒，其最大泄漏电流Icr由下式给出：
Icr＝(3×25/2)/10＝3.8fA
在上述情况下，已要求研制一种用于动态随机存取存储器件的存储单元结构中的MOS场效应晶体管，该MOS场效应晶体管有适于减小泄漏电流、具有较长的数据存储时间以及防止软错误的结构。
发明目的
因此，本发明的目的在于提供一种包含在动态随机存取存储器件的存储单元中的改进的MOS场效应晶体管，该MOS场效应晶体管具有能克服上述缺陷的结构。
本发明的再一个目的在于提供一种包含在动态随机存取存储器件中的存储单元中的被改进的MOS场效应晶体管，该MOS场效应晶体管具有适于减小泄漏电流的结构。
本发明的又一个目的在于提供一种包含在动态随机存取存储器件中的存储单元中的改进的MOS场效应晶体管，该MOS场效应晶体管具有适于使数据存储时间较长的结构。
本发明的又一个目的在于提供一种包含在动态随机存取存储器件的存储单元中的改进的MOS场效应晶体管，该MOS场效应晶体管具有适于防止软错误的结构。
本发明的又一个目的在于提供一种在动态随机存取存储器件中的改进的存储单元，它具有能克服上述缺陷的结构。
本发明的又一个目的在于提供一种在动态随机存取存储器件中的改进的存储单元，它具有适于减小泄漏电流的结构。
本发明的又一个目的在于提供一种在动态随机存取存储器件中的改进的存储单元，它具有适于使数据存储时间较长的结构。
本发明的又一个目的在于提供一种在动态随机存取存储器件中的改进的存储单元，它具有适于防止软错误的结构。
本发明的又一个目的在于提供一种制造包含在动态随机存取存储器件的存储单元中的改进的MOS场效应晶体管的新方法，其中该MOS场效应晶体管具有能克服上述缺陷的结构。
本发明的又一个目的在于提供一种制造包含在动态随机存取存储器件的存储单元中的改进的MOS场效应晶体管的新方法，其中该MOS场效应晶体管具有适于减小泄漏电流的结构。
本发明的又一个目的在于提供一种制造包含在动态随机存取存储器件的存储单元中的改进的MOS场效应晶体管的新方法，其中该MOS场效应晶体管具有适于使数据存储时间较长的结构。
本发明的又一个目的在于提供一种制造包含在动态随机存取存储器件的存储单元中的改进的MOS场效应晶体管的新方法，其中该MOS场效应晶体管具有适于防止软错误的结构。
本发明的又一个目的在于提供一种制造在动态随机存取存储器件中的改进的存储单元的新方法，该存储单元具有能克服上述缺陷的结构。
本发明的又一个目的在于提供一种制造在动态随机的存取存储器件中的改进的存储单元的新方法，该存储单元具有适于减小泄漏电流的结构。
本发明的又一个目的在于提供一种制造在动态随机存取存储器件中的改进的存储单元的新方法，该存储单元具有适于使数据存储时间较长的结构。
本发明的又一个目的在于提供一种制造在动态随机存取存储器件中的改进的存储单元的新方法，该存储单元具有适于防止软错误的结构。
根据下述将明了本发明的上述和其它目的、特征和优点。
发明方案概述
本发明提供一种包括下列部分的场效应晶体管。在半导体衬度上配置绝缘膜。该绝缘膜有设置于半导体衬底的预定区域上的开口。在绝缘膜之上设置第一多晶硅膜。与第一多晶硅膜相接触地设置第二多晶硅膜。第二多晶硅膜在绝缘膜开口的内壁上和在半导体衬底的预定区域的周边部分上延伸，使第一多晶硅膜通过第二多晶硅膜连至半导体衬底的预定区域中的周边部分。选择地设置栅绝缘膜，它在半导体衬底除周边部分之外的预定区域上延伸，并在第二多晶硅膜和围绕第二多晶硅膜的部分第一多晶硅膜上延伸。在栅绝缘膜上设置栅极来限定在栅绝缘膜下的复合沟道区，以便复合沟道区延伸过栅绝缘膜下的第一和第二多晶硅膜以及栅绝缘膜下的半导体衬底。在除栅绝缘膜下的部分之外的第一多晶硅膜中选择地设置源区和漏区，使源区和漏区通过复合沟道区相连。
本发明还提供一种存储单元结构，它包括下列部分。在半导体衬底上选择形成场氧化膜，限定半导体衬度的存储单元区域。在半导体衬底的存储单元区域上设置绝缘膜，其中该绝缘膜具有设在半导体衬底的存储单元区域中的预定区域上的开口。在绝缘膜上设置第一多晶硅膜。与第一多晶硅膜相接触地设置第二多晶硅膜。它在绝缘膜开口的内壁上和在半导体衬底的预定区域的周边部分上延伸，从而第一多晶硅膜通过第二多晶硅膜连至半导体衬底的预定区域中的周边部分。选择地设置栅绝缘膜，它在半导体衬底的除周边部分的预定区域上延伸，并在第二多晶硅膜和围绕第二多晶硅膜的那部分第一多晶硅膜上延伸。在栅绝缘膜上设置栅极来限定在栅绝缘膜下的复合沟道区，以便复合沟道区延伸过栅绝缘膜下的第一和第二多晶硅膜以及栅绝缘膜下的半导体衬底。在除栅绝缘膜下的部分之外的第一多晶硅膜中选择地设置源区和漏区，使源区和漏区通过复合沟道区相连。在场氧化膜、源区漏区和栅极上设置层间绝缘层，该层间绝缘层具有设置于漏区上的接触孔。选择地设置存储电极，它在围绕接触孔的层间绝缘层上延伸并在接触孔内延伸，以使存储电极与漏区相连。电容性介质膜在存储电极和存储极的侧壁上延伸。至少在整个电容性介质膜区上设置容性电极。
本发明还提供一种包括下列步骤的制造场效晶体管的方法，在半导体衬底上形成绝缘膜。在绝缘膜上形成第一多晶硅膜。在绝缘膜和第一多晶硅膜中形成开口，以使半导体衬底的预定区域暴露于开口处。选择形成第二多晶硅膜，它与第一多晶硅膜相接触，并在绝缘膜开口的内壁上和在半导体衬底的预定区域的周边部分上延伸，从而第一多晶硅膜通过第二多晶硅膜连至半导体衬底的预定区域中的周边部分。选择形成栅绝缘膜，它在半导体衬底除周边部分之外的预定区域上延伸，并在第二多晶硅膜和围绕第二多晶硅膜的那部分第一多晶硅膜上延伸。在栅绝缘膜上形成栅极，限定栅绝缘膜下的复合沟道区，使复合沟道区延伸过栅绝缘膜下的第一和第二多晶硅膜以及栅绝缘膜下的半导体衬底。在除栅绝缘膜下的部分之外的第一多晶硅膜中选择形成源区和漏区，使源、漏区通过复合沟道区相连。
本发明还提供一种制造包括下列步骤的制造存储单元的方法。在半导体衬底上选择形成场氧化膜和氧化膜，限定半导体衬底的存储单元区域。在绝缘膜上形成第一多晶硅膜。在绝缘膜和第一多晶硅膜上形成开口，使半导体衬底的预定区域暴露于开口处。与第一多晶硅膜相接触地选择形成第二多晶硅膜，它在绝缘膜开口的内壁上和在半导体衬底的预定区域的周边部分上延伸，从而第一多晶硅膜通过第二多晶硅膜连至半导体衬底的预定区域中的周边部分。选择形成栅绝缘膜，它在半导体衬底除周边部分之外的预定区域上延伸，并在第二多晶硅膜和围绕第二多晶硅膜的那部分第一多晶硅膜上延伸。在栅绝缘膜上形成栅极，限定栅绝缘膜下的复合沟道区，使复合沟道区延伸过栅绝缘膜下的第一和第二多晶硅膜以及栅绝缘膜下的半导体衬底。在除栅绝缘膜下的部分之外的第一多晶硅膜中选择形成源区和漏区，使源、漏区通过复合沟道相连。在场氧化膜、源区漏区和栅极上形成层间绝缘层。在层间绝缘层中形成接触孔，以便将接触孔设置于漏区上。选择形成存储电极，它在围绕接触孔的层间绝缘层上延伸并在接触孔内延伸，以使存储电极与漏区相连。电容性介质膜在存储电极和存储电极的侧壁上延伸。至少在整个电容性介质膜区上设置容性电极。
下面将参照附图详细描述本发明最佳实施例。
附图简述
图1A是展示常规动态随机存取存储器件的局部平面图。
图1B是展示常规动态随机存取存储器件、沿图1A中B-B线所取的局部纵向剖面图。
图2A是展示配置于随机存取存储器件中的另一种常规存储单元的局部平面图。
图2B是沿图2A中C-C线所取的、展示配置于随机存取存储器件中的另一种常规存储单元的局部纵向剖面图。
图3A是展示改进的本发明最佳实施例中的动态随机存取存储器件的局部纵向剖面图。
图3B是展示本发明最佳实施例中常规动态随机存取存储器件的局部平面图。
图4A-4H是展示包括在制造本发明最佳实施例中改进的动态随机存取存储器件的方法里的改进的动态随机存取存储器件的局部纵向剖面图。
优选实施例叙述
下面参照图3A、3B和4A-4H详细描述本发明的最佳实施例。在p型半导体衬底1上形成存储单元。在p型半导体衬底1上选择形成场氧化膜2，限定p型半导体衬底1上的存储单元区域。在p型半导体衬底1的存储单元区域上设置绝缘膜10。在p型半导体衬底1的存储单元区域中的预定区域上的绝缘膜10中形成开口。在除开口以外的绝缘膜10上设置第一多晶硅膜11。在p型半导体衬底1的预定区域的周边部分上选择地设置第二多晶硅膜12，其中第二多晶硅膜12与绝缘膜10的侧壁和第一多晶硅膜11相接触。选择地设置栅绝缘膜4，它在半导体衬底1除其周边部分上的部分之外的预定区域上延伸，并在第二多晶硅膜12和围绕第二多晶硅膜12的那部分第一多晶硅膜11上延伸。在栅绝缘膜4上设置栅极3，限定栅绝缘膜4下的复合沟道区，使复合沟道区延伸过栅绝缘膜4下的第一多晶硅膜11和第二多晶硅膜12以及栅绝缘膜4下的半导体衬底1。在除栅绝缘膜4下之外的第一多晶硅膜11中选择地设置源区11S和漏区11D，使源、漏区11S、11D通过复合沟道区相连。在场氧化膜2、源、漏区11S、11D和栅极3上设置层间绝缘层5，该层间绝缘层5有设置于漏区11D上的接触孔9。选择地设置存储电极6，它在围绕接触孔9的层间绝缘层5上延伸并在接触孔9内延伸，以使存储电极6与漏区11D相接触。电容性介质膜7在存储电极6和存储电极6的侧壁上延伸。在整个电容性介质膜7区域上和层间绝缘层5上设置容性电极8。在场氧化膜2上形成接触孔15。相互平行但与用作栅极3的字线相垂直地设置数字线14。数字线14通过接触孔15连至n+型源区11S。存储电容包括存储电极6、电容性介质膜7和容性电极8。
第一多晶硅膜11通过第二多晶硅膜12连至p型半导体衬底1，场效应晶体管的沟道区通过栅绝缘膜4下的第一和第二多晶硅膜11、12以及栅绝缘膜4下的半导体衬底1延伸。这意味着上述场效应晶体管可以被认为是包括一系列多晶硅场效应晶体管和MOS场效应晶体管的结合的复合晶体管。上述复合晶体管具有多晶硅场效应晶体管和MOS场效应晶体管的优点，但又相互补偿两者的缺点。也就是说，在设置于氧化膜10上的第一多晶硅膜11的上部区域中形成漏区11D，通过第二多晶硅膜12将漏区11D连至p型半导体衬底1。只要栅极3的电位为低电平，在漏区11D与衬底1之间就不能形成电流沟道。因而，当栅极3有低电平电位时，就没有从漏区11D流经第二多晶硅膜12至衬底1的泄漏电流。这意味着可防止存储于漏电极11D的电荷经第一和第二多晶硅膜11、12泄漏至衬底1。这种对从漏区11D泄漏至衬底1的泄漏电流的防止允许存储电容器具有足够长的数据存储时间。多晶硅膜11与相邻的存储单元分离，由此在相邻两存储单元之间没有漏电流。使第一多晶硅膜11与半导体衬底1隔离的氧化膜的存在可防止出现软错误，即使由于噪声或辐射将少数载流子注入了半导体衬底1中。
即使由于多晶硅场效应晶体管区域的亚阈值性能被降低而使泄漏电流流过第一和第二多晶硅膜11、12，但由于MOS场效应晶体管区域中没有沟道区而可切断这种泄漏电流。由于源、漏区11S、11D通过第一、第二多晶硅膜11、12连至半导体衬底1，因而可以对半导体衬底1施加反向偏压。这种反向偏压的应用可改善MOS场效应晶体管区域的亚阈值性能。这还难以减小多晶硅场效应晶体管区域的亚阈值性能的变化。由于可将MOS场效应晶体管看作与多晶硅场效应晶体管区域是串联连接，若设置阈值电压Vth比MOS场效应晶体管区域的该值低得多，那么复合场效应晶体管的阈值电压基本上由MOS场效应晶体管区域的阈值电压决定。这意味着若设置比MOS场效应晶体管区域低得多的阈值电压Vth，则可以显著地减小复合场效应晶体管阈值电压的变化。
上述多晶硅场效应晶体管和与多晶硅场效应晶体管串联连接的MOS场效应晶体管的复合晶体管结构不仅可用于迭层式电容器存储单元，而且还可用于其它各种类型的存储单元。
可如下述制造上述的复合场效应晶体管。
参照图4A，在p型半导体衬底1上整个地形成氧化膜10。通过局部硅氧化在半导体衬底1上选择形成场氧化膜2，限定存储单元区域。
参照图4B，整个地生长第一多晶硅膜11，接着用光刻法对其选择蚀刻，仅在存储单元区域上留下第一多晶硅膜11。
参照图4C，选择蚀刻氧化膜10和第一多晶硅膜11，在预定区域上形成开口13。
参照图4D，整个地形成第二多晶硅膜12，它在保留的第一多晶硅膜11和场氧化膜12以及开口13上延伸。
参照图4E，各向同性地蚀刻第二多晶硅膜12，仅在开口13内壁上留下第二多晶硅膜12，因而第二多晶硅膜12与第一多晶硅膜11的侧壁接触，并在p型半导体衬底1上。将杂质离子注入p型半导体衬底1露出的表面，控制MOS晶体管区域的阈值电压。氧化衬底表面来形成栅氧化膜。
参照图4F，在衬底上整个地形成第三多晶硅膜3，使第三多晶硅膜3在栅氧化膜4和场氧化膜2上延伸。
参照图4G，用光刻法选择腐蚀第三多晶硅膜3和栅氧化膜4，形成栅极3和栅氧化膜4。
参照图4H，用栅极3作掩模，将诸如As之类的n型杂质离子注入第一多晶硅膜11中，在随后的热处理中，激活注入的杂质，从而形成源区11S和漏区11D。
接着，参照图3A，用光刻法形成层间绝缘层5和接触孔9。在衬底上整个地形成第四多晶硅膜6，使第四多晶硅膜6层间绝缘层5上和接触孔9内延伸。使第四多晶硅膜6构图，形成存储电极6，在随后对第四多晶硅膜6进行的氧化中，形成电容性介质膜7。在衬底上整个地形成导电膜，以在随后的构图中形成容性电极8，从而完成存储单元的制造过程。
尽管本领域的普通技术人员会明了本发明的改进，但应理解，所示的实施例和参照附图所作的说明并不能限制本发明。因此，权利要求将覆盖本发明的任何变形，所有的修改和变形都将落入本发明的实质和范围中。
Claims (2)
1.一种制造场效应晶体管的方法，包括下列步骤：
在半导体衬底上形成绝缘膜；
在所述绝缘膜上形成第一多晶硅膜；
在所述绝缘膜和所述第一多晶硅膜中形成开口，使所述半导体衬底的预定区域露出于开口处；
选择形成第二多晶硅膜，它与所述第一多晶硅膜相接触，并在所述绝缘膜的所述开口的内壁上和所述半导体衬底的所述预定区域的周边部分上延伸，使所述第一多晶硅膜通过所述第二多晶硅膜连至所述半导体衬底的所述预定区域中的所述周边部分；
选择形成栅绝缘膜，它在所述半导体衬底除所述周边部分之外的所述预定区域上延伸，并在所述第二多晶硅膜和围绕所述第二多晶硅膜的那部分所述第一多晶硅膜上延伸；
在所述栅绝缘膜上形成栅极，在所述栅绝缘膜下限定复合沟道区，使所述复合沟道区通过所述栅绝缘膜下的所述第一和第二多晶硅膜以及所述栅绝缘膜下的所述半导体衬底延伸；和
在除所述栅绝缘膜下部分之外的第一多晶硅膜中选择形成源区和漏区，使所述源区和漏区通过所述复合沟道区相连。
2.一种制造存储单元的方法，包括下列步骤：
在所述半导体衬底上选择形成场氧化膜和绝缘膜，限定所述半导体衬底的存储单元区域；
在所述绝缘膜上形成第一多晶硅膜；
在所述绝缘膜和所述第一多晶硅膜上形成开口，使所述半导体衬底的预定区域露出于所述开口处；
与所述第一多晶硅膜相接触地选择形成第二多晶硅膜，它在所述绝缘膜的所述开口的内壁上和在所述半导体衬底的所述预定区域的周边部分上延伸，使所述第一多晶硅膜通过所述第二多晶硅膜连至所述半导体衬底的所述预定区域中的所述周边部分上；
选择形成栅绝缘膜，它在所述半导体衬底除所述周边部分之外的所述预定区域上延伸，并在所述第二多晶硅膜和围绕所述第二多晶硅膜的那部分所述第一多晶硅膜上延伸；
在所述栅绝缘膜上形成栅极，在所述绝缘膜下限定复合沟道区，使所述复合沟道区通过所述栅绝缘膜下的所述第一和第二多晶硅膜以及所述栅绝缘膜下的所述半导体衬底延伸；
在除所述栅绝缘膜下的部分之外的所述第一多晶硅膜中选择形成源区和漏区，使所述源区和漏区通过所述复合沟道区相连；
在所述场氧化膜、所述源区、漏区和所述栅极上形成层间绝缘层；
在所述层间绝缘层中形成接触孔，所述接触孔设置于所述漏区上；
选择形成存储电极，它在绕所述接触孔的所述层间绝缘层上延伸，并在所述接触孔内延伸，使所述存储极与所述漏区相接触；
形成电容性介质膜，它在所述存储电极和所述存储极的侧壁上延伸；和
至少在所述电容性介质膜的整个区域上形成容性电极。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7292086A JP2820085B2 (ja) | 1995-10-14 | 1995-10-14 | 半導体記憶装置とその製造方法 |
| JP292086/95 | 1995-10-14 | ||
| JP292086/1995 | 1995-10-14 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN96119247A Division CN1084054C (zh) | 1995-10-14 | 1996-10-14 | 动态随机存取存储器件中的场效应晶体管及其存储单元结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1384536A true CN1384536A (zh) | 2002-12-11 |
| CN1169200C CN1169200C (zh) | 2004-09-29 |
Family
ID=17777375
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB011252499A Expired - Fee Related CN1169200C (zh) | 1995-10-14 | 1996-10-14 | 动态随机存取存储器件中的场效应晶体管和存储单元的制造方法 |
| CN96119247A Expired - Fee Related CN1084054C (zh) | 1995-10-14 | 1996-10-14 | 动态随机存取存储器件中的场效应晶体管及其存储单元结构 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN96119247A Expired - Fee Related CN1084054C (zh) | 1995-10-14 | 1996-10-14 | 动态随机存取存储器件中的场效应晶体管及其存储单元结构 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5689120A (zh) |
| JP (1) | JP2820085B2 (zh) |
| KR (1) | KR100237120B1 (zh) |
| CN (2) | CN1169200C (zh) |
| TW (1) | TW307906B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10144886A (ja) | 1996-09-11 | 1998-05-29 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH1140811A (ja) | 1997-07-22 | 1999-02-12 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP4969771B2 (ja) * | 2004-07-12 | 2012-07-04 | ソニー株式会社 | 固体撮像装置及びそのキャパシタ調整方法 |
| US8878270B2 (en) * | 2011-04-15 | 2014-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4910709A (en) * | 1988-08-10 | 1990-03-20 | International Business Machines Corporation | Complementary metal-oxide-semiconductor transistor and one-capacitor dynamic-random-access memory cell |
| US5181088A (en) * | 1988-09-14 | 1993-01-19 | Kabushiki Kaisha Toshiba | Vertical field effect transistor with an extended polysilicon channel region |
| JPH04286128A (ja) * | 1991-03-14 | 1992-10-12 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH04306875A (ja) * | 1991-04-03 | 1992-10-29 | Oki Electric Ind Co Ltd | 半導体記憶装置の構造 |
| JP3182860B2 (ja) * | 1992-04-16 | 2001-07-03 | 関西日本電気株式会社 | 半導体装置 |
| JPH07235612A (ja) * | 1994-02-23 | 1995-09-05 | Mitsubishi Electric Corp | 半導体装置のメモリセル構造 |
-
1995
- 1995-10-14 JP JP7292086A patent/JP2820085B2/ja not_active Expired - Fee Related
-
1996
- 1996-10-14 CN CNB011252499A patent/CN1169200C/zh not_active Expired - Fee Related
- 1996-10-14 CN CN96119247A patent/CN1084054C/zh not_active Expired - Fee Related
- 1996-10-14 KR KR1019960045644A patent/KR100237120B1/ko not_active IP Right Cessation
- 1996-10-14 TW TW085112546A patent/TW307906B/zh active
- 1996-10-15 US US08/730,273 patent/US5689120A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR970023383A (ko) | 1997-05-30 |
| US5689120A (en) | 1997-11-18 |
| CN1169200C (zh) | 2004-09-29 |
| CN1084054C (zh) | 2002-05-01 |
| JPH09116112A (ja) | 1997-05-02 |
| KR100237120B1 (ko) | 2000-01-15 |
| CN1156906A (zh) | 1997-08-13 |
| TW307906B (zh) | 1997-06-11 |
| JP2820085B2 (ja) | 1998-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5276344A (en) | Field effect transistor having impurity regions of different depths and manufacturing method thereof | |
| US6906384B2 (en) | Semiconductor device having one of patterned SOI and SON structure | |
| KR100983408B1 (ko) | 박막 메모리, 어레이, 및 동작방법과 제조방법 | |
| CN1158711C (zh) | 存储器单元 | |
| US6326642B1 (en) | Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors | |
| JP2002094029A (ja) | 半導体装置及びトランジスタ | |
| CN1485926A (zh) | 形成在硅在绝缘体上的衬底上的静态随机存取存储器 | |
| CN1265463C (zh) | 半导体存储装置 | |
| CN1159764C (zh) | N沟道金属氧化物半导体驱动电路及其制造方法 | |
| CN1169200C (zh) | 动态随机存取存储器件中的场效应晶体管和存储单元的制造方法 | |
| JPH11340442A (ja) | 高電圧ｔｆｔデバイスを使用するｎｖｒａｍ | |
| US4388121A (en) | Reduced field implant for dynamic memory cell array | |
| JP3798659B2 (ja) | メモリ集積回路 | |
| US6638817B2 (en) | Method for fabricating dram cell array not requiring a device isolation layer between cells | |
| US20070184607A1 (en) | Methods of forming integrated circuitry, and methods of forming dynamic random access memory cells | |
| US7061032B2 (en) | Semiconductor device with upper portion of plugs contacting source and drain regions being a first self-aligned silicide | |
| KR100861301B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR19990029610A (ko) | Ｄｒａｍ용 메모리 셀 | |
| KR940000510B1 (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR940005887B1 (ko) | 전계효과 트랜지스터 및 그 제조방법 | |
| CN1862764A (zh) | 形成沟槽电容于衬底的方法及沟槽电容 | |
| JP2004111826A (ja) | 半導体装置およびその製造方法 | |
| KR100476377B1 (ko) | 박막트랜지스터제조방법 | |
| KR930001563B1 (ko) | 반도체 집적 회로장치 | |
| KR20240001066A (ko) | Dram 셀 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: NEC ELECTRONICS TAIWAN LTD. Free format text: FORMER OWNER: NONE Effective date: 20030326 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20030326 Address after: Tokyo, Japan Applicant after: NEC Corp. Co-applicant after: NEC Corp. Address before: Tokyo, Japan Applicant before: NEC Corp. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040929 Termination date: 20091116 |