CN1375865A - 形成电容器元件的方法 - Google Patents

形成电容器元件的方法 Download PDF

Info

Publication number
CN1375865A
CN1375865A CN02107591A CN02107591A CN1375865A CN 1375865 A CN1375865 A CN 1375865A CN 02107591 A CN02107591 A CN 02107591A CN 02107591 A CN02107591 A CN 02107591A CN 1375865 A CN1375865 A CN 1375865A
Authority
CN
China
Prior art keywords
layer
etching
mask
capacitor element
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02107591A
Other languages
English (en)
Other versions
CN1157777C (zh
Inventor
前岛幸彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1375865A publication Critical patent/CN1375865A/zh
Application granted granted Critical
Publication of CN1157777C publication Critical patent/CN1157777C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种形成电容器元件的方法,在介电层上形成阻挡层以后,下电极层,铁电层和上电极层以此顺序在阻挡层上被形成。然后,具有所希望的电容器元件图形的蚀刻掩模在上电极层上被形成。利用蚀刻掩模,上电极层,铁电层,下电极层和阻挡层经干法蚀刻,被有选择地蚀去。在步骤(g)中,使用包含氟(F)作为其组元之一的蚀刻气体有选择地蚀去阻挡层。掩模层在同一步骤(g)中通过蚀刻作用被深腐蚀,因此,消减或蚀去掩模层。暴露电容器上电极的接触孔的纵横比,通过掩模层保留的厚度能被减小。应用具有较小阶梯覆盖或较差填孔性能的处理过程(例如DC溅射过程)能形成所希望的电容器元件。这表示以铁电材料作电容器电介质的精细电容器元件能被实现。

Description

形成电容器元件的方法
技术领域
本发明涉及形成具有薄铁电层为其电介质的电容器元件的方法。更特别地，本发明可更优地应用来形成被用作所谓铁电的随机存取存储器(FeRAM或FRAM)的存储单元的电容器元件。但是，如果电容器元件包含铁电层，本发明可应用于任何其他电容器元件。
背景技术
近年来，具有与使用半导体的通用动态随机存取存储器(DRAM)几乎相同功能的FeRAM或FRAM作为新的信息存储器件已引起人们的注意。这是因为FeRAM能大规模集成，高速存取和永久性存储信息。
FeRAM的基本结构与原来的DRAM相同。具体地说，信息是电写入排列为矩阵的存储单元的，信息也是从存储单元电读出的。每个存储单元包括金属-氧化物-半导体场效应晶体管(MOSFET)和电容器元件。电容器元件的两个电极之一被电连接至相应的一个MOSFET的一对源/漏区之一。同一MOSFET的元件的另一个电极被所有单元共用。二进制编码信息(即0或1)利用每个元件的一对电极层夹的铁电层的正负剩余极化而被存储。
一般地，使用Pb(Zr1-x，Tix)O3(即PXT(锆钛酸铅))或类似物作为铁电层用的铁电材料，使用贵金属例如铂(Pt)，铱(Ir)和钌(Ru)作为电极和的导电材料。
另一方面，某些常规的集成规模为4千兆位(Gb)或更大的DRAMs在存储单元的电容器元件中包含铁电层。对于这类DRAMs，一般使用(BaxSr1-x)TiO3或类似物作为铁电材料，使用贵金属例如Pt，Ir和Ru作为电极材料。
下面，将详细解释形成带有上述结构的电容器元件的现有技术方法。
一般地说，这种类型的电容器元件包括下电极、铁电层和上电极依次堆栈的三层结构。电容器元件与MOSFET一起被形成在半导体衬底上。在这种情况下，选择地蚀去下电极，铁电层和上电极(不需要的部分)，以得到所希望的图形，常常以特定掩模使用干法蚀刻的方法。
为形成优良或小型化的电容器元件，使用单个的共用掩模，通过干法蚀刻处理，有选择地蚀去下电极，铁电层和上电极的堆栈层。为此目的而使用的掩模分为两种类型，通用的由图形化的光刻胶薄膜制成的“抗蚀掩模”和由图形化的硬层例如SiO2层制成的“硬掩模”。
当使用Ru作上下电极时，氧气(O2)和氯气(Cl2)的混合气体被用作蚀刻气体，用于在电极上制造精细图形是很有效的，如在日本未审定专利公布No.8-78396(1996年公布)中所揭示的。但是，用这种方法，在Ru层和抗蚀掩模之间所希望的蚀刻速度比(蚀刻选择性)是不能实现的，换句话说，在干法蚀刻过程中，抗蚀掩模将消失。因此，不可避免地要用“硬掩模”代替“抗蚀掩模”。具体地说，图形化的SiO2层被有效地用作“硬掩模”。
下面，参考图1A至1J解释使用日本未审查专利公布No.8-78396中所揭示的技术形成电容器元件的现有技术方法。在这种方法中，每个存储单元的电容器元件的上下电极用Ru制成，而它的铁电层用PZT制成。图形化的SiO2被用作硬掩模。
首先，形成图1A中所示的结构。在这种结构中，如图1A中所示，硅(Si)衬底101被提供。衬底101具有在其表面区域中形成的存储单元的MOSFET(未示)的源/漏区102。厚的中间层介电层104被形成在衬底101上覆盖源/漏区102。形成由钨(W)制成的接触塞103，以便垂直地穿透层104。塞103的底端与区102接触。所希望的电容器元件被形成在层104上。
钛(Ti)层105，氮化钛(TiN)层106，Ru层107，PZT层108，和Ru层109，被以此顺序在中间介电层104上堆栈而形成。在结构的最下层的钛层105与塞103的顶端接触。
Ru层107、PZT层108和Ru层109分别作为下电容器电极、铁电层和上电容器电极。TiN层106和Ti层105具有增强Ru层107与中间层介电层104之间的粘附力和防止氧(O)和铅(Pb)原子从PZT层108扩散到层104中的功能(即用作对O和Pb原子的扩散阻挡层)。
其次，如图1B中所示，SiO2层110(它被用作硬掩模)被形成在最上面Ru层109上，并被图形化而具有电容器元件的理想形状。在这一步骤中，SiO2层110的厚度被设置得能足以经受后面将要进行的干法蚀刻处理。换句话说，层110的厚度需要这样来设置，即层110在干法蚀刻处理过程结束时，仍留有足够的厚度值。例如，如果Ru层109的厚度是100nm，PZT层108的厚度是200nm，Ru层107的厚度是100nm，TiN层的厚度是50nm，Ti层105的厚度是20nm，那末，SiO2层110需要大约500nm的厚度。
接着，如图1C中所示，用图形化的SiO2层110作掩模，通过干法蚀刻处理选择性地蚀去用作电容器上电极的Ru层。在这个处理过程中，如上述公开No 8-78396一样，O2和Cl2的气体混合物被用作蚀刻气体。
使用同一图形的SiO2层110作为掩模，用作电容器介电层的PZT层108经干法蚀刻处理选择性地蚀去，如图1D中所示。在这个过程中，例如，最好使用CF4和O2的气体混合物作为蚀刻气体，因为它能够在PZT和SiO2层108和110之间提供相当大的蚀刻速度比或蚀刻选择性。
如图1E中所示，使用同一图形的SiO2层110作为掩模，用作下电容器电极的Ru层107经干法蚀刻处理被选择性地蚀去。在这个过程中，最好使用O2和Cl2的气体混合物作为蚀刻气体，与蚀刻用作电容器的上电极Ru层109的处理过程相同。
如图1F中所示，使用同一图形的SiO2层110作为掩模，TiN层106和Ti层105经干法蚀刻处理相继地被有选择地蚀去。在这个过程中，最好使用Cl2和BCl3的气体混合物作为蚀刻气体。
对层109、108、107、106和105的上述干法蚀刻处理的蚀刻气体和蚀刻速度比显示在下面的表1中。
                        表1
    被蚀刻的层  蚀刻气体 到SiO2的蚀刻速度比
Ru层109(上电极)   Cl2+O2     5
PZT层108(介电层)   CF4+O2     1
Ru层107(下电极)   Cl2+O2     5
TiN层106Ti层105(扩散阻挡层) Cl2+BCl3 1
经过上述干法蚀刻处理，如图1G中所示，一个由图形化的Ru层109、图形化的PZT层108、图形化的Ru层107、图形化的TiN层106和图形化的Ti层105组成的堆栈结构120形成在由SiO2制成的中间介电层104上。结构120中的Ru层109、PZT层108和Ru层107构成存储单元的理想电容器元件。在这个步骤中，用作硬掩模的图形化的SiO2层110被留在最上层的Ru层109。
在图1G的状态中，SiO2层110的大约500nm的厚度在层110的中部已经被减少至约200nm。层110的厚度在其周边区域被减小(即形成锥形)，如从图1G中所见。
如果SiO2层的最初厚度小于500nm，在干法蚀刻处理结束时，层110的厚度在其中部将小于200nm。与此同时，层110在其周边区域被消去。因此，从层110暴露出下面的Ru层109。在这种状态下，虽然蚀刻速度小，层109同样被以Cl2为基础的蚀刻气体蚀刻。因此，Ru层109将像层110那样成为锥形，这表示层109不能具有理想的形状。所以，SiO2层110的最初厚度值被设置为小于约500nm，是不可取的。
接着，如图1H中所示，形成SiO2层111(它用作电容器元件的覆盖层)以覆盖衬底101的整个表面，而SiO2层110没有被蚀去。SiO2层111的厚度大约为500nm。
SiO2层111(覆盖层)和SiO2层110(掩模)经干法蚀刻处理被有选择地蚀去，因此，如图1I所示，形成了垂直穿透层111和110的接触孔112。孔112暴露用作上电极的Ru层。
最后，如图1J中所示，布线用的铝(Al)层113被形成在SiO2层111上，并通过孔112与Ru层109接触。
接触孔112的尺寸(或直径)根据电容器元件的尺寸而变化。例如，为高度集成的FeRAM设计的电容器元件，元件的尺寸(它等于电容器的上电极的尺寸)必须是1μm或更小。在这种情况下，接触孔112的尺寸(或直径)必须是0.4μm或更小。
图1A至1J所示的上述形成电容器元件的现有技术的方法存在下列问题。
在上述现有技术的方法中，图形化的SiO2层110被用作干法蚀刻处理中的掩模，这主要是因为电容器的上下电极分别是由Ru层109和107形成的，因此，需要用Cl2和O2气体的混合物作为蚀刻气体。如果Cl2和O2混合物被用于蚀刻，任何抗蚀刻掩模都不能使用。
另一方面，形成电容器元件或堆栈结构120，然后SiO2层111被附加地形成而作为覆盖层覆盖结构120。因此，在上电极层109上的SiO2层110和111的总厚度大约为700nm。
如上所述，例如，如果电容器元件或结构120的尺寸是1μm或更小，接触孔112的尺寸(或直径)必须是0.4μm或更小。所以，孔112具有高达大约1.75的纵横比。
就原来的大规模集成电路(LSI)例如DRAMs的制造过程来说，例如，用VCD(化学汽相淀积)法形成的钨(W)(即CVD-W层)，以便形成Al的布线覆盖具有大的纵模比的孔。在这种情况下，形成的W层能充满接触孔。因此，电容器元件的上电极通过孔中的W层部分与Al布线电连接。另外，用CVD-W层能容易地应付具有大约1.75的纵横比的孔112。在形成W层的CVD处理过程中，WF6和H2或类似的气体混合物被用作反应气体。
但是，为FeRAM设计的电容器元件，是不能使用CVD-W层的。这是因为在CVD处理过程中用的H2气体将会还原例如PZT这样的铁电材料，因而使铁电特性降低。由于铁电材料的铁电特性降低，铁电材料的剩余极化和/或介电电阻降低，结果使所希望的存储单元操作变成不可能。
本质上，CVD处理是通过使金属还原的方法而淀积金属，作为反应气的组元之一。所以，不可避免在CVD处理中铁电材料被同时还原。
因此，为在电容器元件上面形成布线或层，使用一种没有还原反应的处理方法，例如DC溅射方法。但是，溅射处理对形成W层来说，覆盖率或填孔性能比CVD方法低很多，因此，它不能应用于高纵横比的接触孔。换句话说，当电容器元件的尺寸大，同时接触孔的尺寸也大时，DC溅射处理是可以应用的。另一方面，当电容器元件的尺寸小至1μm或更小，同时，接触孔的纵横比等于1.5或高于1.5时，DC溅射处理不能被应用。
总之，上述现有技术方法不能被用来形成精细的或小型化的电容器元件。
发明内容
本发明是为了解决形成电容器元件的现有技术方法的上述问题。
据此，本发明的一个目的是提供一种形成电容器元件的方法，这种方法实现以铁电材料为电容器电介质的精细电容器元件。
本发明的另一目的是提供一种形成电容器元件的方法，这种方法减小暴露电容器上电极的接触孔的纵横比。
本发明的又一目的是提供一种形成电容器元件的方法，这种方法能够使用具有较低阶梯覆盖率或较差填孔性能的方法(例如DC溅射处理)，来形成电容器元件。
下面的描述中，本领域技术人员将会明白上述目的和其他未特别说明的其他特点。
根据本发明，一种形成电容器元件的方法，包括步骤：
(a)在介电层上形成阻挡层；
(b)依次在阻挡层上形成下电极层，铁电层和上电极层；
(c)在上电极层上形成具有所要求的电容器元件图形的蚀刻掩模；
(d)利用掩模，通过干法蚀刻有选择地蚀去上电极层；
(e)利用掩模，通过干法蚀刻有选择地蚀去铁电层；
(f)利用掩模，通过干法蚀刻有选择地蚀去下电极层；
(g)利用掩模，通过干法蚀刻有选择地蚀去阻挡层；
其中，在步骤(g)中使用包含氟(F)的蚀刻气体作为其组元之一；
其中，在步骤(g)中，通过蚀刻作用，掩模被深腐蚀，从而消减或蚀去掩模。
用本发明形成电容器元件的方法，在阻挡层被形成在介电层上以后，下电极层，铁电层和上电极层依此次序被形成在阻挡层上。此后，具有所希望的电容器元件图形的蚀刻掩模，被形成在上电极层上。利用蚀刻掩模，上电极层，铁电层，下电极层和阻挡层通过干法蚀刻而被有选择地蚀去。
在步骤(g)中，使用包括氟(F)作为其组元之一的蚀刻气体有选择地蚀去阻挡层。在相同的步骤(g)中，通过蚀刻作用，掩模被深腐蚀，从而消减或蚀去掩模。
因此，暴露上电容器电极的接触孔的纵模比由在现有技术方法中保留的掩模的厚度降低。因此，使用具有较低阶梯覆盖率或较差填孔性能而电容器不退化的方法(例如DC溅射处理)形成理想的电容器元件。这意味着以铁电材料作为电容器电介质的精细电容器元件能被实现。
在本发明的方法中，任何干法蚀刻处理都可被使用。但是，最好使用在日本未审定专利公布No.8-78396中揭示的等离子增强蚀刻处理。
阻挡层可以是单层或多层结构。在后者情况下，形成阻挡层的每一分层可以用同样材料或不同材料制成。
在本发明方法的优选实施例中，蚀刻掩模从SiO2，SiO，SiN，SiON，TiN和TiO2构成的一组材料中选择的一种材料制成。
在本发明方法的另一优选实施例中，阻挡层从Ti，Ti化合物，Ta和Ta复合物一组构成材料中选择的至少一种材料制成。
在本发明方法的又一优选实施例中，下电极层和上电极层每个都包含从Ru，RuO2，Ir，IrO2，Pt和SrRuO3一组构成材料中选择的至少一种材料。
在本发明方法的再一优选实施例中，铁电层包含从Pb(Zr1-x，Tix)O3，SrBi2Ta2O9和(BaxSr1-x)TiO3一组构成材料中选择的一种材料。
在本发明方法的又一个优选实施例中，在步骤(g)中使用的蚀刻气体是从CF4，CHF3，C4F8和C5F8一组构成气体中选择的一种气体。
更可取的是，位于阻挡层下面的介电层包括一个导电塞，这个导电塞有与阻挡层接触的顶部。
附图说明
为了本发明能容易地被有效实施，下面将参考附图对它进行详细描述。
图1A至1J是分别表示形成电容器元件的现有技术方法的几个概略的部分断面图。
图2A至2J是分别表示本发明实施例形成电容器元件方法的几个概略的部分断面图。
具体实施方式
下面将参考附图详细描述本发明的优选实施例。
根据本发明的一个实施例，一种形成电容器元件的方法，将在下面参考图2A至2J予以解释。在这种方法中，每个存储单元的电容器元件的上和下电极由Ru(钌)制成，而它的铁电层则由PZT(锆钛酸铅)制成。图形化的SiO2层被用作硬掩模。
首先，形成图2A中所示的结构。在这个结构中，如图2A中所示，Si衬底1被提供。衬底1具有在其表面区域中形成的存储单元的MOSFET(未示)的源/漏区2。厚的中间层介电层4被形成在衬底1上，以覆盖源/漏区2。由W(钨)制成的接触塞3被形成，垂直地穿透层4。塞3的底端与区2接触。所期望的电容器元件被形成在层4上。
Ti(钛)层5(厚度：20nm)，TiN(氮化钛)层6(厚度：50nm)，Ru(钌)层7(厚度：100nm)，PZT(锆钛酸铅)层8(厚度：200nm)和Ru层9(厚度：100nm)，按这个次序被堆栈在中间层介电层4上而形成。这个结构的最低层Ti层5与塞3的顶端接触。
Ru层7、PZT层8和Ru层9分别作为电容器下电极，铁电层和电容器上电极。TiN层6和Ti层5具有增强Ru层7与中间层4之间的附着力和防止O和Pb原子从PZT层8扩散入层4(即用作对O和Pb原子的扩散阻挡层)中的功能。
下面，如图2B中所示，SiO2层10(厚度：400nm)(它被用作硬掩模)在最上面的Ru层9上被形成，并被图形化为具有电容元件的理想形状。在这一步骤中，SiO2层10的厚度被设置得能足以经得起后面将要进行的干法蚀刻处理。换句话说，层10的厚度需要这样来设置，即层10在干法蚀刻过程结束时，仍留有足够的厚度值。虽然层10的厚度可能大于400nm，最好根据将被蚀刻的层的总厚度设置在最佳值。最佳值随着被蚀刻层的总厚度而变化。
接着，如图2C中所示，用图形化的SiO2层10作掩模，通过干法蚀刻处理，电容器上电极的Ru层9被有选择地蚀去。在这个处理中，使用已知的等离子增强的蚀刻装置。如上述日本未审查专利公布No.8-78396中所公开的相同蚀刻条件被应用在这个处理中。如公开No 8-78396一样，O2和Cl2的气体混合物被用作蚀刻气体。在这个蚀刻过程中，Ru层9到SiO2层10的蚀刻速度比(蚀刻选择性)近似为5，因此，当对层9的蚀刻过程完成时，SiO2层10的剩余厚度近似为380nm。
使用同一图形化的SiO2层10作为掩模，用相同的等离子增强蚀刻设备的干法蚀刻处理选择性地蚀去电容器电介质PZT层8，如图2D中所示。在这个过程中，CF4和O2的气体混合物被优选地用作蚀刻气体，因为它能够在PZT和SiO2层8和10之间提供相当大的蚀刻速度比。任何其他的蚀刻气体也可用于这个目的，如果在PZT和SiO2层8和10之间可得到相当大的蚀刻速度比的话。在这个蚀刻过程中，PZT层8与SiO2层10的蚀刻速度比近似为1，因此，当对层8的这一蚀刻过程完成时，层10的剩余厚度将近似为180nm。
使用同一图形化的SiO2层10作为掩模，用相同的等离子增强蚀刻设备的于法蚀刻处理选择性地蚀去电容器下电极的Ru层7，如图2E中所示。在这个过程中，O2和Cl2的气体混合物被优选地用作蚀刻气体，与用作电容器的上电极Ru层9的蚀刻过程相同。在这个蚀刻过程中，Ru层7到SiO2层10的蚀刻速度比近似为5，因此，当对层7的这一蚀刻过程完成时，层10的剩余厚度将近似为160nm。
使用同一图形化的SiO2层10作为掩模，用相同的等离子增强蚀刻设备的干法蚀刻处理选择性地蚀去TiN层6和Ti层5，如图2F中所示。在这个过程中，含F的气体例如CF3被用作蚀刻气体。在这种情况下，Ti与F反应产生易挥发的生成物，同时Ti与Si反应产生易挥发的生成物。所以，在对TiN和Ti层6和5进行蚀刻的过程中，作为掩膜的层10被深腐蚀。因为Ti层5和TiN层6到SiO2层10的蚀刻速度比近似为1/3，所以，具有近似160nm剩余厚度的层10在具有50nm厚度的TiN层6和具有20nm厚度的Ti层5被蚀刻时将被完全地蚀去。在这一步骤中的情况被表示在图2G中。
上述干法蚀刻处理层9，8，7，6，和5所用的蚀刻气体和蚀刻速度比表示在表2中。
                     表2
    被蚀刻的层   蚀刻气体 到SiO2的蚀刻速度比
 Ru层9(上电极)   Cl2+O2     5
 PZT层8(介电层)   CF4+O2     1
 Ru层7(下电极)   Cl2+O2     5
 TiN层6Ti层5(扩散阻挡层) CF4 1/3
在TiN和Ti层6和5的干法蚀刻过程中，没有Ru与F反应的易挥发生成物产生。因此，Ru到Ti或SiO2的蚀刻速度比足够地大，例如10或更高。结果，对电容器上下电极的Ru层9和7以及铁电层的PZT层8不施加不良影响。
另一方面，Ru到SiO2层4的蚀刻速度比近似降低到3。因此，如果Ti层5被过蚀刻，存在的缺点是层4的蚀刻量增加。但是，这个缺点可以通过监视在蚀刻处理期间从Ti发射的光线，正确地发现蚀刻过程的终点而被有效地抑制。例如，层4的蚀刻量可被抑制到足够低的水平(也就是说，至100nm的蚀刻厚度或更低)。
经过上述干法蚀刻处理过程，如图2G中所示，Ru层9、PZT层8、Ru层7、TiN层6和Ti层5的堆栈结构20形成在SiO2层4上面。Ru层9、PZT层8和Ru层7构成所要求的存储单元的电容器元件。在这个步骤中，用作硬掩模的图形化SiO2层10不留在Ru层9上，这不同于上述
现有技术的方法。
接着，如图2H中所示，SiO2层11(它用作电容器元件的覆盖层)被形成，以覆盖衬底1的整个表面。SiO2层11的厚度近似为500nm。这个层11通过使用臭氧(O3)和四乙氧基硅环境的CVD处理而被形成。
由此形成的SiO2层11(覆盖层)通过干法蚀刻处理被有选择地蚀去，因此形成垂直穿透层11的接触孔12，如图2I中所示，这个干法蚀刻过程用CF4作为蚀刻气体而被实施。孔12暴露上电极的Ru层9。由于孔12的深度等于层11的厚度，所以它近似为500nm。这表明即使孔12的直径是0.4μm，孔12的纵模比也被限制为近似于1.25。
最后，如图2J中所示，布线用的Al层13被形成在SiO2层11上，并通过孔12与Ru层9接触。Al层通过DC溅射过程被形成，不会使PZT层8退化。这是因为孔12的纵横比被限制为1.25，因此，不会对PZT层8给出不良影响的DC溅射过程能被应用于此。这不同于上述现有技术方法。任何其他处理方法都可应用于这个过程，如果它不给PZT层8以不良影响的话。
根据上述本发明实施例的形成电容器元件的方法，包含氟(F)作为其组元之一的蚀刻气体被使用在蚀去作为阻挡层的TiN和Ti层6和5的干法蚀刻处理过程中。蚀刻掩模即图形化的SiO2层10在这个过程中因蚀刻作用而被深腐蚀，因此消减或整个地蚀去层10。
因此，暴露电容器上电极9的接触孔12的纵横比能通过保留掩模层10的厚度而被减小。所以，能利用对孔12具有较低阶梯覆盖或较差填孔性能并不使电容器退化的过程(即DC溅射过程)形成布线层13。换句话说，能利用对孔12具有较低阶梯覆盖率或较差填孔性能并不使电容器退化的过程(即DC溅射过程)形成理想的电容器元件。这意味着以铁电材料(例如PZT)作为电容器电介质的精细电容器元件(例如尺寸为1μm或更小)能够被实现。
无须说明，本发明没有局限于上述实施例。在本发明的精神范围内，任何修改或变更都可以加在形成电容器元件的方法中。
例如，虽然在上述实施例中，SiO2层被用作蚀刻掩模，但任何其他材料(例如TiN层)也可用于这个目的。当TiN层被用作蚀刻掩模层时，接触孔12不变成像现有技术方法中的那样深，即使TiN没有被蚀去。这是因为TiN是导电材料。但通常是电容器元件在氧气环境中经受加热处理，以增强元件的特性。如果TiN层被留在上电极层9上，则在加热处理过程中，TiN层势必被氧化而与层9分离。因此，即使TiN被用作蚀刻掩模，在本发明方法的加热处理之前，蚀去TiN层是有效的。
蚀刻掩模可用SiN、SiON、TiO2等的层来形成。在这种情况下，可得到与上述实施例相同的优点。
在上述实施例中，TiN和Ti层6和5被用作阻挡层。但是，本发明不被局限于此。阻挡层的材料和结构可被任意改变。例如，阻挡层可由TaN层单独形成。
在上述实施例中，每个上下电极层9和7由Ru制成。但任何有别于Ru的材料可被用于这个目的。例如，上下电极层9和7每个由Ru的氧化物，Pt，Ir，Pt的氧化物或Ir的氧化物制成。任何其他材料都可用作这些电极，只要位于下电极下面的阻挡层7是由Ti基材料制成的。
在上述实施例中，铁电压8由PZT制成。但层8也可由其他铁电材料制成，例如SrBi2Ta2O9和(BaxSr1-x)TiO3，在这种情况下，可得到与上述实施例相同的优点。
尽管已描述了本发明的优选形式，应当理解，对熟悉技术的人员来说，不偏离本发明的精神的修改是显而易见的。所以，本发明的范围仅由后面的权利要求中确定。

Claims (7)

1.一种形成电容器元件的方法，包括步骤：
(a)在介电层上形成阻挡层；
(b)依次在阻挡层上形成下电极层、铁电层和上电极层；
(c)在上电极层上形成所要求的具有电容器元件图形的蚀刻掩模；
(d)利用掩模，通过干法蚀刻有选择地蚀去上电极层；
(e)利用掩模，通过干法蚀刻有选择地蚀去铁电层；
(f)利用掩模，通过干法蚀刻有选择地蚀去下电极层；
(g)利用掩模，通过干法蚀刻有选择地蚀去阻挡层；
其中，在步骤(g)中使用包括氟(F)的蚀刻气体作为其组元之一；
其中，在步骤(g)中，通过蚀刻作用，掩模层被深腐蚀，从而消减或蚀去掩模层。
2.根据权利要求1所述的方法，其特征在于，掩模层从SiO2、SiO、SiN、SiON、TiN和TiO2一组材料中选择的一种材料制成。
3.根据权利要求1所述的方法，其特征在于，阻挡层从Ti、Ti化合物、Ta和Ta化合物一组材料中选择的至少一种材料制成。
4.根据权利要求1所述的方法，其特征在于，每个下电极层和上电极层都包含从Ru，RuO2，Ir，IrO2，Pt和SrRuO3一组材料中选择的至少一种材料。
5.根据权利要求1所述的方法，其特征在于，铁电层包含从Pb(Zr1-x，Tix)O3，SrBi2Ta2O9和(BaxSr1-x)TiO3一组材料中选择的至少一种材料。
6.根据权利要求1所述的方法，其特征在于，在步骤(g)中使用的蚀刻气体是从CF4，CHF3，C4F8和C5F8一组气体中选择的一种所体。
7.根据权利要求1所述的方法，其特征在于，位于阻挡层下面的介电层包括一个导电塞，这个导电塞有与阻挡层接触的顶部。
CNB021075913A 2001-03-16 2002-03-18 形成电容器元件的方法 Expired - Fee Related CN1157777C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001075500A JP2002280524A (ja) 2001-03-16 2001-03-16 容量素子の形成方法
JP2001075500 2001-03-16

Publications (2)

Publication Number Publication Date
CN1375865A true CN1375865A (zh) 2002-10-23
CN1157777C CN1157777C (zh) 2004-07-14

Family

ID=18932569

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021075913A Expired - Fee Related CN1157777C (zh) 2001-03-16 2002-03-18 形成电容器元件的方法

Country Status (5)

Country Link
US (1) US20020175142A1 (zh)
JP (1) JP2002280524A (zh)
KR (1) KR20020073450A (zh)
CN (1) CN1157777C (zh)
TW (1) TW535236B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100386901C (zh) * 2004-03-05 2008-05-07 Tdk株式会社 电子元件及其制造方法
CN108701759A (zh) * 2016-03-17 2018-10-23 德克萨斯仪器股份有限公司 集成磁通门器件的选择性图案化
CN113496994A (zh) * 2020-04-08 2021-10-12 中国科学院微电子研究所 集成组合件、其制作方法、半导体存储器及电子设备

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214544A (ja) * 2003-01-08 2004-07-29 Fujitsu Ltd 半導体装置の製造方法
US6955992B2 (en) * 2003-09-30 2005-10-18 Sharp Laboratories Of America, Inc. One mask PT/PCMO/PT stack etching process for RRAM applications
KR100717768B1 (ko) * 2005-08-30 2007-05-11 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 그 형성방법과, 비휘발성메모리 소자 및 그 제조방법
JP4445446B2 (ja) * 2005-09-13 2010-04-07 株式会社東芝 半導体装置の製造方法
JP5028829B2 (ja) * 2006-03-09 2012-09-19 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
US7488643B2 (en) * 2006-06-21 2009-02-10 International Business Machines Corporation MIM capacitor and method of making same
JP4515492B2 (ja) * 2007-08-29 2010-07-28 富士通セミコンダクター株式会社 半導体装置の製造方法
WO2011030529A1 (ja) * 2009-09-09 2011-03-17 株式会社アルバック 磁気抵抗素子の製造方法
US8394280B1 (en) * 2009-11-06 2013-03-12 Western Digital (Fremont), Llc Resist pattern protection technique for double patterning application
US10692759B2 (en) * 2018-07-17 2020-06-23 Applied Materials, Inc. Methods for manufacturing an interconnect structure for semiconductor devices

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100386901C (zh) * 2004-03-05 2008-05-07 Tdk株式会社 电子元件及其制造方法
CN108701759A (zh) * 2016-03-17 2018-10-23 德克萨斯仪器股份有限公司 集成磁通门器件的选择性图案化
CN108701759B (zh) * 2016-03-17 2022-08-16 德克萨斯仪器股份有限公司 集成磁通门器件的选择性图案化
CN113496994A (zh) * 2020-04-08 2021-10-12 中国科学院微电子研究所 集成组合件、其制作方法、半导体存储器及电子设备

Also Published As

Publication number Publication date
JP2002280524A (ja) 2002-09-27
TW535236B (en) 2003-06-01
CN1157777C (zh) 2004-07-14
US20020175142A1 (en) 2002-11-28
KR20020073450A (ko) 2002-09-26

Similar Documents

Publication Publication Date Title
CN1270352C (zh) 形成方法以及包含钌和包含钨层的集成电路结构
CN1157777C (zh) 形成电容器元件的方法
CN1170316C (zh) 半导体装置及其制造方法
CN1122306C (zh) 制造半导体器件电容器的方法
JP2005322925A (ja) メモリ素子のキャパシタ及びその製造方法
JPH0794600A (ja) 半導体装置およびその製造方法
JP2004064091A (ja) 半導体装置のキャパシタ及びその製造方法
CN100342520C (zh) 在开口中形成导电材料用以在电容中形成电极的方法
CN1741250A (zh) 三维电容器及其制造方法
CN1264220C (zh) 强电介质存储装置及其制造方法
CN1677676A (zh) 半导体器件
CN1877842A (zh) 半导体器件及其制造方法
CN1270384C (zh) 适合形成有涂层的导电膜如铂的半导体器件及其制造方法
CN1276511C (zh) 具有接触电容器电极的插塞的半导体存储器及其制造方法
CN1257311A (zh) 半导体存储器及其制造方法
KR100555445B1 (ko) 고유전체막을갖는반도체장치의커패시터전극및커패시터형성방법
CN1311531A (zh) 具有钌电极的半导体存储器及其制造方法
CN1384541A (zh) 半导体器件的制造方法
CN1294625C (zh) 半导体装置及其制造方法
US6483691B1 (en) Capacitor and method for manufacturing the same
CN100338759C (zh) 形成电容器的方法及电容器
KR20030046126A (ko) 금속-절연체-금속 캐패시터 및 그 제조방법
US20020109231A1 (en) Composite structure of storage node and method of fabrication thereof
US6420267B1 (en) Method for forming an integrated barrier/plug for a stacked capacitor
CN1943033A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030730

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030730

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040714

Termination date: 20140318