CN1367935A - 用于蚀刻碳掺杂有机硅酸盐玻璃的方法和装置 - Google Patents

用于蚀刻碳掺杂有机硅酸盐玻璃的方法和装置 Download PDF

Info

Publication number
CN1367935A
CN1367935A CN00809595A CN00809595A CN1367935A CN 1367935 A CN1367935 A CN 1367935A CN 00809595 A CN00809595 A CN 00809595A CN 00809595 A CN00809595 A CN 00809595A CN 1367935 A CN1367935 A CN 1367935A
Authority
CN
China
Prior art keywords
gas
silicate glass
selective
insulating barrier
organic silicate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00809595A
Other languages
English (en)
Inventor
倪图强
南希·特兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN1367935A publication Critical patent/CN1367935A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种用以蚀刻位于半导体器件上的碳掺杂有机硅酸盐玻璃(OSG)绝缘层的方法。如文中所揭示的,本方法包含在处理室中导入一衬底,衬底上具有一碳掺杂有机硅酸盐玻璃绝缘层和一上覆的掩模层且掩模层中有一孔洞。然后在处理室中从一氧化气体和一高选择性气体生成一等离子体。高选择性气体优选为一含溴的气体或一含氯的气体或两种气体合用。氧化气体与高选择性气体优选的沟槽不小于4∶1。此外,还可以提供一钝性载气。然后用等离子体通过掩模层蚀刻有机硅酸盐玻璃绝缘层,由此在有机硅酸盐玻璃绝缘层中形成一通孔,其中一下面的氮化硅阻挡层实质上维持完整。

Description

用于蚀刻碳掺杂有机硅酸盐玻璃的方法和装置
发明领域
本发明一般涉及半导体处理,具体涉及蚀刻碳掺杂有机硅酸盐玻璃绝缘层的方法。
发明背景
现今半导体工业不停努力致力于通过减小器件尺寸和增加器件封装密度,以提升器件的性能。就一给定的芯片大小,可通过减小各有源器件间垂直与侧向的距离以达到增加器件封装密度的目的,这样做会造成各层间电介质厚度的减少(通常是指金属间氧化物或IMO)。不幸地,减少电介质厚度增加了层间电容,而电容的增加造成集成电路高频性能的减低。
在集成电路中,像二氧化硅与氮化硅等传统的绝缘层,其介电常数“K”一般都约在3.9或更高。举例来说,二氧化硅的介电常数大约是3.9,而氮化硅的介电常数大约是9.0。当IC器件的特征尺寸缩小,期望能减小绝缘层的介电常数,以减小层间电容。
一种低介电常数绝缘层结构是设置Si3N4阻挡层上的碳掺杂有机硅酸盐玻璃(OSG)绝缘层。碳掺杂有机硅酸盐玻璃绝缘层有一小于3.0的介电常数K,而使得碳掺杂有机硅酸盐玻璃绝缘层很适合在集成电路制造时担任一低介电常数绝缘层。然而,碳掺杂有机硅酸盐玻璃绝缘层会在传统蚀刻工艺中出现问题。其中最明显者,就是一碳掺杂有机硅酸盐玻璃绝缘层的传统蚀刻,会造成相对于下面的氮化硅阻挡层的不良选择性。
图1A展示了一现有技术集成电路结构10在进行一等离子体蚀刻前的截面图。集成电路结构10包含二氧化硅介电绝缘层12、设置于二氧化硅介电绝缘层12之下的氮化硅阻挡层14、在二氧化硅层12上形成的有机抗蚀剂掩模层16。图1B显示了在蚀刻二氧化硅层12后的一现有技术集成电路结构10的剖面图。一般都是使用基于氟的气体(如CF4)蚀刻二氧化硅层12。其他适合用以蚀刻二氧化硅绝缘层的气体包含CF4F8,C2F6,CHF3,SF6。
在一各向异性蚀刻中,欲蚀刻的绝缘层与位于被蚀刻的绝缘层之下的阻挡层都会受到蚀刻剂的侵袭。不同层中使用的不同材料的蚀刻速率的比率就是蚀刻工艺的选择性。因此,相对于衬底材料的选择性是蚀刻工艺中一项重要的特征。
相对于衬底的选择性Sfs能影响性能与产量。膜厚与蚀刻速率的不均匀增加了Sfs的需要值,因为蚀刻工艺需要在平均膜厚完全被蚀刻(移除)后继续进行。这种附加的蚀刻即为过度蚀刻。因为对过度蚀刻的需要,当要在二氧化硅中蚀刻接触孔时,最好在到达硅衬底时减小蚀刻速率。如此一来,有着相对于衬底的高选择性的工艺是必要的。
传统二氧化硅蚀刻工艺中使用的基于氟的气体会分裂并在蚀刻表面上形成一聚合物膜。聚合物膜大大地减慢了氮化硅阻挡层14的蚀刻。因此,二氧化砂层12相对于氮化硅层14有良好蚀刻的选择性。其结果是造成二氧化硅通孔,其中下面的氮化硅阻挡层14实质上是完整的,如图1B所示。如此一来,欲获得的绝缘层相对于下面的阻挡层的选择性可因而利用二氧化硅绝缘层达到,这是所有本领域技术人员所熟知的。
然而,基于氟的气体无法在用来蚀刻一碳掺杂的有机硅酸盐玻璃绝缘层时获得合理的选择性。图1C是一图解,图解说明一现有技术集成电路结构20在用一以氟为底的气体蚀刻一碳掺杂有机硅酸盐玻璃绝缘层22后的截面图。集成电路结构20含有一碳掺杂有机硅酸盐玻璃绝缘层22、一设置于碳掺杂有机硅酸盐玻璃绝缘层22之下的氮化硅阻挡层14,以及形成于碳掺杂有机硅酸盐玻璃绝缘层22之上的有机抗蚀剂掩模16。碳掺杂的有机硅酸盐玻璃绝缘层内含大量的碳以获得一小于3.0的介电常数K。传统二氧化硅介电层蚀刻中使用的基于氟的气体无法单独蚀刻一碳掺杂有机硅酸盐玻璃绝缘层。因此,一定要在蚀刻剂中加入如O2或CO等气体才能蚀刻碳。然而,因为有机硅酸盐玻璃绝缘层与聚合物膜都含有碳,加入了O2或CO的基于氟的气体在蚀刻有机硅酸盐玻璃绝缘层22的同时也侵袭聚合物膜。没有了聚合物膜,基于氟的气体很快地蚀刻下面的氮化硅阻挡层14。因此,传统介电材料蚀刻化学物质不能达到相对于氮化硅阻挡层14的合理选择性。如图1C所示,其结果为对氮化硅绝缘层14的过度蚀刻24。
如上所讨论的传统的介电材料蚀刻化学物质不能蚀刻一碳掺杂有机硅酸盐玻璃绝缘层。现有的方法,例如在蚀刻剂中加入氧或一氧化碳,无法达到相对于下面的氮化硅衬底的合理选择性。综上所述,需要一碳掺杂有机硅酸盐玻璃蚀刻工艺,此有机硅酸盐玻璃蚀刻工艺达到掺杂硅有机硅酸盐玻璃相对于氮化硅的良好的蚀刻选择性。
发明概述
本发明提供一工艺,其使用一高选择性气体蚀刻碳掺杂有机硅酸盐玻璃绝缘层,使本发明满足前述的需求,其中高选择性气体含基于溴和氯的一化学物质。高选择性气体中的溴原子和氯原子会与碳掺杂有机硅酸盐玻璃中的碳、硅和氢反应,进而获得碳掺杂有机硅酸盐玻璃绝缘层的良好蚀刻。同时,基于溴和氯的化学物质会非常慢地蚀刻下面的氮化硅阻挡层,由此实现碳掺杂有机硅酸盐玻璃绝缘层与氮化硅阻挡层间良好的选择性。其结果造成一碳掺杂有机硅酸盐玻璃绝缘层通孔,其中下面地氮化硅阻挡层实质上是完整的。
本发明一方面教导了一种通过一掩模层中的孔洞各向异性地蚀刻一有机硅酸盐绝缘层的方法。在一处理室中导入一衬底,衬底上具有一有机硅酸盐绝缘层和一上覆的有一孔洞的掩模层。在处理室中产生等离子体,此等离子体来自一氧化气体和一高选择性气体。高选择性气体的优选实施例是一含溴的气体或一含氯的气体或两者皆用。此外,氧化气体与高选择性气体的优选比率是不少于4∶1。另外,也许会含有一惰性载气。最后,用等离子体通过掩模层蚀刻有机硅酸盐绝缘层。
本发明的另一方面教导了一种有机硅酸盐层的蚀刻系统。有机蚀刻系统包含一处理室,能容纳一衬底,衬底上具有将被蚀刻的一有机硅酸盐绝缘层。有机蚀刻系统还包含一气体输入机构,气体输入机构连接一氧化气体和一高选择性气体源。高选择性气体来自一个包括含溴的气体和含氯的气体的组。氧化气体与高选择性气体的优选比率是不小于4∶1。有机蚀刻系统进一步包含一对设置于处理室中的电极,以及连接于此对电极上的射频产生器,以便由氧化气体和高选择性气体形成一等离子体,此等离子体蚀刻有机硅酸盐层露出的部分。
利用本发明,可实现碳掺杂有机硅酸盐玻璃相对于氮化硅的高度选择性,得到碳掺杂有机硅酸盐玻璃绝缘层的通孔、沟槽等,其中下面的氮化硅阻挡层实质上是完整的。在下面的阻挡层完整的情况下,在碳掺杂有机硅酸盐绝缘层上产生通孔的能力使得能将低介电常数的有机硅酸盐玻璃绝缘层应用在集成电路的生产上。低介电常数有机硅酸盐玻璃绝缘层降低了层间电容,并由此提高了集成电路的高频性能。
本领域技术人员在阅读后面的叙述并研究各附图后可了解本发明的这些优点与其他优点。
附图说明
通过参考后面结合附图的叙述可以更好地理解本发明及其进一步的优点,图中:
图1A是说明在等离子体蚀刻前的一现有技术集成电路结构的剖面图,该现有技术集成电路具有二氧化硅绝缘层;
图1B是说明在用基于氟的气体蚀刻二氧化硅绝缘层后的现有技术集成电路结构的剖面图;
图1C是说明在用基于氟的气体蚀刻碳掺杂有机硅酸盐玻璃层后的现有技术集成电路结构的剖面图;
图2A是说明根据本发明的一个实施例的一集成电路结构在未进行碳掺杂有机硅酸盐玻璃绝缘层的蚀刻前的剖面图:
图2B是说明根据本发明的一个实施例的一集成电路使用基于溴和氯的一化学物质蚀刻碳掺杂有机硅酸盐玻璃膜层后的剖面图;
图3是一流程图,说明根据本发明的一个实施例通过一掩模层中的一孔洞蚀刻一有机硅酸盐绝缘层的方法;
图4是说明根据本发明一个实施例的一有机硅酸盐玻璃层蚀刻系统;以及
图5是说明根据本发明中一个实施例具有多个气体入口的一有机硅酸盐玻璃蚀刻系统。
发明的详细说明
图1A到1C描述现有技术。本发明一优选的实施例的叙述将参照图2A与2B。图2A是说明根据本发明一个实施例进行等离子体蚀刻之前的集成电路结构30的剖面图。集成电路结构30包含一碳掺杂有机硅酸盐玻璃绝缘层32、设置于碳掺杂有机硅酸盐玻璃绝缘层之下的氮化硅阻挡层34和一形成于碳掺杂有机硅酸盐玻璃绝缘层32之上的有机抗蚀剂掩模36。
高度的选择性是一细微特征图案蚀刻工艺中期望达到的特点,因为在这类应用中只能容许非常小的蚀刻偏差。为避免先前加工过的电路部分被移除,相对于下面材料的高度选择性是必要的。通过考虑最坏状况可计算出必要的相对于一衬底的选择性Sfs。最坏状况就是假设受蚀刻的膜的最薄的部分在衬底接受最高蚀刻速率的区域。本假设用来计算出一均匀度因子Ufs。。均匀度因子Ufs。接着乘上比率hf/hs(其中hf是平均膜厚,hs是衬底层的最大容许穿透深度)以得到所要的Sfs,或:
 Sfs=Ufs(hf/hs)                (1)而且
Ufs=[Φf(2+Δ+Δδ)+δ(2+Δ)+Δ]/(1-Φf 2)    (2)
其中Φf是一无量纲参数,其值0≤Φf<1,而Δ是一分数过度蚀刻时间,δ则是一无量纲参数,其值0≤δ<1。由第一式可知,如果膜是完全均匀(δ=Φf=0)且如果不需要过度蚀刻(Δ=0),相对于衬底的选择性就不是我们关心的问题了,因为在这种情形中Ufs等于零。然而,因为这些条件并不代表真实状况,第一式在决定真实的Sfs值的方面很有用。
本发明通过使用一基于溴或氯的化学物质来蚀刻碳掺杂有机硅酸盐玻璃介电绝缘层以达到良好的选择性。根据本发明的一工艺提供了有机硅酸盐绝缘层32的氧化蚀刻,氧化蚀刻使用含一高选择性气体和一氧化气体的一混合物形成一等离子体,并用等离子体通过掩模层36中的一孔洞35各向异性地蚀刻有机硅酸盐绝缘层32,如图2B所示。高选择性气体可以是一基于氯的气体如Cl2。一基于溴的气体如HBr,或基于氯的气体和基于溴的气体的组合如溴化氢HBr,Cl2或BCl3
更明确地说,在进行等离子体蚀刻时,高选择性气体中的溴原子和氯原子会与碳掺杂有机硅酸盐玻璃绝缘层中的碳、硅和氢反应而形成挥发性的蚀刻产物,SiBrx,SiClx,HCL和CClx,因而达成碳掺杂有机硅酸盐玻璃绝缘层32的良好蚀刻。同时,基于溴和氯的化学物质非常慢地蚀刻氮化硅阻挡层34,由此达到碳掺杂有机硅酸盐玻璃绝缘层32与氮化硅阻挡层34间的良好选择性。其结果造成一碳掺杂有机硅酸盐玻璃层的通孔38,其中下面的氮化硅阻挡层34实质上是完整的,如图2B所示。
接着参考图3,现在将叙述根据本发明一个实施例用以通过一掩模层中一孔洞蚀刻一有机硅酸盐绝缘层的工艺100。在一初始操作102中,为有机硅酸盐膜蚀刻工艺100准备一集成电路。在准备有机硅酸盐膜蚀刻工艺100的过程中,在集成电路(IC)上一抗蚀层在碳掺杂有机硅酸盐玻璃绝缘层上形成。集成电路通常被旋转涂布有过滤的光阻剂,如AZ-1370、KODAK820,或一电子束阻剂,如PMMA或COP。此外,依据想要改进的是线尺寸控制或更好的解析度而使用一厚的阻剂涂层或薄的阻剂涂层。厚的阻剂涂层(约0.5微米)会造成改进的线尺寸控制和细孔保护,而薄的阻剂厚度(0.2到0.3微米)会造成较好的解析度。
在集成电路准备之后,在一操作104中,用含一高选择性气体和一氧化气体的混合气体蚀刻碳掺杂有机硅酸盐玻璃绝缘层。高选择性气体可以是基于氯的气体如Cl2、基于溴的气体如HBr、或一基于氯的气体和基于溴的气体的组合如HBr、Cl2或BCl3。在蚀刻工艺中,高选择性气体在一等离子体中与一氧化气体结合,其中氧化气体与高选择性气体的优选比率是不小于4∶1。本发明的另一实施例采用一不小于10∶1的氧化气体与高选择性气体比率,还有另一本发明的实施例采用一不小于50∶l的氧化气体与高选择性气体比率。
本文中叙述的“氧化气体”是指含氧的气体。这样的气体可帮助将碳从碳掺杂有机硅酸盐玻璃层移除,使蚀刻速率加快。此外,这样的气体会因氯、溴和其他反应气体而降低下层的蚀刻速率。
更具体地说,在进行等离子体蚀刻时,高选择性气体中的溴和氯原子会与碳掺杂有机硅酸盐玻璃绝缘层中的碳、硅和氢反应而形成挥发性的蚀刻产物,SiBrx,SiClx,HCL和CClx,因而达成碳掺杂有机硅酸盐玻璃绝缘层的良好蚀刻。同时,基于溴和氯的化学物质非常慢地蚀刻下面的氮化硅阻挡层,由此达到碳掺杂有机硅酸盐玻璃绝缘层与氮化硅阻挡层间的良好选择性。其结果造成一碳掺杂有机硅酸盐玻璃层的通孔,其中下面的氮化硅阻挡层实质上是完整的。
最后,在一操作106中,碳掺杂有机硅酸盐玻璃绝缘层的蚀刻工艺100会在蚀刻到达终点时停止。一典型的半导体生产环境中使用的干式蚀刻设备需要有有效诊断和蚀刻终点检测的工具。用来确定干式蚀刻工艺的终点的四个常用方法是:激光反射;光发射光谱;由操作人员通过处理室上的一观看口直接观测蚀刻表面;以及质谱分析。
如上所述使用终点检测装置的等离子体蚀刻系统包含数个部件。图4是说明根据本发明一个实施例的一有机硅酸盐层蚀刻系统50。有机硅酸盐层蚀刻系统50包含一处理室52、一气体输入机构54和一对设置于室50中的电极58,以及与电极58相连的一射频产生器60。其中处理室能容纳一衬底62,衬底62上具有将被蚀刻的一有机硅酸盐绝缘层,而气体输入机构54连接一氧化气体和一高选择性气体源56。在某些例子中,可以将射频产生器60接地到处理室52从而省略上电极。
当已经为碳掺杂有机硅酸盐玻璃绝缘层蚀刻准备好衬底62后,将衬底放入室52中。气体输入机构54用以将来自气体源56的高选择性气体和氧化气体放入室52中。在蚀刻工艺中,高选择性气体在一处理室52中与一氧化气体结合,其中氧化气体与高选择性气体的比率优选是不小于4∶1。本发明的另一实施例采用一不小于10∶1的氧化气体与高选择性气体比率,还有另一本发明的实施例采用一不小于50∶1的氧化气体与高选择性气体比率。射频产生器60用来在室52中形成一含有氧化气体和高选择性气体的等离子体。在进行等离子体蚀刻时,高选择性气体中的溴和氯原子会与碳掺杂有机硅酸盐玻璃绝缘层中的碳、硅和氢反应而形成挥发性的蚀刻产物,如SiBrx,SiClx,HCL和CClx,因而达成碳掺杂有机硅酸盐玻璃绝缘层的良好蚀刻。同时,基于溴和氯的化学物质非常慢地蚀刻下面的氮化硅阻挡层,由此达到碳掺杂有机硅酸盐玻璃绝缘层与氮化硅阻挡层间的良好选择性。其结果造成一碳掺杂有机硅酸盐玻璃层的通孔,其中下面的氮化硅阻挡层实质上是完整的。
在本发明的一进一步的实施例中,氧化气体和高选择性气体在释放入含等离子体的处理室52前一直保持分开。图5是说明根据本发明一实施例的含有多个气体进入口的一有机硅酸盐层蚀刻系统70。有机硅酸盐玻璃层蚀刻系统70包含一室52、多个气体输入机构54、一对设置于室50中的电极58以及与电极58相连的一射频产生器60。其中室52中能容纳一衬底62,衬底62上具有将被蚀刻的一有机硅酸盐绝缘层。气体输入机构54连接一氧化气体源56A和一高选择性气体源56B。如上所述,在某些实例中可以将射频产生器60接地到室52从而省略上电极。
在蚀刻工艺过程中,通常在自动(例如计算机)控制下,气体输入机构54用来以适当比率释放氧化气体和高选择性气体进入含等离子体的处理室52中。等离子体中氧化气体与高选择性气体的优选比率是不少于4∶1。然而,此比率通常是不小于10∶1,有时候不小于50∶1。
虽然本发明是用一些优选的实施例来进行说明,本发明的范围内可以有很多修改、交换和等同变化。也应注意有很多不同的方法来实施本发明的装置与方法。因此希望后面随附的权利要求范围能被解释成包含所有这些落入本发明真正精神与范围内的修改,交换和等同变化。

Claims (20)

1.一种通过掩膜层中的孔洞蚀刻有机硅酸盐玻璃绝缘层的方法,该方法包含:
在一室中导入一衬底,该衬底上具有一有机硅酸盐玻璃绝缘层,该有机硅酸盐玻璃绝缘层具有一上覆掩模层和一下面的阻挡层且该掩模层中有一孔洞;以及
在所述室中产生一等离子体,该等离子体的成分来自一氧化气体和一高选择性气体,其中该高选择性气体来自由含氯的气体和含溴的气体组成的组,其中所述氧化气体与所述高选择性气体的比率不小于4∶1,从而通过所述掩模层中的所述孔洞蚀刻该有机硅酸盐玻璃绝缘层。
2.根据权利要求1所述的方法,其中所述氧化气体与所述高选择性气体的比率不小于10∶1。
3.根据权利要求1所述的方法,其中所述氧化气体与所述高选择性气体的比率不小于50∶1。
4.根据权利要求1所述的方法,其中该高选择性气体是氯Cl2
5.根据权利要求1所述的方法,其中该高选择性气体是HBr。
6.根据权利要求1所述的方法,其中该高选择性气体含有HBr,Cl2
7.根据权利要求1所述的方法,其中该高选择性气体是BCl3
8.根据权利要求1所述的方法,其中该上覆的掩模层包含多个孔洞。
9.一种用以蚀刻有机硅酸盐玻璃层的蚀刻系统,该蚀刻系统包含:
一室,该室能容纳一衬底,该衬底上具有一将被蚀刻的有机硅酸盐玻璃绝缘层;
一气体输入机构,该气体输入机构连接一氧化气体和一高选择性气体源,其中所述高选择性气体来自实质上由含氯的气体和含溴的气体所组成的组,而其中所述氧化气体与所述高选择性气体的比率不小于4∶1;
设置于所述室中的至少一个电极;以及
一射频产生器,连接于所述至少一个电极上,利用所述氧化气体和所述高选择性气体形成一等离子体,该等离子体蚀刻所述有机硅酸盐玻璃绝缘层露出的部分。
10.根据权利要求9所述的系统,该系统进一步包含多个气体输入机构,该气体输入机构连接一分离的氧化气体源和一分离的高选择性气体源。
11.根据权利要求10所述的系统,其中该气体输入机构将该氧化气体和该高选择性气体放入该室中,使该室中该氧化气体与该高选择性气体的比率不小于4∶1。
12.根据权利要求9所述的系统,其中所述氧化气体与所述高选择性气体的比率不小于10∶1。
13.根据权利要求9所述的系统,其中所述氧化气体与所述高选择性气体的比率不小于50∶1。
14.根据权利要求9所述的方法,其中该高选择性气体是Cl2
15.根据权利要求9所述的方法,其中该高选择性气体是HBr。
16.根据权利要求9所述的方法,其中该高选择性气体含有HBr,Cl2
17.根据权利要求9所述的方法,其中该高选择性气体是BCl3
18.一种制造集成电路结构的方法,该集成电路结构具有有机硅酸盐玻璃绝缘层,该有机硅酸盐玻璃绝缘层有一通孔,该方法包含:
在一处理室中导入一衬底,该衬底上有一有机硅酸盐玻璃绝缘层,该有机硅酸盐玻璃绝缘层具有一个上覆的且有一孔洞的掩模层和一个下面的阻挡层:以及
在所述的室中产生一等离子体,该等离子体的成分来自一氧化气体和一高选择性气体,该高选择性气体来自实质上由氯的气体和含溴的气体组成的组,其中该氧化气体与该高选择性气体的比率不小于4∶1,由此通过该掩模层中的该孔洞蚀刻该有机硅酸盐玻璃绝缘层。
19.根据权利要求18所述的方法,其中所述氧化气体与所述高选择性气体的比率不小于10∶1。
20.根据权利要求18所述的方法,其中所述氧化气体与所述高选择性气体的比率不小于50∶1。
CN00809595A 1999-06-28 2000-06-14 用于蚀刻碳掺杂有机硅酸盐玻璃的方法和装置 Pending CN1367935A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US34094399A 1999-06-28 1999-06-28
US09/340,943 1999-06-28

Publications (1)

Publication Number Publication Date
CN1367935A true CN1367935A (zh) 2002-09-04

Family

ID=23335600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00809595A Pending CN1367935A (zh) 1999-06-28 2000-06-14 用于蚀刻碳掺杂有机硅酸盐玻璃的方法和装置

Country Status (5)

Country Link
KR (1) KR20020010728A (zh)
CN (1) CN1367935A (zh)
AU (1) AU5492800A (zh)
TW (1) TW455986B (zh)
WO (1) WO2001001470A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1326791C (zh) * 2005-05-26 2007-07-18 上海交通大学 在硼硅玻璃表面加工微槽阵列的方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4014456B2 (ja) * 2002-06-19 2007-11-28 株式会社日立ハイテクノロジーズ エッチング処理方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5356515A (en) * 1990-10-19 1994-10-18 Tokyo Electron Limited Dry etching method
TW363220B (en) * 1996-07-15 1999-07-01 Applied Materials Inc Etching organic antireflective coating from a substrate
EP0911697A3 (en) * 1997-10-22 1999-09-15 Interuniversitair Microelektronica Centrum Vzw A fluorinated hard mask for micropatterning of polymers
KR20010042419A (ko) * 1998-04-02 2001-05-25 조셉 제이. 스위니 낮은 k 유전체를 에칭하는 방법
US6040248A (en) * 1998-06-24 2000-03-21 Taiwan Semiconductor Manufacturing Company Chemistry for etching organic low-k materials
US6309801B1 (en) * 1998-11-18 2001-10-30 U.S. Philips Corporation Method of manufacturing an electronic device comprising two layers of organic-containing material

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1326791C (zh) * 2005-05-26 2007-07-18 上海交通大学 在硼硅玻璃表面加工微槽阵列的方法

Also Published As

Publication number Publication date
KR20020010728A (ko) 2002-02-04
AU5492800A (en) 2001-01-31
WO2001001470A1 (en) 2001-01-04
TW455986B (en) 2001-09-21

Similar Documents

Publication Publication Date Title
CN1132232C (zh) 半导体器件制造工艺中的等离子体蚀刻法
US5007982A (en) Reactive ion etching of silicon with hydrogen bromide
US6583065B1 (en) Sidewall polymer forming gas additives for etching processes
US6939798B2 (en) Method for forming T-shaped conductor wires of semiconductor device
US5013398A (en) Anisotropic etch method for a sandwich structure
US20040180551A1 (en) Carbon hard mask for aluminum interconnect fabrication
US6007733A (en) Hard masking method for forming oxygen containing plasma etchable layer
CN1543672A (zh) 将氨用于刻蚀有机低k电介质
JPH03161930A (ja) 耐熱金属のエツチング・プロセス
EP1353364A2 (en) Anisotropic etching of organic-containing insulating layers
US6019906A (en) Hard masking method for forming patterned oxygen containing plasma etchable layer
CN1956154A (zh) 刻蚀含-碳层的方法和制造半导体器件的方法
KR20020027323A (ko) 실리콘 산화물 및 반사방지용 유전체 코팅의 식각 방법
KR0126801B1 (ko) 반도체 장치의 배선 형성방법
WO2002013241A2 (en) Method of etching titanium nitride
CN1358325A (zh) 用于有机蚀刻的侧壁钝化的方法和装置
JP2002543586A (ja) 反射防止コーティング及びそれに関連する方法
JP3248072B2 (ja) 酸化膜エッチング方法
CN1367935A (zh) 用于蚀刻碳掺杂有机硅酸盐玻璃的方法和装置
JPH0831720A (ja) レジストマスクの形成方法
CN100339953C (zh) 形成接触孔的方法
JP2690860B2 (ja) 半導体物質の非等方性エッチング方法
US6562721B2 (en) Dry etching method and method of manufacturing semiconductor device
KR0155801B1 (ko) 반도체 장치 다층배선 형성방법
JP3902726B2 (ja) 未ドープ二酸化ケイ素に対して選択的に高密度プラズマエッチング器でドープ二酸化ケイ素をエッチングする方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication