CN1347120A - 磁致电阻随机存储装置 - Google Patents

磁致电阻随机存储装置 Download PDF

Info

Publication number
CN1347120A
CN1347120A CN01141267A CN01141267A CN1347120A CN 1347120 A CN1347120 A CN 1347120A CN 01141267 A CN01141267 A CN 01141267A CN 01141267 A CN01141267 A CN 01141267A CN 1347120 A CN1347120 A CN 1347120A
Authority
CN
China
Prior art keywords
line
mtj
prl
mram device
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01141267A
Other languages
English (en)
Other versions
CN1174427C (zh
Inventor
H·H·维曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1347120A publication Critical patent/CN1347120A/zh
Application granted granted Critical
Publication of CN1174427C publication Critical patent/CN1174427C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及MRAM装置,其中,字线或栅极线(WL)与编程线(PRL)低欧姆连接,选择晶体管(T)的源极(S)可处于栅极(G)或编程线(PRL)的电位上。

Description

磁致电阻随机存储装置
                  技术领域
本发明涉及一种具有由许多存储单元组成的存储单元区的MRAM装置(MRAM＝磁致电阻随机存储器)，这些存储单元分别处在一方面字线或栅极线和编程线和另一方面位线的交叉处，并且分别由一只MTJ单元(MTJ＝磁致隧道结)和一只选择晶体管组成。
                   背景技术
大家知道在MTJ单元内一硬磁层，一隧道壁垒层和一软磁层彼此叠层。MTJ单元处在编程线与位线的交叉处。MTJ单元的存储内容由其电阻值决定：如果硬磁层和软磁层是在同一方向彼此平行磁化的，则MTJ单元的电阻值低于反平行磁化方向的。通过分配给MTJ单元的编程线和位线在相应方向传送的电流，在软磁层内的磁化方向可以倒转。这里至少在导线之一中-通常在编程线内-电流方向必须是可倒转的。随后，可以给信息内容“1”或“0”分配MTJ单元的低和高电阻值或相反。
现在通过以下方式实现存储单元编程或写入，即：在非导通的选择晶体管通过属于该存储单元的位线和编程线以这样的强度和方向传送电流，使得由该电流产生的磁场使MTJ单元处于低欧姆状态(软磁性层和硬磁性层内有平行磁化方向)或高欧姆状态(软磁性层和硬磁性层内有反平行磁化方向)。
为了存储单元的读出，编程线是不必要的。不如说，在这里导通连接选择晶体管，并把一定电位加到位线上，使得一定电流通过MTJ单元，其电流的大小与单元的电阻值，即与信息内容有关。通过该电流的估值可以读出存储内容。
如上所述，在MRAM装置的存储单元编程时，选择晶体管的所有栅极必须接地，以便使其不导通连接。这里假设：选择晶体管是n沟道MOS晶体管。因为只在关断的选择晶体管情况下可以阻止使MTJ单元的编程失真或甚至是不可能的额外电流通过MTJ单元。为了实现快速接通选择晶体管，连接栅极的栅极线或字线必须是低欧姆连接的。
图2示出满足栅极线低欧姆连接要求的现行装置的线路图：
存储单元分别由一只MTJ单元MTJ和一只选择晶体管T组成。具有软磁性层WML，隧道壁垒层TB和硬磁性层HML的MTJ单元处于编程线PRL(编程线在X方向)和位线BL(位线在Y方向)的交叉处。
由例如多晶硅构成的栅极线WL将单元的选择晶体管T的栅极彼此连接。为了低欧姆连接该栅极线WL，至少在少数几只选择晶体管后与栅极线WL低欧姆连接的附加的金属线ML与其平行走向。
按照这种方式，选择晶体管T的栅极可以可靠和快速接地，以便通过分配给该MTJ单元的位线BL，和同样分配的编程线PRL传送相应的电流的方式，可以关断选择晶体管T，并且可以对选择的MTJ单元编程。
虽然这样一种附加的金属线ML保证了低欧姆的栅极线WL的连接。但是它要求相当大的面积，并且增加必要的单元区域，所谓的单元面积，约50％这是极其不希望的。
                  发明内容
因此，本发明的任务是创立一种MRAM装置，其中在编程或写入时，选择晶体管可以可靠地关断，而其中应当不需要有面积用于栅极线低欧姆连接的附加金属线。
本任务在本案开始所述类型的MRAM装置中，根据本发明通过编程线低欧姆与字线或栅极线连接，以及通过在存储单元编程时背离MTJ单元的选择晶体管源极及漏极是可处于阻塞选择晶体管的电位，最好可处于编程线电位来解决。
因此，在本发明的MRAM装置中本来存在的编程线用于使选择晶体管的栅极处于这样的电位，使得它不导通。但是因为现在编程线在MTJ单元编程时处于约1V的电位，所以在栅极线与编程线连接时，选择晶体管可能导通，为了避免所述额外电流这不应当是这种情况。但现在这额外的电流是借此避免的，即通过背离MTJ单元并实际接地的选择晶体管电极，通常其源极也处于1伏。
换言之，在本发明的MRAM装置，在编程时，选择晶体管的栅极与编程线相连，源极被置于栅极或编程线电位，由此，中断通过选择晶体管的不希望的电流。为达到此目的，选择晶体管的源极连接一起，并且与处于编程线电位的公共的源线相连。
当选择晶体管的源极连接到MTJ单元上时，有时也可以用选择晶体管的漏极代替源极彼此连接，并处于栅极线或编程线的电位。
                附图说明
本发明依靠附图详细说明如下，即：
图1示出本发明的MRAM装置的线路图，和
图2现行的MRAM装置的线路图。
图2已经在上面说明过。
在图1内，对于如图2彼此相当的元件应用相同的参考符号。
               具体实施方式
如图2所看到的那样，在本发明的MRAM装置，选择晶体管T的形成字线WL的多晶栅极低欧姆与编程线PRL连接。于是为了在MTJ单元MTJ编程时仍然关断所属的选择晶体管T，尽管其栅极是与处于约1V电位的编程线PRL连接的，该选择晶体管T的源极处于如其栅极一样的电位，即处于编程线PRL的电位。为此，一行存储单元的选择晶体管T的源极S彼此相连，并且连接到源线SL上。在存储单元区中选择的一行存储单元的选择晶体管T的源极S可以经此源极线SL被置于分配给该行的编程线PRL的电位上。也可以选择阻塞选择晶体管T的其它的电位来取代编程线PRL的电位。因此选择晶体管的栅极G和源极S处于同一电位，所以可靠地避免了额外的电流。
对本发明的MRAM装置重要的是，在存储单元区的每行上不需要额外引出金属线，这意味着可观的面积节省。确切地说，在存储单元区的边缘上通过附加的源极线创造了足够的可能性，如此连接存储单元区的所有选择晶体管T，使得在这种情况下该栅极G和源极S处于同一电位。
在MRAM装置编程时只有存储单元区的一个被选择的行的编程线PRL被置于约1V的电位，而存储单元区的其余行的编程线仍保持在0V。未选择的行的源电压提高到约1V并不有害，所以选择晶体管的所有源极可以与源极线SL连接。
参考符号表BL   位线MTJ  MTJ单元PRL  编程线ML   金属线WL   字线或栅极线T    选择晶体管SL   源线G    栅极S    源极D    漏极

Claims (7)

1.MRAM装置，它具有由许多存储单元(MTJ，T)组成的一个存储单元区，这些存储单元分别处于，一方面，字线或栅极线(WL)和编程线(PRL)，和另一方面，位线(BL)的交叉点上，并且各自由一个MTJ单元(MTJ)和一只选择晶体管(T)构成，其中编程线(PRL)与字线或栅极线(WL)低欧姆连接，
其特征为，
在存储单元(MTJ，T)编程时，背离MTJ单元(MTJ)的选择晶体管(T)的源极(S)或漏极可处于编程线(PRL)的电位上，使得选择晶体管(T)阻塞。
2.根据权利要求1所述的MRAM装置，
其特征为，
在字线或栅极线(WL)和编程线(PRL)之间低欧姆连接。
3.根据权利要求1或2所述的MRAM装置，
其特征为，
字线或栅极线(WL)由多晶硅构成。
4.根据权利要求1到3之一所述的MRAM装置，
其特征为，
在至少两只存储单元(MTJ，T)之后，在字线或栅极线(WL)和分配的编程线(PRL)之间存在低欧姆连接。
5.根据权利要求1到4之一所述的MRAM装置，
其特征为，
在编程时，编程线(PRL)的电位约为1V。
6.根据权利要求1到5之一所述的MRAM装置，
其特征为，
背离MTJ-单元(MTJ)的选择晶体管(T)的电极(S)彼此连接，并接到公共的导线(SL)上。
7.根据权利要求6所述的MRAM，
其特征为，
选择晶体管(T)的源极(S)连接到公共的源极线(SL)上。
CNB011412674A 2000-10-11 2001-10-11 磁致电阻随机存储装置 Expired - Fee Related CN1174427C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10050365.9 2000-10-11
DE10050365A DE10050365A1 (de) 2000-10-11 2000-10-11 MRAM-Anordnung

Publications (2)

Publication Number Publication Date
CN1347120A true CN1347120A (zh) 2002-05-01
CN1174427C CN1174427C (zh) 2004-11-03

Family

ID=7659421

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011412674A Expired - Fee Related CN1174427C (zh) 2000-10-11 2001-10-11 磁致电阻随机存储装置

Country Status (7)

Country Link
US (1) US6510079B2 (zh)
EP (1) EP1202283B1 (zh)
JP (1) JP2002175688A (zh)
KR (1) KR100494982B1 (zh)
CN (1) CN1174427C (zh)
DE (2) DE10050365A1 (zh)
TW (1) TW591659B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100392758C (zh) * 2002-12-05 2008-06-04 夏普株式会社 非易失性半导体存储装置
CN100421172C (zh) * 2002-10-30 2008-09-24 印芬龙科技股份有限公司 磁隧道结存储单元结构
CN103971725B (zh) * 2013-01-31 2018-02-27 台湾积体电路制造股份有限公司 基于电阻的随机存取存储器
CN110459257A (zh) * 2019-08-19 2019-11-15 珠海创飞芯科技有限公司 Otp嵌入式存储器及其编程方法、读取方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505104B1 (ko) * 2002-04-30 2005-07-29 삼성전자주식회사 자기 램 셀들, 그 구조체들 및 그 구동방법
US6944049B2 (en) * 2002-10-30 2005-09-13 Infineon Technologies Ag Magnetic tunnel junction memory cell architecture
JP4274790B2 (ja) 2002-12-25 2009-06-10 株式会社ルネサステクノロジ 磁気記憶装置
US6888743B2 (en) * 2002-12-27 2005-05-03 Freescale Semiconductor, Inc. MRAM architecture
US7286393B2 (en) * 2005-03-31 2007-10-23 Honeywell International Inc. System and method for hardening MRAM bits
US7859891B2 (en) * 2008-09-30 2010-12-28 Seagate Technology Llc Static source plane in stram
US8238145B2 (en) * 2009-04-08 2012-08-07 Avalanche Technology, Inc. Shared transistor in a spin-torque transfer magnetic random access memory (STTMRAM) cell
KR102435906B1 (ko) * 2017-06-26 2022-08-24 삼성전자주식회사 메모리 장치 및 메모리 장치의 동작 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5946227A (en) * 1998-07-20 1999-08-31 Motorola, Inc. Magnetoresistive random access memory with shared word and digit lines
DE10020128A1 (de) * 2000-04-14 2001-10-18 Infineon Technologies Ag MRAM-Speicher
US6272041B1 (en) * 2000-08-28 2001-08-07 Motorola, Inc. MTJ MRAM parallel-parallel architecture
US6490217B1 (en) * 2001-05-23 2002-12-03 International Business Machines Corporation Select line architecture for magnetic random access memories

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100421172C (zh) * 2002-10-30 2008-09-24 印芬龙科技股份有限公司 磁隧道结存储单元结构
CN100392758C (zh) * 2002-12-05 2008-06-04 夏普株式会社 非易失性半导体存储装置
CN103971725B (zh) * 2013-01-31 2018-02-27 台湾积体电路制造股份有限公司 基于电阻的随机存取存储器
CN110459257A (zh) * 2019-08-19 2019-11-15 珠海创飞芯科技有限公司 Otp嵌入式存储器及其编程方法、读取方法

Also Published As

Publication number Publication date
US6510079B2 (en) 2003-01-21
DE50112432D1 (de) 2007-06-14
EP1202283A2 (de) 2002-05-02
KR20020028855A (ko) 2002-04-17
CN1174427C (zh) 2004-11-03
US20020044482A1 (en) 2002-04-18
JP2002175688A (ja) 2002-06-21
EP1202283A3 (de) 2003-04-23
KR100494982B1 (ko) 2005-06-14
DE10050365A1 (de) 2002-05-16
EP1202283B1 (de) 2007-05-02
TW591659B (en) 2004-06-11

Similar Documents

Publication Publication Date Title
CN1177326C (zh) 磁随机存取存储器装置
CN1174427C (zh) 磁致电阻随机存储装置
US8320169B2 (en) Asymmetric write current compensation
US7933136B2 (en) Non-volatile memory cell with multiple resistive sense elements sharing a common switching device
CN102171764B (zh) 半导体器件
US7885097B2 (en) Non-volatile memory array with resistive sense element block erase and uni-directional write
CN1194353C (zh) 磁阻存储器装置中避免不希望编程的方法
US6791871B2 (en) MRAM configuration
CN100367406C (zh) 磁随机存取存储器
CN1488145A (zh) Mram位线字符线结构
US20040257868A1 (en) Magnetic ram cell device and array architecture
CN107430882A (zh) 存储器单元和存储装置
CN1338756A (zh) 用于对磁阻随机存取存储器进行无损耗写入的装置
WO2022142097A1 (zh) 磁性存储器及其读写方法
US6515896B1 (en) Memory device with short read time
CN100378865C (zh) 磁性储存装置
WO2011005809A1 (en) Non-volatile memory array with resistive sense element block erase and uni-directional write
CN1337708A (zh) 磁阻存储器用电流驱动装置
JP5688081B2 (ja) ブロック消去および一方向書込みを行う抵抗検知素子を有する不揮発性メモリアレイ
KR100539127B1 (ko) Ｍｒａｍ 장치
CN1503976A (zh) 操作mram半导体内存排列之方法
CN1172313C (zh) 在磁阻存储器中加速老化的电路装置和方法
WO2022142128A1 (zh) 半导体器件的制备方法
KR20090054236A (ko) 메모리 소자 및 그 동작방법
CN1482618A (zh) 双位存储器及一双位选择的位线解码设计及电路

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER NAME: INFENNIAN TECHNOLOGIES AG

CP01 Change in the name or title of a patent holder

Address after: Munich, Germany

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: INFINEON TECHNOLOGIES AG

TR01 Transfer of patent right

Effective date of registration: 20130619

Address after: Munich, Germany

Patentee after: QIMONDA AG

Address before: Munich, Germany

Patentee before: Infineon Technologies AG

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160113

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041103

Termination date: 20151011

EXPY Termination of patent right or utility model