TW591659B - MRAM arrangement - Google Patents

Description

591659 五、 發明說明 ( 1 ) 本 發 明 涉 及 — 種 帶 有多個存儲單元組成的存儲 單 元 陣 列 的 MRAM 配 置 (MRAM二 二磁阻隨機存取記憶體）。此 存 儲 單 元 相 應 地 處 於 —‘ 方 面 是 字線路或控制線以及編程線 另 一 方 面 是 位 元 線 的 交 叉 點 上；同時相應地由一個MTJ 單 元 (MTJ — 磁 隧 道 接 面 )和— -個選擇電晶體組成。 — 般 所知 在 —^ 個 MTJ單元中，有一個硬磁層 —為 個 隧 道 障 層 和 -- 個 軟 磁 層 彼此交疊存儲著。MT]單元 處 於 編 程 線 和位 元 線 的 交 叉 點 上。一個MTJ單元的存儲內 容 由 其 電 阻 値 確 定 如 果 硬 磁 層和軟磁層按照相同方向彼 此 並 聯 磁 化 則 MTJ 單 元 的 電 阻値低於非並聯磁化方面的 MTJ 單 元 電 阻 値 〇 只 要 按 照 相 應方向通過配置給MTJ單元 的 編 程 線 和位 元 線 饋 電 y 軟 磁 層的磁化方向就會反轉。在 這 方 面 ， 至 少 在 這 & 線 路 的 一 個線路，通常是在編程線中 > 電 流 方 向 會 反 轉 〇 MTJ 單 元 的低電阻値和高電阻値就可 以 配 置 給 資 訊 內 容 “ 1” 和 “ 0 ”，或者相反配置。 一 個 存 儲 單 元 的 編 程和內接進行的方式，是在 非 導 電 C巳B 擇 電 晶 體 方 面 通 過 屬於此存儲單元的位元線和 編 程 線 的 饋 電 的 強 度 和 方 向 要從這些電流中產生的磁場 1 使 MTJ 單 元 處 於 低 歐 姆 狀 態 (軟磁層和硬磁層並聯磁化方向） 或 者 處 於 高 歐 姆 狀 態 (軟磁層和硬磁層非並聯磁化） 〇 爲 了 選 擇 -- 個 存 儲 單元，不需要編程線；而是 把 選 擇 電 晶 體 進 行 導 電 接 通 並且把一定的電位連接到位 元 線 上 〇 致 使 電 流 通 過 MTJ 單 元，電流量取決於單元的電 -3- 阻 値 也

591659 五、發明說明（2) 就是取決於單元的資訊內容。利用這種電流就可以選擇存 儲內容。 如上所述，在進行MRAM配置的存儲單元編制程式時， 要大量設置選擇電晶體的一切控制極，以便使該電晶體非 導電接通。在這方面設定選擇電晶體η溝道MOS (金屬氧 化物半導體）電晶體。因只有在選擇電晶體斷電時才能夠 阻止附加電流通過ΜΤ；[單元，該單元會不真實地編制程式 ，或者就根本不可能編制程式。爲了能夠快速接通選擇電 晶體，就必須把連接控制極的控制線和字線進行低歐姆連 接。 第2圖表示滿足控制線低歐姆連接要求現有的配置的電 路圖。 存儲單元相應地由一個MTJ單元（MTJ)和一個選擇電晶 體（Τ)組成。ΜΤΙ單元連同一個軟磁層（WML)，一個隧道障 層（Τ Β )，和一個硬磁層（Η M L )，處於編程線（P R L )(按照X 方向的編程線）和位元線（BL )(按照Υ方向的編程線）的交 叉點上。 用多晶矽製成的控制線（WL)把一個單元選擇電晶體（Τ) 的控制極互相連接起來。爲了低歐姆連接此控制線（WL )， 使一個附加金屬線路（ML )與此控制線並聯，此附加金屬線 路（ML )至少根據少數選擇電晶體低歐姆地與控制線（WL )連 接。 以這種方式，能夠可靠地、迅速地把選擇電晶體（T )的 591659 五、發明說明（4) 〇 換句話說，在根據本發明的MRAM配置方面，當編制程 式時，把選擇電晶體控制極與編程線連接，並且把源極設 置到控制極和編程線的電位上；這樣一來，通過選擇電晶 體的不需要的電流就中斷了。爲了達到這一點，把選擇電 晶體源極連接起來，並且與設置到編程線電位上的共同源 極線路連接。 在這樣的情況下，也可以不把源極，而把選擇電晶體汲 極彼此連接起來，並且設置到控制線和編程線的電位上， 如果選擇電晶體源極連接到MT]單元上的話。 圖式簡單說明： 第1圖：根據本發明的MRAM配置電路圖。 第2圖：現有的MRAM配置電路圖。 第2圖已經如上進行了說明。 … 在第1圖中，對彼此相應的構件使用了如第2圖中相同 .的參照符號。 如第2圖所示，在根據本發明的MRAM配置方面，把形 成字線（WL )的選擇電晶體（T )多晶控制極與編程線（PRL )低 歐姆連接。爲了當MT]單元（MT])編制程式時切斷所屬選 擇電晶體（T )電流，儘管其控制極與置於約1 V電位上的編 程線（PRL)連接，把此選擇電晶體（T)源極設置到與其控制 極相同的電位上，也就是設置到編程線（PRL )電位上。至 此再把一系列存儲單元的選擇電晶體（T )源極（S )彼此連接

591659 五、發明說明（5) 起來，並且連接到源極線路（SL)上。經過這個源極線路 (SL )，可以把在一個所選取系列的存儲單元的選擇電晶體 (T )源極（S )設置到給這個系列所配置的編程線（PRL )電位 上。也可以不用編程線（PRL)電位，而選用另外一個關閉 選擇電晶體（T )的電位。這樣，選擇電晶體（T )的控制極（G ) 和源極（S )就處於相同的電位上，就能夠可靠地避免附加 的電流。 在根據本發明的MRAM配置方面很重要的就是不需要引 導附加金屬線路經過每個單元的存儲單元區段，這就可以 大量節省面積；而且足以在存儲單元區段邊沿，通過附加 源極線路，把存儲單元區段所有的選擇電晶體（T )接通， 在這些選擇電晶體方面使控制極（G )和源極（S )處於相同的 電位上。 在MRAM配置編程程式時，只要相應地把存儲單元區段 一個所選取單元的編程線（PRL)置於約IV的電位上，而存 儲單元區段的其餘單元的編程線仍舊處於0V。把非選取的 單元的源極電壓升高到約1 V，無礙於使選擇電晶體所有的 源極與源極線路（SL)連接。 符號說明 BL 位元線 MTJ 磁隧道接面單元 PRL 編程線 金屬線路

ML

591659 五、發明說明（6) WL 字 線 和 控 制線 T c巳巳 培 擇 電 晶 體 SL 源 極 線 路 G 控 制 極 S 源 極 D 汲 極

Claims (1)

1. >9591659 壞請纟κ ί 1本4;;'/::-..後是否變更原實質内& 六、申請專利範圍 第90 1 24937號「MRAM(磁性隨機存取記憶體）-配置」專 利案 (9 2年6月修正） 六、申請專利範圍 1. 一種MRAM配置，該MRAM配置具有存儲單元陣列，其 由相應地處於一方面是字線或控制線（WL)以及編程線 (PRL )，另一方面是位元線（BL )的交叉點上之多個存 儲單元（MT]，T)所構成，同時相應地由一個MTJ單元 (MTJ )和一個選擇電晶體（T )所構成，此時編程線（PRL ) 與字線或控制線（WL )以低歐姆方式連接，其特徵爲： 當存儲單元（MTJ，T )程式化時，可以使選擇電晶體 (T)之遠離MT]單元（MTJ)的源極（S)和汲極（S)設置到 編程線（PRL )之電位上，使選擇電晶體（T )關閉。 2. 如申請專利範圍第1項之MRAM配置，其中字線或控 制線（WL )與編程線（PRL )之間是低歐姆連接。 3. 如申請專利範圍第1或2項之MRAM配置，其中字線 和控制線（WL)由多晶矽構成。 4. 如申請專利範圍第1或2項之MRAM配置，其中根據 至少兩個存儲單元（MT]，T )，使字線或控制線（WL )與 所配置的編程線（PRL)之間形成低歐姆連接。 5. 如申請專利範圍第1或2項之MRAM配置，其中，當 編制程式時，編程線（PRL )的電位大約是1 V。 6. 如申請專利範圍第1項之MRAM配置，其中選擇電晶 591659 六、申請專利範圍 晶體（T)之遠離MT：[單元（MT])的電極（S)彼此連接且 連接到一個共同的源極線路（SL)上。 7.如申請專利範圍第6項之MRAM配置，其中選擇電晶 體（T )之源極（S )連接到一個共同的源極線路（SL )上。