CN1329360A - 半导体存储装置的驱动方法 - Google Patents

半导体存储装置的驱动方法 Download PDF

Info

Publication number
CN1329360A
CN1329360A CN01118832A CN01118832A CN1329360A CN 1329360 A CN1329360 A CN 1329360A CN 01118832 A CN01118832 A CN 01118832A CN 01118832 A CN01118832 A CN 01118832A CN 1329360 A CN1329360 A CN 1329360A
Authority
CN
China
Prior art keywords
ferro
electric materials
electrode
materials capacitor
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01118832A
Other languages
English (en)
Other versions
CN1210784C (zh
Inventor
嶋田恭博
加藤刚久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1329360A publication Critical patent/CN1329360A/zh
Application granted granted Critical
Publication of CN1210784C publication Critical patent/CN1210784C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种半导体存储装置的驱动方法,该半导体存储装置包括:强电介质电容器30、串联连接强电介质电容器30的读出FET10、以及并联连接强电介质电容器30的选择FET20。当读出储存在强电介质电容器30中的数据时,把低于该强电介质电容器30的矫顽电压的读出电压外加到强电介质电容器30的上电极31上,当除去该读出电压时,能使强电介质膜33的极化偏位返回到读出数据前的偏位上。提高具有强电介质电容器的半导体存储装置的保持特性。

Description

半导体存储装置的驱动方法
本发明涉及一种具有强电介质电容器的半导体存储装置的驱动方法。
作为具有强电介质电容器的半导体存储装置，众所周知的构成如图6所示，包括：具有漏极区域1a、源极区域1b以及栅电极1c的场效应型晶体管(以下称作FET)1和具有上电极2a、下电极2b以及强电介质膜2c的强电介质电容器2；其中，将位线BL连接到FET1的漏极区域1a上，将强电介质电容器2的上电极连接到FET1的源极区域1b上，将字线WL连接到FET1的栅电极1c上。
该第1已有实施例的半导体存储装置是在读出数据的同时消除已经储存数据的破坏读出方式。因此，在读出数据之后必须再次进行存入工作，所以每进行一次数据读出工作就要进行一次改变强电介质膜极化方向的工作(极化翻转工作)。
但是，因为在强电介质膜中会发生极化疲劳劣化这一现象，所以存在着以下问题：即，如果反复地进行极化翻转工作，则强电介质膜的极化发现特性就会显著劣化。
为此，如图16所示的第2已有实施例的半导体存储装置已被提案。即，第2已有实施例是通过把强电介质电容器2的下电极1b连接到FET1的栅电极1c上，来把电介质电容器2用于控制FET1栅电极电位的非破坏读出方式。并且，在图16中，3表示衬底。
当把数据存入第2已有实施例半导体存储装置中时，要在作为控制电极的强电介质电容器2的上电极2a和衬底3之间外加存入电压。
例如，如果通过对衬底3外加正电压(控制电压)来把数据存入上电极2a，则在强电介质电容器2的强电介质膜2c上产生向下的极化。而后，即使将上电极2a接地，在FET1的栅电极1c上仍然残留有正电荷，所以栅电极1c的电位为正。
如果栅电极1c的电位超过FET1的阈值电压，则FET1为“导通”状态，所以若把电位差加到漏极区域1a和源极区域1b之间，则电流就会在漏极区域1a和源极区域1b之间流动。把这种强电介质存储器的逻辑状态例如定义为“1”。
另一方面，如果把相对于衬底3为负的电压外加到强电介质电容器2的上电极2a上，则在强电介质电容器2的强电介质膜2c上产生向上的极化。而后，即使将上电极2a接地，在FET1的栅电极1c上仍然残留有负电荷，所以栅电极1c的电位为负。此时，栅电极1c的电位通常比FET1的阈值电压要小，所以FET1为“截止”状态，因此即使把电位差加到漏极区域1a和源极区域1b之间，在漏极区域1a和源极区域1b之间也不会有电流流动。把这种强电介质存储器的逻辑状态例如定义为“0”。
即使切断向强电介质电容器2提供的电源，即，即使不将电压外加到强电介质电容器2的上电极2a上，也能保存所述各逻辑状态，所以能够实现非易失性存储装置。即，在某期间内切断供给电源之后，如果再次供给电源，把电压加到漏极区域1a和源极区域1b之间，则当逻辑状态为“1”时，在漏极区域1a和源极区域1b之间有电流流动，所以能读出数据“1”；另一方面，当逻辑状态为“0”时，在漏极区域1a和源极区域1b之间没有电流流动，所以能读出数据“0”。
即使在切断电源期间，为了正确地保存数据(象这样，把保存数据的特性称为保持特性)，即使在切断电源期间，当数据为“1”时，有必要把FET1的栅电极1c的电位经常维持在高于FET1阈值电压的水平上，而且当数据为“0”时，有必要把FET1的栅电极1c的电位经常维持在负电压的水平上。
但是，在切断电源期间，强电介质电容器2的上电极2a以及衬底3成为接地电位，所以栅电极1c的电位处于孤立状态。因此，理想的情况是如图17所示的那样，将数据存入强电介质电容器2时的滞后回线4和偏置电压为0V时的FET1栅电极电容性负载线7之间的第1交点c的电位变为栅电极1c对应数据“1”的电位，同时滞后回线4和栅电极电容性负载线7之间的第2交点d的电位变为栅电极1c对应数据“0”的电位。而且，在图17中，纵轴表示出现在上电极2a(或栅电极1c)上的电荷Q，横轴表示电压V。
但是，实际上强电介质电容器2并非理想的绝缘体而是具有阻抗成分，所以通过该阻抗成分后，栅电极1c的电位会下降。该电位下降为指数函数性质，具有用FET1栅电极容量和强电介质电容器2容量的并联总容量乘以强电介质电容器2的阻抗成分后所得的时间常数，该时间常数至多为104秒。因此，栅电极1c的电位经过几小时后就会下降为原来的一半。
如图17所示，栅电极1c的电位在第1交点c处为1V，所以如果该电位下降为原来的一半，则栅电极1c的电位变为0.5V，低于FET1的阈值电压(一般为0.7V)，所以本应为“导通”状态的FET1在很短的时间内就变为“截止”状态。
这样一来，在将强电介质电容器用来控制FET栅电极电位的强电介质存储器中，虽然在读出数据之后不需要再进行存入工作，但却存在着以下问题。即，在存入数据之后，在FET栅电极上产生电位，由保持该栅电极电位的能力来决定保持特性，但由于强电介质电容器的阻抗成分使强电介质电容器到达放电的时间常数很短，所以数据保持能力很低，即存在着保持特性不良这一问题。
鉴于所存在的问题，本发明的目的在于：提高具有利用强电介质膜极化偏位来存储多值数据的强电介质电容器的半导体存储装置的保持特性。
为了实现所述目的，本发明的第1半导体存储装置的驱动方法将具有利用强电介质膜极化偏位来存储多值数据的强电介质电容器和连接强电介质电容器的上电极以及下电极中一方电极并检测强电介质膜极化偏位的检测部件的半导体存储装置的驱动方法作为对象，包括：通过将读出电压外加到强电介质电容器的上电极以及下电极中的另一方电极上，并利用检测部件检测强电介质膜的极化偏位，来读出多值数据的第1工序；除去外加在另一方电极上的读出电压的第2工序；在第1工序中外加的读出电压的大小是：当利用第2工序除去了读出电压时，能使强电介质膜的极化偏位返回到读出多值数据前的偏位。
根据本发明的第1半导体存储装置的驱动方法，由于在第1工序中外加的读出电压具有当利用第2工序除去了读出电压时，强电介质膜的极化偏位返回到读出多值数据前的偏位那样的大小，因此即使在读出储存在强电介质电容器中的多值数据中任何数据时也不会破坏读出的数据，所以无需进行再次存入数据的工作。因此，就不再需要进行每当进行数据读出工作时都要改变强电介质膜的极化方向这一工作(极化翻转工作)，在强电介质电容器的强电介质膜中难以产生极化疲劳劣化，所以能大幅度地提高半导体存储装置的保持特性。
第1半导体存储装置的驱动方法最好还包括：在第2工序之后，使强电介质电容器的上电极和下电极之间的电位差为0的第3工序。
在第2工序之后，如果使强电介质电容器的上电极和下电极之间的电位差为0，则能抑制由强电介质电容器的阻抗成分所造成的电位下降，提高保持特性。
在具有使强电介质电容器的上电极和下电极之间的电位差为0的第3工序的情况下，该第3工序最好包含当在一方电极上外加了与读出电压极性不同的电压之后，使电位差为0的工序。
这样一来，在读出数据时，即使外加使强电介质电容器的强电介质膜的极化方向翻转的电压，因为数据读出之后的极化电荷的大小与数据读出之前的极化电荷的大小几乎相等，所以能大幅度地提高半导体存储装置的干扰特性。
在具有使强电介质电容器的上电极和下电极之间的电位差为0的第3工序的情况下，半导体存储装置具有使强电介质电容器的一方电极和另一方电极之间处于导通或断开状态的开关，第3工序最好包含通过利用开关使一方电极和另一方电极导通来使电位差为0的工序。
这样一来，在第2工序之后，就能简单并且可靠地使强电介质电容器的上电极和下电极之间的电位差为0。
在具有使强电介质电容器的上电极和下电极之间的电位差为0的第3工序的情况下，半导体存储装置具有使强电介质电容器的一方电极和给定电位之间的连接处于导通或断开状态的开关，第3工序最好包含在将给定电位外加到强电介质电容器另一方电极上的同时，通过利用开关使一方电极连接到给定电位上，来使电位差为0的工序。
这样一来，在第2工序之后，就能简单并且可靠地使强电介质电容器的上电极和下电极之间的电位差为0。
在第1半导体存储装置的驱动方法中，在第1工序中外加读出电压的大小最好是：当外加该读出电压时，使外加在强电介质电容器一方电极和另一方电极之间的电压降到强电介质电容器的矫顽电压以下。
这样一来，当除去在第1工序中外加的读出电压时，能够使强电介质膜的极化偏位确实返回到读出数据之前的偏位上。
在第1半导体存储装置的驱动方法中，检测部件具有电容性负载，第1工序包含将读出电压外加到由强电介质电容器和电容性负载所构成的串联电路两端的工序；检测部件最好是通过按强电介质电容器的电容值和电容性负载的电容值的比对读出电压所进行的分压，来检测外加在电容性负载上的电压，并因此来检测强电介质膜的极化偏位。
这样一来，因为能按强电介质电容器和电容性负载的容量比来对第1工序中所外加的读出电压进行分压，所以能比较容易地设定外加在强电介质电容器上的电压的大小，使得当除去了读出电压时，强电介质膜的极化偏位能返回到读出数据之前的偏位上。
在第1半导体存储装置的驱动方法中，检测部件具有形成在衬底上，并且栅电极连接强电介质电容器一方电极的场效应型晶体管，第1工序包含将读出电压外加到强电介质电容器的另一方电极和衬底之间的工序；检测部件最好是当把按照强电介质电容器的电容值和场效应型晶体管的栅电极电容值的比对读出电压进行分压的电压外加到场效应型晶体管的栅电极上时，通过检测流动在场效应型晶体管的漏极区域和源极区域之间的电流，来检测强电介质膜的极化偏位。
这样一来，因为能按强电介质电容器和场效应型晶体管的栅电极容量比对第1工序中所外加的读出电压进行分压，所以能比较容易地设定外加在强电介质电容器上的电压的大小，使得当除去了读出电压时，强电介质膜的极化偏位能返回到读出数据之前的偏位上，同时通过检测流动在场效应型晶体管的漏极区域和源极区域之间的电流，能够确实地检测出强电介质膜的极化偏位。
根据本发明的第2半导体存储装置的驱动方法，其第2半导体存储装置包括：分别利用强电介质膜的极化偏位来存储多值数据，并且相互之间串联连接的多个强电介质电容器；分别并联连接多个强电介质电容器，并且对读出多值数据的强电介质电容器进行选择的多个选择晶体管；与串联连接的多个强电介质电容器的一端侧相连接，并且通过检测利用选择晶体管所选择的强电介质电容器的强电介质膜的极化偏位来读出多值数据的检测部件；将该半导体存储装置的驱动方法作为对象，根据本发明的第2半导体存储装置的驱动方法包括：将读出电压外加到强电介质电容器的上电极以及下电极中的一方电极上的第1工序；除去外加在一方电极上的读出电压的第2工序；在第1工序中外加的读出电压的大小是：当利用第2工序除去了读出电压时，能使强电介质膜的极化偏位返回到读出多值数据前的偏位上。
如果根据本发明的第2半导体存储装置的驱动方法，则与第1半导体存储装置的驱动方法相同，因为无论在读出储存在强电介质电容器中的多值数据中任何数据时都不需要再次进行数据的存入工作，所以在强电介质电容器的强电介质膜中难以产生极化疲劳劣化，能大幅度地提高半导体存储装置的保持特性。
第2半导体存储装置的驱动方法最好还包括：在第2工序之后，使强电介质电容器的上电极和下电极之间的电位差为0的第3工序。
这样一来，就能抑制由强电介质电容器的阻抗成分所造成的电位下降，所以能提高保持特性。
下面简单说明附图：
图1是构成实施例1半导体存储装置的存储单元等效电路图。
图2是把构成实施例1半导体存储装置的存储单元按矩阵形状配置的存储单元阵列等效电路图。
图3是说明实施例1半导体存储装置进行读出工作时的电荷和电压关系的图。
图4是说明实施例1半导体存储装置进行读出工作时的电荷和电压关系的图。
图5是在实施例1的半导体存储装置中，实现在读出数据之后使强电介质电容器的上电极和下电极之间的电位差为零的第2方法的等效电路图。
图6是在实施例1的半导体存储装置中，实现在读出数据之后使强电介质电容器的上电极和下电极之间的电位差为零的第3方法的等效电路图。
图7是在实施例1的半导体存储装置中，实现在读出数据之后使强电介质电容器的上电极和下电极之间的电位差为零的第4方法的等效电路图。
图8是构成实施例2半导体存储装置的存储单元等效电路图。
图9是说明实施例2半导体存储装置进行读出工作时的电荷和电压关系的图。
图10(a)以及图10(b)是表示实施例2半导体存储装置进行读出工作的时间图；图(a)是储存数据“1”时的脉冲波形图；图(b)是储存数据“0”时的脉冲波形图。
图11是说明实施例2半导体存储装置评价试验的等效电路图。
图12是表示作为实施例2半导体存储装置评价试验结果的数据读出次数和电压之间关系的图。
图13是表示作为实施例2半导体存储装置评价试验结果的保持时间和电压之间关系的图。
图14是实施例3半导体存储装置的存储阵列等效电路图。
图15是构成第1已有实施例半导体存储装置的存储单元等效电路图。
图16是构成第2已有实施例半导体存储装置的存储单元等效电路图。
图17是说明第2已有实施例半导体存储装置进行读出工作时的电荷和电压关系的图。
下面简要说明符号：
10—读出FET；11—漏极区域；12—源极区域；13—栅电极；14—衬底；20—选择FET；21—漏极区域；22—源极区域；23—栅电极；30—强电介质电容器；31—上电极；32—下电极；33—强电介质膜；40—第1选择FET；41—漏极区域；42—源极区域；43—栅电极；50—第1选择FET；51—漏极区域；52—源极区域；53—栅电极。
下面，参照附图详细说明本发明的实施例。
实施例1
下面，参照图1～图4来说明本发明实施例1的半导体存储装置及其驱动方法。
图1表示构成实施例1的半导体存储装置存储单元的等效电路图；实施例1的半导体存储装置包括：具有漏极区域11、源极区域12以及栅电极13的读出FET10；具有漏极区域21、源极区域22以及栅电极23的选择FET20；具有上电极31、下电极32以及强电介质膜33的强电介质电容器30；利用FET10、选择FET20以及强电介质电容器30来构成存储单元。
强电介质电容器30的下电极32连接读出FET10的栅电极13以及选择FET20的源极区域22；强电介质电容器30的上电极31连接选择FET20的漏极区域21以及字线WL；读出FET10的漏极区域11连接位线BL；读出FET10的源极区域12连接涂覆金属线CP；选择FET20的栅电极23连接控制线BS。而且，在图1中，14表示形成读出FET10的衬底。
图2表示把图1所示的存储单元按矩阵形状配置的存储单元阵列等效电路图。
如图2所示，构成第1行存储单元的强电介质电容器30的上电极31共同连接第1字线WL1；构成第2行存储单元的强电介质电容器30的上电极31共同连接第2字线WL2；构成第1列存储单元的读出FET10的漏极区域11共同连接第1条位线BL1；构成第2列存储单元的读出FET10的漏极区域11共同连接第2条位线BL2；构成第1行存储单元的读出FET10的源极区域12连接第1涂覆金属线CP1；构成第2行存储单元的读出FET10的源极区域12连接第2涂覆金属线CP2；构成第1列存储单元的选择FET20的栅电极23共同连接第1控制线BS1；构成第2列存储单元的选择FET20的栅电极23共同连接第2控制线BS2；
下面，就实施例1半导体存储装置的驱动方法进行说明。
(存入数据的工作)
实施例1半导体存储装置的存入工作情况如下。
在将读出FET10的栅电极以及衬底电位置于接地电位之后，将字线WL、位线BL、涂覆金属线CP以及控制线BS等所有信号线电位置于0V，然后，在字线WL上外加正或负的存入电压，使强电介质电容器30的强电介质膜33产生向下或向上的极化。在此，将强电介质膜33产生向下极化的状态定义为数据“1”：将强电介质膜33产生向上极化的状态定义为数据“0”。
下面，参照图3来说明进行存入工作时的电荷Q(纵轴)和电压V(横轴)之间的关系。而且，在图3中，4表示存入数据时的滞后回线；5表示存入数据“1”时的第1栅电极电容性负载线；6表示存入数据“0”时的第2栅电极电容性负载线；7表示偏置电压为0V时的第3栅电极电容性负载线。
例如，当把字线WL的电位设定为6V时，强电介质电容器30的强电介质膜33的极化大小对应滞后回线4的上端点a；当把字线WL的电位设定为-6V时，强电介质电容器30的强电介质膜33的极化大小对应滞后回线4的下端点b。
完成存入工作后，立即将字线WL的电位设定为0V。这样一来，当保存数据“1”(极化向下时)时，读出FET10的栅电极13的电位变成滞后回线4和第3栅电极电容性负载线7的第1交点c，保持正电位；当保存数据“0”(极化向上时)时，读出FET10的栅电极13的电位变成滞后回线4和第3栅电极电容性负载线7的第2交点d，保持负电位。
以这种状态，将控制线BS的电位提高到选择FET20的阈值电压以上，使选择FET20处于“导通”状态。这样一来，因为强电介质电容器30的上电极31以及下电极32的电位都会变成0V，所以当保存数据“1”时，读出FET10的栅电极13的电位从第1交点c移动到纵轴上的第1点e；当保存数据“0”时，读出FET10的栅电极13的电位从第2交点d移动到纵轴上的第2点f。
而后，即使将控制线BS的电位置于“0V”，使选择FET20处于“截止”状态，因为上电极31和下电极32之间的电位差为0，所以能够保存强电介质膜32极化的大小。
(读出数据的工作)
实施例1半导体存储装置的读出工作情况如下。
如以上所述，在进行了存入工作之后，使选择FET20处于“导通”状态，因为强电介质电容器30的上电极31以及下电极32的电位都会变成0V，所以如图3所示，当保存数据“1”时，读出FET10的栅电极13的电位从第1交点c移动到纵轴上的第1点e；当保存数据“0”时，读出FET10的栅电极13的电位从第2交点d移动到纵轴上的第2点f。
在此，将例如1.5V的电压外加到如图1所示的字线WL上。这样一来，在字线WL和衬底14之间产生1.5V的电位差，对应强电介质电容器30的电容值和读出FET10的栅电极电容值各自的大小对该电位差进行分压。强电介质电容器30电容值的电压依存性根据强电介质膜33的极化方向的不同而不同，即，根据数据是“1”或者是“0”而不同。下面，参照图4对此进行说明。
在字线WL上外加1.5V电压的状态与将保持极化的点置换到原点，同时将栅电极容量作为负载线时，该负载线与电压轴(横轴)在1.5V点上交叉的状态等效。如图4所示，这种状态等于将第4栅电极容量负载线8给与数据“1”，等于将第5栅电极容量负载线9给与数据“0”。
当把电压外加给字线WL时，在强电介质电容器30上也外加电压。因此，当字线WL的电位为1.5V时，相对于数据“1”，极化沿第1曲线A变化，在第1曲线A和第4栅电极容量负载线8的交点g处取得平衡，同时，相对于数据“0”，极化沿第2曲线B变化，在第2曲线B和第5栅电极容量负载线9的交点h处取得平衡。
交点i、交点i以及交点k决定各极化状态时的电位分配，相对于数据“1”，作为读出FET10的栅电极电位，在交点i和交点i之间分配大约0.7V；同时相对于数据“0”，作为读出FET10的栅电极电位，在交点i和交点k之间分配大约0.9V。
因此，如果把读出FET10的阈值电压设定在作为0.7V和0.9V中间值的0.8V，则当读出数据“1”时，读出FET10为“截止”状态；同时当读出数据“0”时，读出FET10为“导通”状态。
因此，如果在如图1所示的涂覆金属线CP和位线BL之间外加电位差，则当储存数据“1”时，在读出FET10中没有电流流动；另一方面，则当储存数据“0”时，在读出FET10中有电流流动，所以通过利用其他方式设置的电流检测部件检测流动在读出FET10中的电流，就能判断所储存的数据是“1”或者是“0”。
但是，在该读出工作中，向字线WL外加电压，对于数据“1”，是向增强极化的方向作用，但对于数据“0”，是向极化翻转的方向作用。因此，如果外加在强电介质电容器30上的电压超过其矫顽电压，则极化翻转；但在本实施例中，数据为“0”时，外加在强电介质电容器30上的电压为0.6V，小于作为矫顽电压的点m，故此极化不翻转，所以不用担心储存的数据会发生变化。
在此，通过调整强电介质电容器30的电容值和FET10的栅电极电容值，将外加在字线WL和衬底14之间的电压分配为：外加在强电介质电容器30的上电极31和下电极32之间的电压，和外加在读出FET10的栅电极13和衬底14之间的电压；最好把外加在强电介质电容器30上的电压值设定在不超过该强电介质电容器30的矫顽电压，即极化不翻转的值上。而且，在本实施例中，在进行读出工作时，把外加在强电介质电容器30上的电压值设定在不超过该强电介质电容器矫顽电压的值上，但是并不局限于此，也可以将其设定在满足以下条件的值上：即，当除去外加在强电介质电容器30上的读出电压时，能使强电介质膜33的极化偏位返回到读出数据前的偏位上。
这样一来，因为在进行读出工作时，强电介质膜33的极化不翻转，所以就不再需要进行每当进行数据读出工作时都要改变强电介质膜33的极化方向这一工作(极化翻转工作)。因此，在强电介质电容器的强电介质膜中难以产生极化疲劳劣化，所以能大幅度地提高半导体存储装置的保持特性。
(读出数据之后的工作)
下面，参照图1说明在读出数据之后，使强电介质电容器30的上电极31和下电极32之间的电位差为0的第1方法。
首先，将字线WL的电位设定在1.5V，在读出储存在强电介质电容器30中的数据之后，使字线WL的电位下降到0V。
其次，将控制线BS的电位提高到选择FET20的阈值电压以上，使选择FET20处于“导通”状态。这样一来，因为强电介质电容器30的上电极31以及下电极32通过选择FET20连接，所以上电极31以及下电极32的电位都会变成0V。
读出工作之后的强电介质膜33的极化电荷与工作之前的极化电荷几乎相等，强电介质电容器30的上电极31和下电极32之间的电位差为0，所以能抑制由强电介质电容器30的阻抗成分所造成的电位下降。而且，关于发生这种变化的机理，在实施例2中，参照图9详细进行说明。
下面，参照图5说明在读出数据之后，使强电介质电容器30的上电极31和下电极32之间的电位差为0的第2方法。
图5是表示实现使强电介质电容器30的上电极31和下电极32之间的电位差为零的第2方法的电路图，将FET20的漏极区域21连接到强电介质电容器30的下电极32和读出FET10的栅电极13之间，将选择FET20的源极区域22连接到涂覆金属线CP上。
首先，将字线WL的电位设定在1.5V，在读出储存在强电介质电容器30中的数据之后，使字线WL的电位下降到0V。这样一来，强电介质电容器30的上电极31的电位变成0V。
其次，将控制线BS的电位提高到选择FET20的阈值电压以上，使选择FET20处于“导通”状态。这样一来，因为强电介质电容器30的下电极32和被设定为0V的涂覆金属线CP通过选择FET20连接，所以下电极32的电位也变成0V。
下面，参照图6说明在读出数据之后，使强电介质电容器30的上电极31和下电极32之间的电位差为0的第3方法。
图6是表示实现使强电介质电容器30的上电极31和下电极32之间的电位差为零的第3方法的电路图，将FET20的漏极区域21连接到强电介质电容器30的下电极32和读出FET10的栅电极13之间，将选择FET20的源极区域22连接到接地线GND上。
首先，将字线WL的电位设定在1.5V，在读出储存在强电介质电容器30中的数据之后，使字线WL的电位下降到0V。这样一来，强电介质电容器30的上电极31的电位变成0V。
其次，将控制线BS的电位提高到选择FET20的阈值电压以上，使选择FET20处于“导通”状态。这样一来，因为强电介质电容器30的下电极32和接地线GND通过选择FET20连接，所以下电极32的电位也变成0V。
下面，参照图7说明在读出数据之后，使强电介质电容器30的上电极31和下电极32之间的电位差为0的第4方法。
图7是表示实现使强电介质电容器30的上电极31和下电极32之间的电位差为零的第4方法的电路图，将FET20的漏极区域21连接到强电介质电容器30的下电极32和读出FET10的栅电极13之间，将选择FET20的源极区域22连接到读出FET20的衬底14上。
首先，将字线WL的电位设定在1.5V，在读出储存在强电介质电容器30中的数据之后，使字线WL的电位下降到0V。这样一来，强电介质电容器30的上电极31的电位变成0V。
其次，将控制线BS的电位提高到选择FET20的阈值电压以上，使选择FET20处于“导通”状态。这样一来，因为强电介质电容器30的下电极32和被设定为0V的读出FET10的衬底14通过选择FET20连接，所以下电极32的电位也变成0V。
实施例2
下面，参照图8、图9、图10(a)以及图10(b)来说明本发明实施例2的半导体存储装置及其驱动方法。
图8表示构成实施例2的半导体存储装置存储单元的等效电路图；实施例2的半导体存储装置包括：具有漏极区域11、源极区域12以及栅电极13的读出FET(N沟道型晶体管)10；具有上电极31、下电极32以及强电介质膜33的强电介质电容器30；具有漏极区域41、源极区域42以及栅电极43的第1选择FET(P沟道型晶体管)40；具有漏极区域51、源极区域52以及栅电极53的第2选择FET(P沟道型晶体管)50。
强电介质电容器30的上电极31连接第1选择FET40的漏极区域41，同时还连接字线WL；强电介质电容器30的下电极32连接读出FET10的栅电极13、第1选择FET40的源极区域42以及第2选择FET50的漏极区域51；读出FET10的漏极区域11连接位线BL；读出FET10的源极区域12连接第2选择FET50的源极区域52，同时还连接复位线RST；第1选择FET40的栅电极43连接单元选择线BS；第2选择FET50的栅电极53连接读出单元选择线/RE。因此，读出FET10的栅电极13通过第2选择FET50连接复位线RST。
下面，就实施例2半导体存储装置的驱动方法进行说明。在实施例2半导体存储装置中，读出单元选择线/RE在不进行读出工作时，通常被设置在L电平(例如0V)的电位上，第2选择FET50在不进行读出工作时，通常为“导通”状态。因此，只有当进行读出工作时，电荷才从强电介质电容器30流入读出FET10的栅电极13。而且，在不进行读出工作时，第2选择FET50通过第1选择FET40连接字线WL和复位线RST，为进行存入数据的工作以及消除工作做准备。
(存入数据的工作)
实施例1半导体存储装置的存入工作情况如下。
在进行存入数据工作时，首先，通过使单元选择线BS为H电平(例如5V)，使第1选择FET40为“导通”状态；把强电介质电容器30的上电极31连接到字线WL上，同时把强电介质电容器30的下电极31通过第2选择FET50连接到复位线RST上。
而后，把复位线RST的电位保持在L电平(例如0V)上，把字线WL的电位设定在H电平上，通过在强电介质电容器30的上电极31和下电极32之间外加正的电位差，使强电介质膜33的极化向下，来储存数据“1”。
而后，把字线WL的电位设定在L电平上，使强电介质电容器30的上电极31和下电极32之间的电位差为0。
在进行数据消除工作时，通过把单元选择线BS设定在H电平，使第1选择FET40为“导通”状态，把强电介质电容器30的上电极31连接到字线WL上，同时把强电介质电容器30的下电极32通过第2选择FET50连接到复位线RST上。
而后，把字线WL的电位保持在L电平上，把复位线RST的电位提高到H电平上，通过在强电介质电容器30的上电极31和下电极32之间外加负的电位差，使强电介质膜33的极化向上，来使数据复位到“0”。
(读出数据的工作)
在进行数据读出的工作时，在把单元选择线BS设定在H电平上，使第1选择FET40为“导通”状态之后，把读出选择线/RS的电位设定在H电平上，使第2选择FET50为“截止”状态，同时把位线BL的电位设定在H电平上，并且把复位线RST的电位设定在L电平上。这样一来，在读出FET10的漏极区域11和源极区域12之间产生电位差，利用连接在位线BL上的读出放大器(省略图示)检测在字线WL上外加正的读出电压VRD时的位线BL的电压变化，因此来读出储存在强电介质电容器30中的数据。
但是，如果把读出FET10的阈值电压设为VT，把当强电介质电容器30储存数据“1”时，外加在读出FET10的栅电极13上的电压设为VS，把当强电介质电容器30储存数据“0”时，外加在读出FET10的栅电极13上的电压设为VR，则设定强电介质电容器30的电容值以及读出FET10的栅电极电容值，使不等式VR＞VT＞VS的关系成立。
下面，把在强电介质电容器30中储存“1”的情况和在强电介质电容器30中储存“0”的情况分开，参照图8以及图9来说明读出工作。
在图9中，纵轴表示储存在强电介质电容器30的强电介质膜33中的极化电荷，横轴表示外加在串联电路上的电压。而且，在图9中，E是储存数据“1”时，在字线WL上外加读出电压VRD时的读出FET10栅电极电容性负载线；F是储存数据“1”时，使在字线WL上外加的读出电压为0V时的读出FET10的栅电极电容性负载线；G是储存数据“0”时，在字线WL上外加读出电压VRD时的读出FET10栅电极电容性负载线；H是储存数据“0”时，使在字线WL上外加的读出电压为0V时的读出FET10的栅电极电容性负载线。
首先，预先将形成读出FET10的衬底14的电位设定在L电平上。
接着，按照所述一系列的读出工作，把强电介质电容器30的上电极31连接到字线WL上，同时把强电介质电容器30的下电极21连接到复位线RST上，然后把读出选择线/RE的电位设定在H电平上，使第2选择FET50为“截止”状态，同时把位线BL的电位设定在H电平上，并且把复位线RST的电位设定在L电平上。
在这种状态下，如果在字线WL上外加正的读出电压VRD，则将读出电压VRD外加到存在于字线WL和读出FET10的衬底14之间的由强电介质电容器30和读出FET10所构成的串联电路(以下仅称串联电路)上。
(储存数据“1”的情况)
当在强电介质电容器30上储存数据“1”时，保存在强电介质膜33中的极化电荷位于点p的位置上。而后，如把读出电压VRD外加到串联电路上，则该读出电压VRD被分压成为：在读出FET10的栅电极13和衬底14之间产生的电位差VS(点q和点r之间的电位差)，和在强电介质电容器30的上电极31和下电极32之间产生的电位差(VRD—VS)(点r和点p之间的电位差)。
但是，点r的位置以及电位差VS依存于读出FET10的栅电极容量的大小，利用该电位差VS来决定读出数据“1”时的读出FET10的沟道电导。
因此，在读出FET10的阈值电压VT和电位差VS之间，为了使VT＞VS的关系成立，如果设定强电介质电容器30的电容值和读出FET10的栅电极电容值的比(容量比)，则从设定在H电平上的位线BL，通过读出FET10的沟道区域向复位线RST流动的电流变得比较小，所以在位线BL的电位下降变小。
利用连接在位线BL上的读出放大器检测该位线BL的电压降，比较检测值和预先设定的基准值，如果检测值不小于基准值，则可判定储存有数据“1”。
(储存数据“0”的情况)
当在强电介质电容器30上储存数据“0”时，保存在强电介质膜33中的极化电荷位于点s的位置上。而后，如把读出电压VRD外加到串联电路上，则该读出电压VRD被分压成为：在读出FET10的栅电极13和衬底14之间产生的电位差VR(点t和点u之间的电位差)，和在强电介质电容器30的上电极31和下电极32之间产生的电位差(VRD—VR)(点u和点s之间的电位差)。
但是，点u的位置以及电位差VR依存于读出FET10的栅电极容量的大小，利用该电位差VR来决定读出数据“0”时的读出FET10的沟道电导。
因此，在读出FET10的阈值电压VT和电位差VR之间，为了使VR＞VT的关系成立，如果设定强电介质电容器30的电容值和读出FET10的栅电极电容值的比(容量比)，则从设定在H电平上的位线BL，通过读出FET10的沟道区域向复位线RST流动的电流变得比较大，所以在位线BL的电位下降变大。
利用连接在位线BL上的读出放大器检测该位线BL的电压降，比较检测值和预先设定的基准值，如果检测值小于基准值，则可判定储存有数据“0”。
这样一来，利用外加在字线WL上的读出电压VRD、强电介质电容器30的电容值、以及读出FET10的栅电极电容值就可以决定读出数据“1”或者数据“0”时，外加在读出FET10的栅电极13上的电压VS或者VR。
一般来说，使读出FET10的栅电极电容值小于强电介质电容器30的电容值，例如可以选择1∶4的容量比。
因此，在进行读出时，只在强电介质电容器30上外加读出电压VRD的1/5的电压。
因此，如果设容量比为1∶4，读出电压为VDR＝2.5V，则在强电介质电容器30上外加的电压仅为0.5V，低于强电介质电容器30的强电介质膜33的极化翻转所需要的电压(矫顽电压)。因此，当储存数据“0”时，即使在使强电介质膜33的极化翻转方向上外加读出电压，在强电介质膜33上也不发生极化翻转，所以不会产生伴随极化翻转的强电介质膜33的疲劳现象。
这样一来，如果适当选择外加在字线WL上的读出电压VRD、强电介质电容器30的电容值、以及读出FET10的栅电极电容值，则即使在强电介质膜33的极化翻转方向上外加读出电压(储存数据“0”的情况)，也不会产生极化翻转，但极化电荷的绝对值一定会减少点s和点U间的电位差这一部分。
因此，在本实施例中，在进行读出工作的最终阶段，将字线WL的电位从H电平降到L电平，同时将读出选择线/RE的电位置于H电平，并将第2选择FET50置于“导通”状态，因此可使强电介质电容器30的上电极31和下电极32之间的电位差为0V。
在将字线WL的电位从H电平降到L电平之前，将读出选择线/RE置于H电平上，并将第2选择FET50置于“导通”状态时，强电介质电容器30的强电介质膜33的极化电荷在饱和滞后回线的内侧区域内前进，当结束读出工作的最终阶段时，强电介质膜33的极化电荷位置变为点v。因此，读出之后的极化电荷与读出之前的极化电荷相比，明显变小。
如果利用这种驱动方法反复进行数据的读出工作，则读出数据“0”时的极化电荷绝对值将会逐渐减小直到变为0。
因此，在本实施例中，在将第2选择FET50置于“导通”状态，使强电介质电容器30的上电极31和下电极32之间的电位差为0V之前，强制性地把字线WL的电位设定到L电平上。
这样一来，虽然强电介质电容器30的强电介质膜33的极化电荷在饱和滞后回线的内侧区域内前进，但外加在字线WL上的读出电压为0时的读出FET10的栅电极电容性负载线H作用于强电介质电容器30，使强电介质膜33的极化电荷与纵轴在s点交叉。即，在强电介质电容器30上外加与读出时所施加的电压方向相反的电压(点v和点w之间的电位差)。因此，极化电荷从u点出发通过v点迅速地移动到w点。
但是，因为与强电介质电容器30的电容值相比，将读出FET10的栅电极电容性负载线的倾斜度设定得足够小(设定为大约1/4)，所以w点的极化电荷与s点的极化电荷几乎相等。
因此，此后即使将读出选择线/RE的电压置于L电平上，将第2选择FET50置于“导通”状态，使强电介质电容器30的上电极31和下电极32之间的电位差为0V，储存有数据“0”的强电介质电容器30的强电介质膜33的极化电荷的大小与读出前极化电荷的大小相比，几乎不发生变化。
下面，参照图10(a)以及图10(b)对读出工作的时间进行说明。而且，图10(a)是储存有数据“1”时的时间关系图；图10(b)是储存有数据“0”时的时间关系图。
(储存数据“1”的情况)
首先，在时刻t1把读出选择线/RE的电位置于H电平，将第2选择FET50置于“导通”状态，同时将位线BL的电位置于H电平。而且，将复位线RST的电位预先保持在L电平上。
其次，如果在时刻t2把字线WL的电位设定在读出电压VRD上，则将读出电压VRD外加到存在于字线WL和读出FET10的衬底14之间的串联电路上。此时，如果将分配到强电介质电容器30上的电压设为VF，将分配到读出FET10的电压设为VS，则VF＝VRD—VS的关系式成立。
在此，在读出FET10的阈值电压VT和分配给读出FET10的电压VS之间，为了使VT＞VS的关系成立，设定强电介质电容器30的电容值和读出FET10的栅电极电容值的比(容量比)，因为从设定在H电平上的位线BL，通过读出FET10的沟道区域向复位线RST流动的电流变得比较小，所以位线BL的电压降较小。
利用连接在位线BL上的读出放大器检测该二进制位线BL的电压降，比较检测值和预先设定的基准值，如果检测值不小于基准值，则可判定储存有数据“1”。
其次，如果在时刻t3把字线WL的电位降到L电平，则分配给强电介质电容器30的电压VF变为0。
因此，在时刻t4即使将读出选择线/RE降到L电平，分配给强电介质电容器30的电压VF仍保持为0，所以强电介质电容器30的强电介质膜33的极化不发生变化。
(储存数据“0”的情况)
首先，在时刻t1把读出选择线/RE的电位置于H电平，将第2选择FET50置于“导通”状态，同时将位线BL的电位置于H电平。而且，将复位线RST的电位预先保持在L电平上。
其次，如果在时刻t2把字线WL的电位设定在读出电压VRD上，则将读出电压VRD外加到存在于字线WL和读出FET10的衬底14之间的串联电路上。此时，如果将分配到强电介质电容器30上的电压设为VF，将分配到读出FET10的电压设为VR，则VF＝VRD—VR的关系式成立。
在此，在读出FET10的阈值电压VT和分配给读出FET10的电压VR之间，为了使VR＞VT的关系成立，设定强电介质电容器30的电容值和读出FET10的栅电极电容值的比(容量比)，因为从设定在H电平上的位线BL，通过读出FET10的沟道区域向复位线RST流动的电流变得比较大，所以位线BL的电压降较大。
利用连接在位线BL上的读出放大器检测该二进制位线BL的电压降，比较检测值和预先设定的基准值，如果检测值小于基准值，则可判定储存有数据“0”。
其次，通过在时刻t3把字线WL的电位强制性地降到L电平，在强电介质电容器30的上电极31和下电极32之间外加与读出电压VRD极性相反的电压。
然后，在时刻t4将读出选择线/RE的电位置于L电平上，使分配给强电介质电容器30的电压为0。
这样一来，在从时刻t3到时刻t4期间，对应数据“0”的极化再次被存入强电介质电容器30的强电介质膜33中。
通过以上所述的工作，对应数据“0”的强电介质电容器30的强电介质膜33的极化大小，从读出前到读出后期间不发生变化，所以能够稳定地反复读出数据“0”。
下面，参照图12以及图13来说明为评价实施例2所进行的试验结果。
如图11所示，评价试验是通过在连接有300KΩ电阻的位线BL上外加5V电压，同时将复位线RST作为接地电位，检测读出FET10漏极区域的电压Vout来进行的。
图12是表示读出次数(N)和电压Vout之间关系的图；无论是在储存数据“1”时还是在储存数据“0”时，至少当读出次数为1012时，电压Vout不下降。
图13是表示保持时间(h)和电压Vout之间关系的图；论是在储存数据“1”时还是在储存数据“0”时，即使保持时间接近1000小时，电压Vout也不下降。
而且，在本实施例中，是将读出FET10作为N沟道型MOS晶体管，将第1以及第2FET40、50作为P沟道型MOS晶体管；但作为替换，也可以将读出FET10作为P沟道型MOS晶体管，而将第1以及第2 FET40、50作为N沟道型MOS晶体管；并且，也可以将读出FET10、第1以及第2FET40、50作为同沟道型，使读出FET10的阱区域、第1以及第2FET40、50的阱区域互不相同。
实施例3
下面，参照图14来说明本发明实施例3的半导体存储装置及其驱动方法。
如图14所示，与实施例1相同，将在强电介质电容器30上并联连接有选择FET20的多个存储单元串联连接，在由串联连接的多个强电介质电容器30所构成的二进制位列的一端上连接读出FET10。而且，通过在行的方向上设置多数列的由多个强电介质电容器30所构成的二进制位列来构成存储单元阵列。
实施例3中的读出FET10、选择FET20以及强电介质电容器30的各自构成与实施例1相同。
如图14所示，在构成第1行存储单元的选择FET20的栅电极上连接第1字线WL1；在构成第2行存储单元的选择FET20的栅电极上连接第2字线WL2；以下以此类推，用同样方法来连接第3字线WL3以及第4字线WL4。
在由多个强电介质电容器30所构成的第1二进制位列的一端侧上连接第1控制线BS1，并且在另一端侧上连接读出FET10的栅电极，同时在该读出FET10的漏极区域上连接第1条位线BL1。而且，在由多个强电介质电容器30所构成的第2二进制位列的一端侧上连接第2控制线BS2，并且在另一端侧上连接读出FET10的栅电极，同时在该读出FET10的漏极区域上连接第2条位线BL2。而且，第1列以及第2列的读出FET10的源极区域共同连接涂覆金属线CP。
在实施例3中，例如当选择连接第1控制线BS1的第1二进制位列的第一行的存储单元时，在将第1字线WL1的电位设定在L电平上的同时，将第2～第4的字线WL2～WL4的电位设定在H电平上，使第2行～第4行的强电介质电容器30的上电极和下电极短路。因此，构成第1条二进制位列第一行存储单元的强电介质电容器30和第1条二进制位列的读出FET10串联连接，所以与实施例1的半导体存储装置等效。
因此，通过进行与实施例1相同的数据存入工作、数据读出工作以及数据读出工作后的工作，就能获得与实施例1相同的效果。
而且，在实施例1～3中，在进行读出工作时，利用由所储存的数据是“1”或者是“0”而使读出FET10的栅电极电位不同这一点来将读出FET10的变化反映在逻辑判断中，但是作为替换，也可以将读出FET10的栅电极电压导入读出放大器中，通过比较该栅电极电压和基准电压的大小或放大这两种电压的差值，来进行逻辑判断。
根据本发明的半导体存储装置及其驱动方法，因为读出电压的大小是当除去读出电压时，要使强电介质膜的极化偏位能返回到读出多值数据前的偏位，因此即使在读出储存在强电介质电容器中的多值数据中任何数据时都不会破坏读出的数据，所以无需进行再次存入数据的工作。因此，就不再需要实施每当进行数据读出工作时都要改变强电介质膜极化方向这一项工作(极化翻转工作)，在强电介质电容器的强电介质膜中难以产生极化疲劳性能的劣化问题，所以能大幅度地提高半导体存储装置的保持特性。

Claims (10)

1.一种半导体存储装置的驱动方法，是具有利用强电介质膜的极化偏位来存储多值数据的强电介质电容器，和连接所述强电介质电容器的上电极以及下电极中一方电极并检测所述强电介质膜极化偏位的检测部件的半导体存储装置的驱动方法；其特征在于：包括：
通过将读出电压外加到所述强电介质电容器的上电极以及下电极中的另一方电极上，利用所述检测部件检测所述强电介质膜的极化偏位，来读出所述多值数据的第1工序；
除去外加在所述另一方电极上的所述读出电压的第2工序；
在所述第1工序中外加的所述读出电压值的大小是：当利用所述第2工序除去所述读出电压时，能使所述强电介质膜的极化偏位返回到读出所述多值数据之前的偏位上。
2.根据权利要求1所述的半导体存储装置的驱动方法，其特征在于：还包括：在所述第2工序之后，使所述强电介质电容器的所述上电极和所述下电极之间的电位差为0的第3工序。
3.根据权利要求2所述的半导体存储装置的驱动方法，其特征在于：所述第3工序包括：在所述一方电极上外加与所述读出电压极性不同的电压之后，使所述电位差为0的工序。
4.根据权利要求2所述的半导体存储装置的驱动方法，其特征在于：所述半导体存储装置具有使所述强电介质电容器的所述一方电极和所述另一方电极导通或者断开的开关；
所述第3工序包括：通过利用所述开关使所述一方电极和所述另一方电极导通，来使所述电位差为0的工序。
5.根据权利要求2所述的半导体存储装置的驱动方法，其特征在于：所述半导体存储装置具有使所述强电介质电容器的所述一方电极和给定电位导通或者断开的开关；
所述第3工序包括：在将所述给定电位外加到所述强电介质电容器的所述另一方电极上的同时，通过利用所述开关使所述一方电极连接到所述给定电位上，来使所述电位差为0的工序。
6.根据权利要求1所述的半导体存储装置的驱动方法，其特征在于：在所述第1工序中外加的所述读出电压的大小是：当外加该读出电压时，能使外加在所述强电介质电容器的所述一方电极和所述另一方电极之间的电压低于所述强电介质电容器的矫顽电压。
7.根据权利要求1所述的半导体存储装置的驱动方法，其特征在于：所述检测部件具有电容性负载；
所述第1工序包括：将所述读出电压外加到由所述强电介质电容器和所述电容性负载所构成的串联电路两端的工序；
所述检测部件是通过按照所述强电介质电容器的电容值和所述电容性负载的电容值的比对所述读出电压进行的分压，来检测外加在所述电容性负载上的电压，并因此来检测所述强电介质膜的极化偏位。
8.根据权利要求1所述的半导体存储装置的驱动方法，其特征在于：所述检测部件具有形成在衬底上，并且栅电极连接所述强电介质电容器的所述一方电极的场效应型晶体管；
所述第1工序包括：将所述读出电压外加到所述强电介质电容器的所述另一方电极和所述衬底之间的工序；
所述检测部件是当按照所述强电介质电容器的电容值和所述场效应型晶体管的栅电极电容值的比对所述读出电压进行分压，并且所分电压被外加到所述场效应型晶体管的栅电极上时，通过检测流动在所述场效应型晶体管的漏极区域和源极区域之间的电流，来对所述强电介质膜的极化偏位进行检测的。
9.一种半导体存储装置的驱动方法，是具有各自利用强电介质膜的极化偏位来存储多值数据，并且相互之间串联连接的多个强电介质电容器，和分别并联连接所述多个强电介质电容器，并且对读出所述多值数据的所述强电介质电容器进行选择的多个选择晶体管，和与串联连接的所述多个强电介质电容器的一端侧相连接，并且通过检测利用所述选择晶体管所选择的所述强电介质电容器的所述强电介质膜的极化偏位，来读出所述多值数据的检测部件的半导体存储装置的驱动方法；其特征在于：包括：
将读出电压外加到所述强电介质电容器的上电极以及下电极中的一方电极上的第1工序；
除去外加在所述一方电极上的所述读出电压的第2工序；
在所述第1工序中外加的所述读出电压的大小是：当利用所述第2工序除去所述读出电压时，能使所述强电介质膜的极化偏位返回到读出所述多值数据之前的偏位上。
10.根据权利要求9所述的半导体存储装置的驱动方法，其特征在于：还包括：在所述第2工序之后，使所述强电介质电容器的所述上电极和所述下电极之间的电位差为0的第3工序。
CNB011188324A 2000-06-19 2001-06-19 半导体存储装置的驱动方法 Expired - Fee Related CN1210784C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP182642/2000 2000-06-19
JP2000182642 2000-06-19
JP268270/2000 2000-09-05
JP2000268270 2000-09-05

Publications (2)

Publication Number Publication Date
CN1329360A true CN1329360A (zh) 2002-01-02
CN1210784C CN1210784C (zh) 2005-07-13

Family

ID=26594164

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011188324A Expired - Fee Related CN1210784C (zh) 2000-06-19 2001-06-19 半导体存储装置的驱动方法

Country Status (4)

Country Link
US (1) US6449184B2 (zh)
EP (1) EP1170753A1 (zh)
KR (1) KR20010113554A (zh)
CN (1) CN1210784C (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6859548B2 (en) 1996-09-25 2005-02-22 Kabushiki Kaisha Toshiba Ultrasonic picture processing method and ultrasonic picture processing apparatus
JP2002083495A (ja) * 2000-06-30 2002-03-22 Seiko Epson Corp 半導体集積回路の情報記憶方法、半導体集積回路、その半導体集積回路を多数備えた半導体装置、及びその半導体装置を用いた電子機器
CN1229867C (zh) * 2000-07-13 2005-11-30 松下电器产业株式会社 半导体存储装置的驱动方法
US6924997B2 (en) 2000-09-25 2005-08-02 Symetrix Corporation Ferroelectric memory and method of operating same
WO2002091385A1 (en) * 2001-05-07 2002-11-14 Advanced Micro Devices, Inc. Molecular memory cell
AU2002340793A1 (en) * 2001-05-07 2002-11-18 Coatue Corporation Molecular memory device
KR100885276B1 (ko) 2001-05-07 2009-02-23 어드밴스드 마이크로 디바이시즈, 인코포레이티드 복합 분자 물질을 이용한 부동 게이트 메모리 디바이스
WO2002091496A2 (en) 2001-05-07 2002-11-14 Advanced Micro Devices, Inc. Reversible field-programmable electric interconnects
CN100367528C (zh) * 2001-05-07 2008-02-06 先进微装置公司 具储存效应的开关装置
KR100900080B1 (ko) * 2001-05-07 2009-06-01 어드밴스드 마이크로 디바이시즈, 인코포레이티드 자기 조립형 폴리머 막을 구비한 메모리 디바이스 및 그제조 방법
US6768157B2 (en) 2001-08-13 2004-07-27 Advanced Micro Devices, Inc. Memory device
US6806526B2 (en) 2001-08-13 2004-10-19 Advanced Micro Devices, Inc. Memory device
US6838720B2 (en) * 2001-08-13 2005-01-04 Advanced Micro Devices, Inc. Memory device with active passive layers
KR100860134B1 (ko) 2001-08-13 2008-09-25 어드밴스드 마이크로 디바이시즈, 인코포레이티드 메모리 셀
US6858481B2 (en) 2001-08-13 2005-02-22 Advanced Micro Devices, Inc. Memory device with active and passive layers
US6841818B2 (en) * 2001-09-03 2005-01-11 Thin Film Electronics Asa Non-volatile memory device utilizing dueterated materials
US6510073B1 (en) * 2002-01-31 2003-01-21 Sharp Laboratories Of America, Inc. Two transistor ferroelectric non-volatile memory
KR100433407B1 (ko) * 2002-02-06 2004-05-31 삼성광주전자 주식회사 업라이트형 진공청소기
KR100487920B1 (ko) * 2002-09-06 2005-05-06 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치
US7012276B2 (en) * 2002-09-17 2006-03-14 Advanced Micro Devices, Inc. Organic thin film Zener diodes
JP3988696B2 (ja) * 2003-03-27 2007-10-10 ソニー株式会社 データ読出方法及び半導体記憶装置
KR100593607B1 (ko) * 2004-05-13 2006-06-28 학교법인 동국대학교 강유전 반도체 물질을 포함하는 비휘발성 반도체 메모리소자 및 그 반도체 메모리 소자의 데이터 기입, 소거 및판독 방법
US8760907B2 (en) * 2010-11-30 2014-06-24 Radiant Technologies, Inc. Analog memories utilizing ferroelectric capacitors
CN108698972B (zh) 2016-02-25 2021-06-29 3M创新有限公司 在流反应器中制备(烷基)丙烯酸酯的方法
US9697882B1 (en) * 2016-08-30 2017-07-04 Radiant Technologies, Inc. Analog ferroelectric memory with improved temperature range
WO2018044510A1 (en) 2016-08-31 2018-03-08 Micron Technology, Inc. Apparatuses and methods including two transistor-one capacitor memory and for accessing same
JP6737953B2 (ja) 2016-08-31 2020-08-12 マイクロン テクノロジー，インク． 強誘電体メモリを含む装置および強誘電体メモリにアクセスするための方法
EP3507804A4 (en) 2016-08-31 2020-07-15 Micron Technology, INC. FERROELECTRIC STORAGE CELLS
WO2018044486A1 (en) 2016-08-31 2018-03-08 Micron Technology, Inc. Apparatuses and methods including ferroelectric memory and for operating ferroelectric memory
WO2018231610A1 (en) 2017-06-12 2018-12-20 3M Innovative Properties Company Methods of making benzophenonyl(alk)acrylic esters and substituted benzophenonyl(alk)acrylic esters in flow reactors
CN109087674A (zh) 2017-06-14 2018-12-25 萨摩亚商费洛储存科技股份有限公司 铁电内存及其数据读取、写入与制造方法和电容结构
US10867675B2 (en) 2017-07-13 2020-12-15 Micron Technology, Inc. Apparatuses and methods for memory including ferroelectric memory cells and dielectric memory cells

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4360896A (en) 1981-01-30 1982-11-23 The United States Of America As Represented By The Secretary Of The Army Write mode circuitry for photovoltaic ferroelectric memory cell
JP2777163B2 (ja) 1989-01-26 1998-07-16 株式会社東芝 強誘電体メモリ
JP2800745B2 (ja) * 1995-11-10 1998-09-21 日本電気株式会社 強誘電体メモリ
JPH09205181A (ja) * 1996-01-26 1997-08-05 Nec Corp 半導体装置
JP2982692B2 (ja) * 1996-06-06 1999-11-29 日本電気株式会社 不揮発性半導体メモリ装置およびその駆動方法
KR100206713B1 (ko) * 1996-10-09 1999-07-01 윤종용 강유전체 메모리 장치에서의 비파괴적 억세싱 방법 및 그 억세싱 회로
US5886920A (en) * 1997-12-01 1999-03-23 Motorola, Inc. Variable conducting element and method of programming
US6198652B1 (en) * 1998-04-13 2001-03-06 Kabushiki Kaisha Toshiba Non-volatile semiconductor integrated memory device
JP4299913B2 (ja) 1998-04-13 2009-07-22 株式会社東芝 半導体記憶装置
JP3961680B2 (ja) 1998-06-30 2007-08-22 株式会社東芝 半導体記憶装置
US6141238A (en) * 1999-08-30 2000-10-31 Micron Technology, Inc. Dynamic random access memory (DRAM) cells with repressed ferroelectric memory methods of reading same, and apparatuses including same
DE19952311B4 (de) * 1999-10-29 2006-07-13 Infineon Technologies Ag Integrierter Speicher mit Speicherzellen vom 2-Transistor/2-Kondensator-Typ

Also Published As

Publication number Publication date
KR20010113554A (ko) 2001-12-28
CN1210784C (zh) 2005-07-13
US20010053087A1 (en) 2001-12-20
US6449184B2 (en) 2002-09-10
EP1170753A1 (en) 2002-01-09

Similar Documents

Publication Publication Date Title
CN1210784C (zh) 半导体存储装置的驱动方法
CN100337333C (zh) 非易失性触发器
CN1129910C (zh) 基准电位发生装置和备有该装置的半导体存贮装置
CN1257553C (zh) 半导体存储装置的驱动方法
CN100338775C (zh) 在单个存储单元中存储多值数据的非易失性半导体存储器
CN1225024C (zh) 半导体存储装置及其驱动方法
CN1035291C (zh) 半导体存贮器件及其操作方法
CN1445784A (zh) 强感应体存储器及其动作方法和存储器装置
CN1494157A (zh) 半导体存储器件及其控制方法
CN1266704C (zh) 不用基准单元进行数据读出的薄膜磁性体存储器
CN1649026A (zh) 半导体存储装置
CN1717748A (zh) 驱动非易失性存储器的方法
CN1145970C (zh) 非易失半导体存储器
CN1658330A (zh) 非易失性半导体存储器件
CN1925059A (zh) 非易失性半导体记忆装置及其改写方法
CN1395253A (zh) 具备包含有隧道磁阻元件的存储单元的薄膜磁性体存储器
CN1894751A (zh) 电阻可变材料的初始化方法、包括电阻可变材料的存储器件及包含可变电阻器的非易失性存储电路的初始化方法
CN1542971A (zh) 半导体存储装置
CN1905074A (zh) 半导体存储器件
CN1574073A (zh) 具有多位控制功能的非易失性铁电存储器件
CN100347786C (zh) 设有不需要刷新操作的存储器单元的半导体存储装置
CN1892891A (zh) 半导体记忆装置
CN1453797A (zh) 半导体存储器
CN1271714C (zh) 可正确写入数据的半导体存储装置
CN1220265C (zh) 强电介质存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee