CN1322404A - 校准模数变换器的方法以及校准设备 - Google Patents
校准模数变换器的方法以及校准设备 Download PDFInfo
- Publication number
- CN1322404A CN1322404A CN00802000A CN00802000A CN1322404A CN 1322404 A CN1322404 A CN 1322404A CN 00802000 A CN00802000 A CN 00802000A CN 00802000 A CN00802000 A CN 00802000A CN 1322404 A CN1322404 A CN 1322404A
- Authority
- CN
- China
- Prior art keywords
- converter
- voltage
- correction term
- numerical value
- calibrator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
- H03M1/162—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in a single stage, i.e. recirculation type
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Abstract
本发明提供一种用于校准模数变换器的校准设备,该校准设备包括为模数变换器提供控制码的装置,由此获得的数值为变换器的输出;计算第二和第一数值之差作为要校准的电压区的残差的装置;通过将相邻校准电压区的校正项与该电压区的残差相加计算与该电压区相关的校正项的装置;以及当模数变换器用于将包含在电压区的一个信号从模拟变换为数字形式时,利用该校正项校正从模数变换器得到的数值的装置。
Description
本发明涉及模数变换器。本发明尤其涉及校准模数变换器的方法和设备。
通信是发展最快的一种商业领域,因此越来越大的数据量通过移动和固定的通信网络传输。通信系统是数字的,但围绕它们的世界是模拟的;因此我们需要模数变换器(ADC)。当我们说话时,我们发出一个模拟信号,而我们听到的声音也是模拟的。另外,传输数字信号通过空气从一个移动电话到一个基站的电磁辐射是模拟的。然而,这些模拟信号以数字格式被处理,因为数字世界更能容忍来自各种误差源的干扰。以数字格式处理信号的另一原因是数字电路的设计自动化使得我们能设计出更为复杂的数字电路。
ADC是一种将连续模拟信号变换为离散和量化的数字信号的设备。ADC的通过量常限制处理模拟输入的数字系统的通过量。通过量是在给定周期内处理的转换数。信息传输率不能超出信道容量(C)。最大信道容量可通过应用哈里-仙农定律来计算。对于具有带宽B和信噪功率比SNR2的系统,最大信道容量C为
C=Blog(SNR2+1)。
通过设计一种在一个时钟周期内能处理更多信息的更为精确的ADC,可增加SNR。通过提高速度可增加带宽,即设计一种在一个时间单位内有更多时钟周期的变换器。
对于高速和高精度的ADC,流水线(pipeline)结构能产生最佳效果。在流水线ADC中,一些相对简单的流水线级串联。每级产生ADC总输出比特的一部分。流水线结构在功率耗散上有效。尽管基站上的功率耗散不象在移动电话上那样是个关键因素,但它仍需认真考虑。
诸如电容和晶体管的模拟组件的匹配,在集成电路中仍是一个问题。任何失配将使输出减小。如果添加了某些附加电路,这种失配可以测量,而且它引起的误差也可通过数字计算来校正。这就称为校准。除了数字校准,现已开发了模拟和机械校准方法。
本发明的目的是提供一种校准模数变换器的方法,该方法执行容易且速度快。
本发明的另一目的是提供一种用于校准模数变换器的设备。
本发明提供一种校准模数变换器的方法,该方法包括步骤:为响应提供给模数变换器的一个模拟信号而得到的数值的校正项给出一个初值;为模数变换器提供一个输入,其输入电压包含在要校准的电压区,选择所述输入电压以便对应该输入电压的数值基本上与第一数值和第二数值相当;为模数变换器提供第一控制码,由此得到的第一数值为变换器的输出;为模数变换器提供第二控制码,由此得到的第二数字值为变换器的输出;计算第二和第一数值之差作为要校准的电压区的残差;通过将相邻校准电压区的校正项与该电压区的残差相加,计算与该电压区有关的校正项,该校正项为第一电压区中校正项的初始值;在内存中存储与该电压区有关的校正项,以在模数变换器用于将包含在电压区间的电压区的信号从模拟形式变换为数字形式时,利用该校正项校正从模数变换器得到的数字值;利用模数变换器电压区间中的下一电压区替换该电压区;重复前面七个步骤直到为每个电压区找到一个校正项;从变换器读取当模拟信号变换为数字信号时所得到的数值;从内存读取对应该数值的校正项;利用所述校正项校正所述数值;在变换期间重复前面三个步骤。
本发明还提供一种用于校准模数变换器的校准设备,其中该校准设备包括:为响应提供给模数变换器的一个模拟信号而得到的数值的校正项给出一个初值的装置;为模数变换器提供一个输入信号,其输入电压包含在要校准的电压区的装置,选择所述输入电压以便对应该输入电压的数值基本上与第一数值和第二数值相当;为模数变换器提供第一控制码的装置,由此得到的第一数字为变换器的输出;为模数变换器提供第二控制码的装置,由此得到的第二数值为变换器的输出;计算第二和第一数值之差作为要校准的电压区残差的装置;通过将相邻校准电压区的校正项与电压区残差相加,计算与该电压区有关的校正项的装置,该校正项为第一电压区中校正项的初值;在内存中存储与该电压区有关的校正项的装置,以在模数变换器用于将包含在电压区间的电压区的一个信号从模拟形式变换为数字形式时,利用该校正项校正从模数变换器得到的数值;利用模数变换器电压区间中的下一电压区替换该电压区的装置;重复前面七个步骤直到为每个电压区找到一个校正项的装置;从变换器读取当模拟信号变换为数字信号时所得到的数值的装置;从内存读取对应该字值的校正项的装置;利用所述校正项校正所述数值的装置;在变换期间重复前面三个步骤的装置。
本发明涉及模数变换器(ADC)的校准。在一个优选实施例中,ADC为一个流水线ADC。在根据本发明的方法中,目的是将ADC的电压区间分为输入电压区,以及为接收作为模拟输入的输出的数字输出寻找一个校正项。接着在模数变换期间可利用对应的校正项校正数字输出。本发明提供的校准设备可做在要校准的ADC内部,或做在ADC外部。本发明并不限制该校准设备是在内部还是外部。
本发明的优点是它提供一种用于发现模数变换器接收和预期输出之间的误差的精确方法。这就是实现高分辨率ADC的基础。
下面参考附图描述本发明,其中:
图1A为瞬时(flash)ADC视图,
图1B为两级瞬时ADC视图,
图2为流水线ADC视图,
图3A和3B为根据本发明的方法视图,
图4示出了作为模拟输出的函数的数字输出残差,
图5为ADC的电压区间视图以及它如何分成电压区,
图6示出了根据本发明的流水线ADC的一个优选实施例。
下面参考附图描述本发明。图1示出了一个简单的瞬时ADC 100,它是最简单的模数变换器。如图1示出的,瞬时ADC 100包括比较器108A-108N,它比较输入电压102与相应的基准电压110A-110N。B在此为比特表示的分辨率,而ADC 100的输入范围为从0-V(R)。V(IN)102为模拟输入电压,而BO(0)-BO(B-1)104A-104N分别为从比较器108A...108N的输出比特。抽样和保持电路(S/H)106不是必需的,但如果要变换高频输入信号102,它能提高精度。基准电压110A-110N可利用一个电阻串和电压缓冲器产生。
瞬时变换器为最快的ADC,但它们的功耗和管芯面积(die area)随精度的提高而呈指数增加。匹配问题和由增加管芯面积引起的问题限制了瞬时ADC的精度。另外,大量的比较器造成高功耗。只有高达7位的分辨率才适用于瞬时ADC。据报道,瞬时ADC已具有500 Ms/s变换率和6位的精度。另一方面,利用25 Ms/s的变换率已实现8位的精度。
图1B示出了一种更先进的ADC,即,两级瞬时ADC 120。信号从模拟到数字的变换分两步进行。第一步或第一瞬时ADC 100A产生B1数字比特122,它们接着通过数模变换器124变换回模拟信号126。通过加法器128从输入电压102中减去得到的电压126,而且残差130被送入下一瞬时ADC 100B。第二级或第二瞬时ADC 100B产生N-B1最低有效位132,在此N指的是ADC的比特分辨率。
两级瞬时ADC 120的变换速度低于简单瞬时ADC 100,但两级瞬时ADC 120只需要2·2N/2个比较器108A-108N。由于两级瞬时ADC 120硬件少,而且是通过两级实现变换的,因此它能得到更高的精度。据报道,两级瞬时ADC在50 Ms/s的抽样速率下能实现12位的精度。利用128 Ms/s的抽样速度也能得到这一精度。然而,在这种情况下,功率耗散太高。
如果ADC不止两级,它就称为多级或分波段ADC。增加的各级能减少所需的硬件数量,但需要更多时间用于变换。如果各级之间加入一个抽样和保持功能,那么该变换器就称为流水线ADC。在流水线ADC中,有多个抽样同时被变换,而在多级ADC中,在任何一个给定时刻只有一个抽样被变换。在必须同时具有高速和高精度的ADC中,最常用的布局是流水线布局。一些制造商想在没有任何校准时实现12位的分辨率。甚至已报道有14位的无校准ADC。然而,这种分辨率对变换器中的电容和其它组件的要求很高。利用校准可减小匹配要求。已报道利用校准可达到16位的精度。
图2给出了流水线ADC 120的方框图。粗线表示数字信号,而细线为模拟信号。该变换器包括N个流水线级202A-202N。抽样的模拟输入信号102A在第一级202A进行处理,接着送入第二流水线级202B,并进一步送入之后各级。流水线级202B内的ADA 100A将模拟输入102B变换为B位的数字字204A。瞬时结构通常用于ADC100A,因为它的最关键特性是变换速度。MSB位在第一级202A变换,而LSB位在nth级202N变换。数模变换器(DAC)124将数字字204B变换回模拟电压V(D)126。接着在加法器128从输入电压V(IN)102A中减去这个电压126,而且结果130在放大器206中放大2B倍。下一级抽样放大的电压102C。从1到n-1的202A-202N-1级情况类似。最后一级202N只变换其输入电压102N为B个LSB位204N。当最后一级202N的比较功能完成后,ADC 200的数字输出字204也就绪。数字延迟块208为不同流水线级202A...202N的输出引入不同时延,以便变换结果的每位同时出现在输出中。
图2的变换器200的分辨率只是级数N乘以202A...202N级的分辨率B。理论上,仅通过增加流水线级数就很容易提高流水线ADC的分辨率。但是这些功能块的非理想性开始制约某个点的精度。通过增加级数来提高分辨率对抽样频率fs或通过量毫无作用。相反,等待时间、功率耗散和管芯面积将线性增加。
流水线ADC有一些典型的误差来源,这限制了ADC的性能。其中一些误差的一部分可利用附加电路校正。在流水线级传输函数中的误差典型地为下面列举的其中一个:a)增益误差,b)比较器偏差,c)流水线级的偏置,d)来自运算放大器的有限增益的误差。电容器的失配是增益误差中的最通常来源。当存在偏差,例如在三个比较器的其中两个存在偏差时,第一比较器的输出在输入电压太低时改变,即比较器有偏置Voff。这使得DAC的输出在一个错误的模拟输入值时改变。因为减法功能是在错误的值进行的,放大使得输出电压超过下一级的输入电压范围。比较器基准电压上的误差与比较器的偏差具有相同的效果。
流水线级的误差可能使输出电压超过下一级的输入范围,导致丢失判决电平。而这种误差是利用数字校正算法无法校正的。另一方面,当最大输出小于最高输出或最小输出超过下一流水线级的最低比较点时,出现丢失码。在这种情况下,将无法达到数字输出的某些值。如果电路在多个判决电平(即,比较器)有足够的冗余,则可利用数字校正校正丢失码。
变换期间流水线ADC的典型误差源以及减小这些误差效果的方法可很方便地通过表1归纳。
表1
减小误差的途径 | 误差 |
数字校正 | 比较器的偏置和基准电压误差 |
校准 | 电容器失配有限的运算放大器增益减小的级间增益注入电荷比较器偏置 |
无法校正的 | 时钟起伏还原不充分噪声 |
设计ADC的最简单方式是保持所有各级相似。然而各级到LSB级的性能可通过按比例换算(scaling)来优化。比例换算意味着对LSB级采用不那么精确的流水线级,采用比例换算是因为后面的流水线级比第一流水线级容许更多的误差和噪声。这是由流水线级的放大功能导致的。比例换算的典型目标是电容器的尺寸以及运算放大器的功耗。具有较大电容器的流水线级产生的噪声较小,但具有较小电容器的流水线级功耗和管芯面积要小。KT/C噪声(即,热噪声),或电容器的匹配定义最小许可抽样电容器的尺寸。如果校准是用于减小由不充分匹配引起的误差,那么噪声将限制电容器的尺寸。对于比例换算我们必须付出的代价是设计时间和复杂度的增加,因为设计者不得不设计多个流水线级,而不是只设计一个流水线级然后再拷贝它。只要使用两种不同的流水线级,就需要提供最小附加设计。这意味着从流水线起点开始的两级较大,而其余各级较小。然而,如果利用一个换算系数按比例减小每一级,就能实现与前一级相比,产生的效果在功耗或管芯面积上更为有效。如果该比例系数等于级间增益的平方,那么每级将对输入产生同样大的噪声并消耗不同数量的功率。这可能导致第一级的功率耗散过大。当使用‘1’的比例系数时,所有各级相同并消耗相同数量的功率,但大部分减小输入的噪声功率来自于MSB级。最佳系数存在于级间增益的平方与‘1’之间的某一点。由于流水线的最后各级对精度的影响很小,因此在流水线的某一点停止换算是合情合理的。
校准可定义为测量作为校准阶段数量的函数的ADC误差,以及之后利用这个信息来校正电路的输出。在数字校准电路中,测量的误差保存在内存中并利用数字逻辑进行处理。在进行变换时,ADC利用这些测量值和来自变换的值计算校正的输出。校准使得能校正ADC的静态误差。校准可认为是自动电调整。目前已使用调整IC电路来改进组件的匹配或为组件产生精确的绝对值。在校准后典型地只进行一次调整。例如已经采用激光束来进行调整。调整的缺陷是,由于需要调整动作而降低了芯片的测试速度;因此调整增加了大规模生产的成本。另一方面,在每次芯片加电后至少自动执行一次校准。因此在制造中它不需要任何额外的操作,而且某些老化效果甚至设备环境的变化也能考虑。时常的重复校准能减小由操作环境的变化引起的误差。带有校准算法的流水线变换器需要一些额外的流水线级来避免数字计算中有限字长度误差,以及提供所需的冗余。一般来说,尽管存在所有可能的误差,ADC必须提供判决电平,判决电平被分隔得小于变换分辨率的一个LSB,以能校正误差。
本发明的目的是引入一种校准ADC的新方法和设备。现在通过首先参考图3A和3B所示的方法描述本发明。在初始步骤300,电压区间V被分为较小的电压区V0-VN。电压区间在此指的是包含ADC能变换的模拟电压的电压范围。电压区间V最好根据要校准的MSB位给出的分类数分成电压区V0-VN。例如,如果校准3个最高有效位,那么将有8个电压区。在步骤302,为首先被校准的电压区V0的校正项设置一个初值m(0)。在一个优选实施例中,初值设置为(0),即m(0)=0。在另一个优选实施例中,属于电压区V0的一个输入信号输入到ADC。接着读取对应的数值。最后,计算接收数值和理想数值之差,并在之后将其用作电压区V0的校正项m(0)。从步骤302得到初值m(0)后,在步骤303选择第二电压区V1。在一个优选实施例中,校准从电压区间V的最小电压开始,而在另一个实施例中,校准从ADC电压区间V的中部开始。然而,本发明并不限制于从电压区V0-VN开始校准。在步骤304继续进行校准,在此一个模拟输入电压输入到ADC。选择该模拟电压,以便对应该输入电压的数值基本上与第一数值和第二数值同样大。在一个优选实施例中,选择输入电压以便模拟输入给出的数字输出值基本上位于所提及的两个数值的中间。第一数值在此指的是当第一控制码输入到ADC时接收的数值。第二数值在此指的是当第二控制码输入到ADC时接收的数值。在下一步骤306,第一控制码输入到ADC,并存储接收的数值do(1)。在步骤308,第二控制码输入到ADC,并读取接收的数值do(2)。接着在步骤310计算这两个值之差e(1),即e(1)=do(2a)-do(1a)。现在在步骤312得到电压区V1的校正项m(1),即m(0)-e(1)。表2示意了基于残差e的校正项m的计算。表2校正项的计算
电压区/地址 | 校正项,M(N) |
000 | m(0)=e(0) |
001 | m(1)=m(0)-e(1) |
010 | m(2)=m(1)-e(2) |
在一个优选实施例中,校准项在内存中的地址由表2所示的数字输出指示。因此,如果电压区V0在表2由数字输出‘000’指示,那么校正项m(0)存储在内存位置‘000’。在步骤316检查是否已为每个电压区V1-VN找到校正项。如果还有一个电压区的校正项需要寻找,就重复步骤303-314。当步骤316做出肯定回答时完成校准。校准信息信息用于步骤320-324,在步骤320-324,模拟输入变换为数字信息。首先在步骤322接收模拟输入。在步骤322从内存中读取与该模拟输入有关的校正项。在一个优选实施例中,校正项从由数字输出比特指示的内存位置处读取。最后,在步骤324,利用与该数字输出相关的校正项校正数字输出。利用校正项m(N)校正的电压区N的数字输出可由公式D(c)=D(r)+m(N)示意,在此D(c)指的是校正的数字输出,而D(r)为没有校正的数字输出。
图4示意了作为模拟输入的函数的数字输出。x轴表示模拟输入102,而y轴表示数字输出204。模拟输入102也在x轴下方显示,作为数字输出400的对应最高有效位(MSB)的基准。从图中可看出,当模拟输入102对应数字输出‘000’时,残差e0等于‘a’。在此‘a’表示测量输出406A和理想输出404之差。模拟输入’000’的校正项406因此为‘-a’,以补偿ADC中的误差‘a’。
图5进一步阐明了本发明中的‘电压区间’和‘电压区’的概念。ADC的电压区间500为ADC能转换的一组电压。在图5中,ADC的电压区间500包括电压‘最小’和‘最大’之间的所有输入电压。电压区502表示为V1-V8。当用于校准的输入电压用字母a-g表示时,第一电压区V1由‘最小’和‘a’之间的电压定义。第二电压区V2由‘a’和‘b’之间的电压定义,依次类推。对应模拟输入的数字输出204的最高有效位显示在图4的中部。内存504示出了校正项402是如何存储到内存位置506的。
举例来说,校准ADC的电压区V5时,输入电压为‘d’,而前一校准的电压区V4的校正项为m(4)。如果提供的电压例如有10位,电压‘d’将为‘1000000000’。这就能看出是如何选择‘d’以使之基本上位于电压区V4和V5之间。这个例子中的第一控制码为‘011’(参考V4),而第二控制码为‘100’(参考V5)。从第一和第二控制码的数字输出可计算残差e(5),接着计算V5的校正项m(5),即:m(5)=m(4)+e(5)。
现在参考图6所示的一个优选实施例描述根据本发明的设备。图6示出了一个流水线ADC以及与ADC相连的一个校准设备。图中粗线表示数字信息而细线表示模拟信息。该校准设备基本上包括校准控制600、时延块602、数模变换器124A、复用设备606A-606N和614、内存610、数字时延和逻辑、时延设备604以及加法器608。校准控制600负责协调校准。校准控制的一个任务是协调在校准期间输入ADC的模拟信号。因此,选择当前校准区也是校准控制的一个任务。该校准协调还为电压区的校准项提供初值。在一个优选实施例中,利用一个数模变换器DAC提供模拟输入。模拟信号在进入第一流水线级202A之前通过复用设备614。复用设备614或在校准期间从DAC 124A或在变换期间从V(IN)102接收模拟输入。复用设备604还从校准控制600接收一个直接数字输入602,该数字信息602包含应选择哪个模拟输入复用设备的信息。图中更详细地示意了一个流水线级202B。从中可看出,复用设备606B有一个来自次级ADC 100B的输入以及一个来自校准控制600的输入。校准控制600通过数字连接提供复用设备606B控制码602B。根据数字信息602B,复用设备606B可判断是使用从ADC100B中的比较器接收的信息还是使用控制码替代比较器信息。仅在要校准的各级提供复用设备606B。如果例如ADC的分辨率N=12,那么要校准的级数将为12/3=4。要校准的级数最好为N/2或N/3,但也可为其它一些数。利用电容切换技术(SC-技术)实现的一个流水线级的DAC606B、累加器128和放大器206功能是通过连接电容器运算放大器和适当的基准电压执行的。经校准的流水线级的模拟功能是利用对属于一个电压区的每个输入电压相同的连接实现的。在相邻区,这些连接稍微不同,因此产生的误差也不同。这些误差上的差异被测量。ADC级根据模拟输入信息产生比特,而且这些比特传递到数字时延和逻辑设备612。数字时延和逻辑设备612计算残差和校正项。数字时延和逻辑612有与内存610的接口,在内存610它存储与不同电压区有关的校正项。在模数变换期间,从对应比较器输出端的内存610位置读取校正项。在模数变换期间,时延设备604读取没有利用校正项校正的数字输出数据。如果需要的话,时延设备604也可引起数字输出一些时延,这样就可在加法器608同时读取数字输出和与该数字输出相关的校正项。加法器608从时延设备604接收未校正和可能时延的输入信号以及从内存610接收对应的校正项作为输入。加法器608将这些输入累加并提供利用校正项校正的数字输出比特NB。
校准所需的组件最好位于要校准的ADC内,但本发明并不限于这个实施例。校准设备也可位于ADC外部。用于校准的组件可利用软件实现,也可作为独立的逻辑组件或ASIC组件。本领域的技术人员知道,ADC不止包含附图中所示的组件,但那些组件对本发明来讲不是必须描述的。前面的描述是为了示意本发明而不是进行限制。因为本发明的技术人员能对所述实施例进行结合本发明精神和本质的改进,本发明的范围应仅受所附权利要求书和其等效物的限制。
Claims (22)
1.一种校准模数变换器的方法,其特征在于:
(302)为响应提供给模数变换器的模拟信号而得到的一个数值的校正项给出一个初值;
(304)为模数变换器提供一个输入,其输入电压包含在要校准的电压区,选择所述输入电压以便对应该输入电压的数值基本上与第一数值和第二数值相同;
(306)为模数变换器提供第一控制码,由此得到的第一数值为变换器的输出;
(308)为模数变换器提供第二控制码,由此得到的第二数值为变换器的输出;
(310)计算第二和第一数值之差作为要校准的电压区的残差;
(312)通过将相邻校准电压区的校正项与该电压区的残差相加,计算与该电压区有关的校正项,该校正项为第一电压区中校正项的初值;
(314)在内存中存储与该电压区有关的校正项,以在当模数变换器用于将包含在电压区间的电压区的信号从模拟变换为数字形式时,利用该校正项校正从模数变换器得到的数值,
用模数变换器电压区间中的下一电压区取代该电压区;
(318)重复前面七个步骤直到为每个电压区找到一个校正项;
(320)从变换器读取当模拟信号变换为数字信号时所得到的数值;
(322)从内存读取对应该数值的校正项;
(324)利用所述校正项校正所述数值;
在变换期间重复前面三个步骤。
2.根据权利要求1的方法,其特征在于:
当为该数值计算校正项的初值时,提供给模数变换器一个信号,其输入电压包含在第一电压区中;
读取从输入电压变换的数值;
计算作为输出而得到的数值与对应该输入电压的理想数值之间的差值;
在内存中存储与该差值相等的校正项,以在模数变换器用于将包含在电压区间第一电压区的信号从模拟形式变换为数字形式时,利用该校正项校正从模数变换器得到的数值,当计算下面的电压区的校正项时,所述校正项被进一步用做校准的初值。
3.根据权利要求1的方法,其特征在于:
将0设置为该数值的校正项的初值。
4.根据权利要求1、2或3的方法,其特征在于:
基本上从电压区间的中部选择第一电压区;
为一个或多个电压区形成校正项,这些电压区位于比模数变换器电压区间中部要高的电平;
为一个或几个电压区形成校正项,这些电压区位于比模数变换器电压区间中部要低的电平。
5.根据权利要求1的方法,其特征在于,利用提供给模数变换器的控制码控制模数变换器的操作,以便一个或多个比较器的输出在模数变换器中被与控制码有关的比特取代。
6.根据权利要求1或2的方法,其特征在于:
至少两次形成第一数值,以及根据所述两个或多个数值形成第一平均值;
至少两次形成第二数值,以及根据所述两个或多个数值形成第二平均值;
计算第二和第一平均值之差作为残差。
7.根据权利要求1或2的方法,其特征在于:
至少两次形成要校准的电压区的残差;
利用在前一步骤中形成的两个或多个残差组成平均残差值,所述平均值用于计算该电压区的校正项。
8.根据权利要求1的方法,其特征在于:
当为该数值计算校正项时,从残差中减去对应模数变换器最低有效位的数值。
9.根据权利要求1的方法,其特征在于:
在由一个或多个比较器的输出指示的存储位置上存储电压区的校正项;
在变换期间,从一个或多个比较器的输出指示的存储位置读取电压区的校正项。
10.根据权利要求1的方法,其特征在于:
利用数模变换器形成提供给模数变换器的模拟电压。
11.根据权利要求1的方法,其特征在于:
该模数变换器为流水线模数变换器。
12.一种用于校准模数变换器的校准设备,其特征在于,该校准设备包括:
(600)为响应提供给模数变换器的模拟信号而得到的数值的校正项给出一个初值的装置;
(124A)为模数变换器提供一个输入信号,其输入电压包含在要校准的电压区的装置,选择所述输入电压以便对应该输入电压的数值基本上与第一数值和第二数值相同;
(600)为模数变换器提供第一控制码的装置,由此得到的第一数值为变换器的输出;
(600)为模数变换器提供第二控制码的装置,由此得到的第二数值为变换器的输出;
(612)计算第二和第一数值之差作为要校准的电压区的残差的装置;
(612)通过将相邻校准电压区的校正项与该电压区的残差相加,计算与该电压区有关的校正项的装置,该校正项为第一电压区的校正项的初值;
(612)在内存(610)中存储与该电压区有关的校正项的装置,以在当模数变换器用于将包含在电压区间的电压区的信号从模拟变换为数字形式时,利用校正项校正从模数变换器得到的数值;
(600)利用模数变换器电压区间中的下一电压区替换该电压区的装置;
(600)重复前面七个步骤直到为每个电压区找到一个校正项的装置;
(604)从变换器读取当模拟信号变换为数字信号时所得到的数值的装置;
(608)从内存读取对应该数值的校正项的装置;
(608)利用所述校正项校正所述数值的装置;
(608)在变换期间重复前面三个步骤的装置。
13.根据权利要求12的校准设备,其特征在于,该校准设备包括:
当为该数值的校正项计算初值时,提供给模数变换器一个信号,其输入电压包含在第一电压区的装置;
读取从输入电压变换的数值的装置;
计算输出得到的数值与对应该输入电压的理想数值之差的装置;
在内存中存储与差值相等的校正项的装置,以在当模数变换器用于将包含在电压区间的第一电压区的信号从模拟形式变换为数字形式时,利用该校正项校正从模数变换器得到的数值,当计算下面的电压区的校正项时,所述校正项被进一步用做校准中的初值。
14.根据权利要求12的校准设备,其特征在于,该校准设备包括:
将0设置为该数值的校正项的初值的装置。
15.根据权利要求12、13或14的校准设备,其特征在于,该校准设备包括:
基本上从电压区间的中部选择第一电压区的装置;
为一个或多个电压区形成校正项的装置,这些电压区位于比模数变换器电压区间中部要高的电平;
为一个或几个电压区形成校正项的装置,这些电压区位于比模数变换器电压区间中部要低的电平。
16.根据权利要求12的校准设备,其特征在于,该校准设备包括利用提供给模数变换器的控制码控制模数变换器的操作的装置,以便一个或多个比较器的输出在模数变换器中被与控制码有关的比特取代。
17.根据权利要求12或13的校准设备,其特征在于,该校准设备包括:
至少两次形成第一数值,以及根据所述两个或多个数值形成第一平均值的装置;
至少两次形成第二数值,以及根据所述两个或多个数值形成第二平均值的装置;
计算第二和第一平均值之差作为残差的装置。
18.根据权利要求12或13的校准设备,其特征在于,该校准设备包括:
至少两次形成要校准的电压区的残差的装置;
利用在前一步骤中形成的两个或多个残差形成平均残差值的装置,所述平均值用于计算该电压区的校正项。
19.根据权利要求12的校准设备,其特征在于,该校准设备包括:
当计算该数值的校正项时,从残差中减去对应模数变换器最低有效位的数值的装置。
20.根据权利要求12的校准设备,其特征在于,该校准设备包括:
在由一个或多个比较器的输出指示的存储位置存储该电压区的校正项的装置;
在变换期间从一个或多个比较器的输出指示的存储位置读取该电压区的校正项的装置。
21.根据权利要求12的校准设备,其特征在于,该校准设备包括:
利用数模变换器形成提供给模数变换器的模拟电压的装置。
22.根据权利要求12的校准设备,其特征在于:
该模数变换器为流水线模数变换器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FI19992001 | 1999-09-20 | ||
FI992001A FI107482B (fi) | 1999-09-20 | 1999-09-20 | Menetelmä analogia-digitaalimuuntimen kalibroimiseksi sekä kalibrointilaite |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1322404A true CN1322404A (zh) | 2001-11-14 |
CN1131593C CN1131593C (zh) | 2003-12-17 |
Family
ID=8555314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN00802000A Expired - Fee Related CN1131593C (zh) | 1999-09-20 | 2000-09-19 | 校准模数变换器的方法以及校准设备 |
Country Status (10)
Country | Link |
---|---|
US (1) | US6384757B1 (zh) |
EP (1) | EP1131888B1 (zh) |
JP (1) | JP3523639B2 (zh) |
CN (1) | CN1131593C (zh) |
AT (1) | ATE334506T1 (zh) |
AU (1) | AU7292000A (zh) |
BR (1) | BR0007163A (zh) |
DE (1) | DE60029558T2 (zh) |
FI (1) | FI107482B (zh) |
WO (1) | WO2001022594A1 (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1306708C (zh) * | 2002-04-03 | 2007-03-21 | 华邦电子股份有限公司 | 随机失误码的检测方法及检测装置 |
CN1976235B (zh) * | 2005-11-28 | 2010-05-19 | 株式会社日立制作所 | 时间交错ad转换器 |
CN101876686A (zh) * | 2009-04-28 | 2010-11-03 | Vega格里沙贝两合公司 | 用于监视模数转换器电路的诊断电路 |
CN102043093A (zh) * | 2010-05-25 | 2011-05-04 | 长沙中联重工科技发展股份有限公司 | 测量电流型模数转换器的转换电阻的阻值的方法 |
CN106899298A (zh) * | 2015-12-17 | 2017-06-27 | 北京展讯高科通信技术有限公司 | 校准误差确认方法、装置及移动终端 |
CN107359878A (zh) * | 2017-08-17 | 2017-11-17 | 电子科技大学 | 一种基于最小量化误差的流水线adc的前端校准方法 |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6690311B2 (en) * | 1998-11-20 | 2004-02-10 | Telefonaktiebolaget Lm Ericsson (Publ) | Adaptively calibrating analog-to-digital conversion with correction table indexing |
US6700523B2 (en) * | 2001-10-25 | 2004-03-02 | Oki Electric Industry Co., Ltd. | Analog to digital converter selecting reference voltages in accordance with feedback from prior stages |
US6570523B1 (en) * | 2002-02-13 | 2003-05-27 | Intersil Americas Inc. | Analog to digital converter using subranging and interpolation |
US6714886B2 (en) * | 2002-02-13 | 2004-03-30 | Eric C. Sung | System and method of DC calibration of amplifiers |
US20040046684A1 (en) * | 2002-09-11 | 2004-03-11 | Paolo Cusinato | Low power pipeline analog-to-digital converter |
TWI231098B (en) * | 2002-12-27 | 2005-04-11 | Novatek Microelectronics Corp | Correcting system and method of successive approximation A/D converter |
US6690310B1 (en) * | 2003-02-13 | 2004-02-10 | Northrop Grumman Corporation | Method and apparatus for adaptively compensating for an inaccuracy in an analog-to-digital converter |
US7196649B2 (en) * | 2004-02-03 | 2007-03-27 | Hrl Laboratories, Llc | Reprogrammable distributed reference ladder for analog-to-digital converters |
US7429771B2 (en) * | 2004-05-07 | 2008-09-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having halo implanting regions |
US7119728B2 (en) * | 2004-02-27 | 2006-10-10 | Sanyo Electric Co., Ltd. | Analog/digital converting device |
TWI227071B (en) * | 2004-04-13 | 2005-01-21 | Realtek Semiconductor Corp | Pipeline ADC calibrating method utilizing extra ADC module and apparatus thereof |
US7091891B2 (en) * | 2004-04-28 | 2006-08-15 | Analog Devices, Inc. | Calibration of analog to digital converter by means of multiplexed stages |
JP2006067201A (ja) * | 2004-08-26 | 2006-03-09 | Matsushita Electric Ind Co Ltd | パイプラインa/d変換器およびその出力誤差補正方法 |
US7161515B2 (en) * | 2004-11-04 | 2007-01-09 | Tektronix, Inc. | Calibration system and method for a linearity corrector using filter products |
CN1815893B (zh) * | 2004-11-04 | 2012-04-18 | 特克特朗尼克公司 | 利用滤波器乘积的线性校正器 |
US7385536B2 (en) * | 2004-12-14 | 2008-06-10 | Texas Instruments Incorporated | Methods and circuits for output of sample-and-hold in pipelined ADC |
JP4372111B2 (ja) * | 2005-03-04 | 2009-11-25 | 三洋電機株式会社 | アナログデジタル変換器 |
US7187310B2 (en) * | 2005-03-04 | 2007-03-06 | Kamal El-Sankary | Circuit calibration using voltage injection |
US7295937B2 (en) * | 2005-07-20 | 2007-11-13 | Texas Instruments Incorporated | Method and system for determining noise components of an analog-to-digital converter |
CN101040442B (zh) * | 2005-09-16 | 2012-04-25 | 松下电器产业株式会社 | 模/数转换器及模/数转换方法 |
US8483343B2 (en) * | 2005-10-03 | 2013-07-09 | Clariphy Communications, Inc. | High-speed receiver architecture |
US7778320B2 (en) * | 2005-10-03 | 2010-08-17 | Clariphy Communications, Inc. | Multi-channel equalization to compensate for impairments introduced by interleaved devices |
US8139630B2 (en) * | 2005-10-03 | 2012-03-20 | Clariphy Communications, Inc. | High-speed receiver architecture |
US7576676B2 (en) * | 2006-02-02 | 2009-08-18 | Clariphy Communications, Inc. | Analog-to-digital converter using lookahead pipelined architecture and open-loop residue amplifiers |
US8831074B2 (en) | 2005-10-03 | 2014-09-09 | Clariphy Communications, Inc. | High-speed receiver architecture |
US7852913B2 (en) * | 2005-10-03 | 2010-12-14 | Clariphy Communications, Inc. | High-speed receiver architecture |
US8094056B2 (en) * | 2006-02-02 | 2012-01-10 | Clariphy Communications, Inc. | Analog-to-digital converter |
KR100845134B1 (ko) * | 2006-11-06 | 2008-07-09 | 삼성전자주식회사 | 디지털 자동 보정기능을 가지는 파이프 라인아날로그-디지털 변환기 및 그것의 디지털 보정방법 |
US7688238B2 (en) * | 2007-03-27 | 2010-03-30 | Slicex, Inc. | Methods and systems for calibrating a pipelined analog-to-digital converter |
US7808417B2 (en) * | 2007-09-14 | 2010-10-05 | Clariphy Communications, Inc. | Analog-to-digital converter |
CN101800548B (zh) * | 2010-02-04 | 2013-03-20 | 中国电子科技集团公司第五十八研究所 | 电荷耦合流水线模数转换器的差模误差校准电路 |
JP5554644B2 (ja) * | 2010-06-29 | 2014-07-23 | パナソニック株式会社 | 固体撮像装置 |
US8836549B2 (en) * | 2011-12-20 | 2014-09-16 | Analog Devices, Inc. | Use of logic circuit embedded into comparator for foreground offset cancellation |
US8754794B1 (en) * | 2012-07-25 | 2014-06-17 | Altera Corporation | Methods and apparatus for calibrating pipeline analog-to-digital converters |
US20140306689A1 (en) * | 2013-04-10 | 2014-10-16 | Texas Instruments, Incorporated | High resolution current pulse analog measurement |
US9727342B2 (en) * | 2013-12-20 | 2017-08-08 | Utah State University | Error resilient pipeline |
US9306591B2 (en) * | 2014-05-08 | 2016-04-05 | SiTune Corporation | Calibration of high speed asynchronous convertor |
US9264059B2 (en) | 2014-05-08 | 2016-02-16 | SiTune Corporation | Calibration of time-interleaved analog-to-digital converter |
US10608655B1 (en) | 2018-12-06 | 2020-03-31 | Analog Devices, Inc. | Inter-stage gain calibration in double conversion analog-to-digital converter |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2697955B1 (fr) * | 1992-11-06 | 1994-12-09 | Thomson Csf | Procédé et dispositif de conversion analogique numérique à auto-calibration. |
JPH09500243A (ja) * | 1993-05-12 | 1997-01-07 | アナログ・デバイセズ・インコーポレイテッド | デジタル的に較正された出力を備えたアルゴリズムa/dコンバータ |
KR970005828B1 (ko) * | 1993-12-31 | 1997-04-21 | 김정덕 | 파이프 라인 구조의 다단 아날로그/디지탈 변환기 |
JP2679658B2 (ja) * | 1995-01-13 | 1997-11-19 | 日本電気株式会社 | A/d変換器 |
KR0157122B1 (ko) * | 1995-12-23 | 1999-02-18 | 김광호 | 디지탈 보상형 아날로그 디지탈 변환기 |
FR2755324B1 (fr) * | 1996-10-25 | 1999-01-08 | Thomson Multimedia Sa | Conversion d'un signal analogique en signal numerique en particulier un signal video de tv |
JP2001525627A (ja) * | 1997-12-02 | 2001-12-11 | マキシム・インテグレーテッド・プロダクツ・インコーポレーテッド | パイプライン接続型アナログ‐ディジタル変換器における効率的な誤差補正 |
US6184809B1 (en) | 1998-08-19 | 2001-02-06 | Texas Instruments Incorporated | User transparent self-calibration technique for pipelined ADC architecture |
-
1999
- 1999-09-20 FI FI992001A patent/FI107482B/fi not_active IP Right Cessation
-
2000
- 2000-09-19 AU AU72920/00A patent/AU7292000A/en not_active Abandoned
- 2000-09-19 DE DE60029558T patent/DE60029558T2/de not_active Expired - Lifetime
- 2000-09-19 WO PCT/FI2000/000790 patent/WO2001022594A1/en active IP Right Grant
- 2000-09-19 EP EP00960719A patent/EP1131888B1/en not_active Expired - Lifetime
- 2000-09-19 BR BR0007163-3A patent/BR0007163A/pt not_active IP Right Cessation
- 2000-09-19 JP JP2001525851A patent/JP3523639B2/ja not_active Expired - Fee Related
- 2000-09-19 CN CN00802000A patent/CN1131593C/zh not_active Expired - Fee Related
- 2000-09-19 AT AT00960719T patent/ATE334506T1/de not_active IP Right Cessation
-
2001
- 2001-05-18 US US09/860,393 patent/US6384757B1/en not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1306708C (zh) * | 2002-04-03 | 2007-03-21 | 华邦电子股份有限公司 | 随机失误码的检测方法及检测装置 |
CN1976235B (zh) * | 2005-11-28 | 2010-05-19 | 株式会社日立制作所 | 时间交错ad转换器 |
CN101876686A (zh) * | 2009-04-28 | 2010-11-03 | Vega格里沙贝两合公司 | 用于监视模数转换器电路的诊断电路 |
US9054724B2 (en) | 2009-04-28 | 2015-06-09 | Vega Grieshaber Kg | Diagnostic circuit for monitoring an analog-digital converter circuit |
CN102043093A (zh) * | 2010-05-25 | 2011-05-04 | 长沙中联重工科技发展股份有限公司 | 测量电流型模数转换器的转换电阻的阻值的方法 |
CN102043093B (zh) * | 2010-05-25 | 2013-01-23 | 中联重科股份有限公司 | 测量电流型模数转换器的转换电阻的阻值的方法 |
CN106899298A (zh) * | 2015-12-17 | 2017-06-27 | 北京展讯高科通信技术有限公司 | 校准误差确认方法、装置及移动终端 |
CN107359878A (zh) * | 2017-08-17 | 2017-11-17 | 电子科技大学 | 一种基于最小量化误差的流水线adc的前端校准方法 |
CN107359878B (zh) * | 2017-08-17 | 2020-04-14 | 电子科技大学 | 一种基于最小量化误差的流水线adc的前端校准方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3523639B2 (ja) | 2004-04-26 |
AU7292000A (en) | 2001-04-24 |
DE60029558T2 (de) | 2007-06-06 |
EP1131888A1 (en) | 2001-09-12 |
ATE334506T1 (de) | 2006-08-15 |
BR0007163A (pt) | 2001-07-31 |
US6384757B1 (en) | 2002-05-07 |
JP2003510880A (ja) | 2003-03-18 |
FI107482B (fi) | 2001-08-15 |
EP1131888B1 (en) | 2006-07-26 |
CN1131593C (zh) | 2003-12-17 |
FI19992001A (fi) | 2001-03-20 |
DE60029558D1 (de) | 2006-09-07 |
WO2001022594A1 (en) | 2001-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1131593C (zh) | 校准模数变换器的方法以及校准设备 | |
CN102647187B (zh) | Adc校准装置 | |
CN109150183B (zh) | 基于亚稳态检测的sar-adc的电容失配校准方法 | |
CN100517974C (zh) | 用于a/d转换器的比较器偏移校准方法和系统 | |
CN1057136A (zh) | 子区域模-数转换器的数字式错误校正系统 | |
US9013345B2 (en) | Successive approximation AD converter and successive approximation AD conversion method | |
JP2024514030A (ja) | 非線形adcのための較正スキーム | |
CN102723951B (zh) | 一种具有平移技术的流水线型adc数字后台校正电路 | |
CN109462399B (zh) | 一种适用于逐次逼近模数转换器的后台电容失配校准方法 | |
CN112636755A (zh) | 数模转换器电流源、校准装置、校准系统及校准方法 | |
CN114553226A (zh) | 模数转换器的校准方法和校准系统 | |
CN115940951A (zh) | 模数转换器的校准方法 | |
CN116155285A (zh) | 一种基于数字域编码重映射的数模转换器校准方法 | |
CN100542041C (zh) | 多比特数模转换器及其校准方法,具有多比特数模转换器的转换器 | |
Fan et al. | Capacitor recombination algorithm combined with LMS algorithm in 16-bit SAR ADC with redundancy | |
CN114499529A (zh) | 模拟数字转换器电路、模拟数字转换器及电子设备 | |
Yurchenko et al. | Realization of Foreground Calibration and Correction of Pipelined ADC Based on 2.5-bit Stages | |
US7986258B2 (en) | Analog-digital conversion cell and analog-digital converter | |
CN114050826B (zh) | 一种模数转换器增益校准方法、电路以及设备 | |
CN217363058U (zh) | 模拟数字转换器电路、模拟数字转换器及电子设备 | |
CN118573191A (zh) | 一种Pipelined SAR ADC的两步式级间增益误差校准方法及装置 | |
KR101637190B1 (ko) | 아날로그-디지털 컨버터 교정 방법 및 자가 교정이 가능한 아날로그-디지털 컨버터 | |
Hedayati et al. | An adaptive digital domain calibration technique for pipelined Analog-To-Digital Converters | |
TWI270255B (en) | Comparator offset calibration for A/D converters | |
CN116781076A (zh) | 误差校准方法、装置和模数转换电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20031217 Termination date: 20110919 |