CN1320759C - 输入缓冲器电路和具有该输入缓冲器电路的半导体设备 - Google Patents

Abstract

根据本发明，输入缓冲器电路具有在两个不同的第一驱动电压和第二驱动电压下工作并且被顺序连接的第一缓冲器电路和第二缓冲器电路，并且提供用于进行控制的输出电势控制电路，使得不管第一驱动电压的电压值如何，第一缓冲器电路的输出电势的阀值总是变成为第二缓冲器电路的输入电势的阀值。此外，输入缓冲器电路被构型为以下方式：使得第一缓冲器电路由一对互补的电流反射镜放大器构成，并且包括反馈控制装置，用于根据电流反射镜放大器基准侧上的输出电势对第一缓冲器电路的输出电势的产生进行反馈控制。

Description

输入缓冲器电路和具有该输入缓冲器电路的半导体设备

本申请要求享有2003年7月24日在日本专利局申请的日本优先权文献2003-279428的优先权，在此结合该文献以作参考。

技术领域

本发明涉及一种输入缓冲器电路和具有这种输入缓冲器电路的半导体设备。

背景技术

为了给形成或构建在半导体设备内的各个电路输入具有预定电平的信号，通常在各个电路的输入侧安装输入缓冲器电路，此输入缓冲器电路被设计为可以在半导体设备内部的电源电压下工作。

近年来，半导体设备的尺寸逐渐变小并且电源损耗也逐渐降低，随之引起半导体设备内部使用的电源电压也逐渐降低。但是另一方面，还存在有安装在半导体设备的同一衬底上的其他装置，这些装置要在比半导体设备内部使用的电源电压高的电压下才工作。

出于这个原因，传统的半导体设备被设计为将输入缓冲器电路分为输入侧电路和输出侧电路，其中输入侧电路由半导体设备外部使用的外部电源电压驱动，因此获得了与其他装置的匹配，另一方面，输出侧电路由半导体设备内部使用的内部电源电压驱动，同时减少了电源损耗。此外，传统的半导体设备被如此设计：由于输入缓冲器电路的输入侧电路和输出侧电路之间的驱动电压不同，因此输入侧电路的输出电势的阀值不同于输出侧电路的输入电势的阀值，出于这个原因，用于转换信号电平的信号电平转换电路就必须安装在输入侧电路和输出侧电路之间。也就是，此信号电平转换电路用于尽量匹配输入侧电路的输出电势阀值与输出侧电路的输入电势阀值。在专利文献1：日本公开专利申请JP-A-HEISEI6-21800中公开了一种传统的输入缓冲器电路。

但是，上述传统的输入缓冲器电路被设计为使用安装在输入侧电路和输出侧电路之间的信号电平转换电路，并且匹配输入侧电路的输出电势阀值和输出侧电路的输入电势阀值。这样，如果在半导体设备外部使用的外部电源电压中产生了任何变化，那么输入侧电路的输出电势的阀值也会产生变化。由此，即使变化后的信号电平由信号电平转换电路进行了转换，但是也不能使其与输出侧电路的输入电势的阀值一致。

出于这个原因，在传统的输入缓冲器电路中，如果半导体设备外部使用的外部电源电压产生了变化，那么输入侧电路的输出电势的阀值以及输出侧电路的输入电势的阀值不再匹配，就会有外侧电路误操作的可能。如果发生外侧电路的误操作，那么又随之带来这样的担心：在以后级中连接到输入缓冲器电路上的各种电路都不能正常工作。

发明内容

因此，在根据本发明第一方面的输入缓冲器电路中，在不同的第一和第二驱动电压下工作的第一和第二缓冲器电路被依次连接，并且提供输出电势控制电路用于进行控制以便不管第一驱动电压的电压值如何，第一缓冲器电路的输出电势的阀值与第二缓冲器电路的输入电势的阀值相同。

在如本发明第一方面所述的输入缓冲器电路的第二方面中，输入缓冲器电路被如此构型，采用一对互补的电流反射镜放大器来构成第一缓冲器电路，并且还具有反馈控制装置，用于根据电流反射镜放大器基准侧上的输出电势，对第一缓冲器电路的输出电势的产生进行反馈控制。

在本发明的第一方面或第二方面中所述的输入缓冲器电路中，反馈控制装置将电流反射镜放大器基准侧的输出电势和与第二缓冲器电路的输入电势的阀值相应的电压信号相对比，并且对互补的电流反射镜放大器对中的一个放大器的栅极进行反馈控制。

在根据本发明第四方面的包括具有在不同的第一和第二驱动电压下工作并且被顺序连接的第一和第二缓冲器电路的输入缓冲器电路的半导体设备中，输入缓冲器电路包括用于进行控制的输出电势控制电路，这样不管第一驱动电压的电压值如何，第一缓冲器电路的输出电势的阀值都会变为第二缓冲器电路的输入电势的阀值。

在本发明第四方面所述的半导体设备的第五方面中，按照以下方式构型输入缓冲器电路：使用一对互补的电流反射镜放大器构成第一缓冲器电路，并且还包括用于根据这个电流反射镜放大器的基准侧的输出电势，对第一缓冲器电路输出电势的产生进行反馈控制的反馈控制元件。

在本发明第四或第五方面所述的半导体设备的第六方面中，反馈控制电路将电流反射镜放大器的基准侧上的输出电势和与第二缓冲器电路的输入电势的阀值相对比，并且对这对互补的电流反射镜放大器的其中一个的栅极进行反馈控制。

本发明涉及一种安装在半导体设备的内部电路中的输入缓冲器电路，并且主要适用于这样一种输入缓冲器电路，其中当半导体设备外部使用的外部电源的电压和内部使用的内部电源电压不同时，该输入缓冲器电路设置有由外部电源驱动的输入侧电路和由内部电源驱动的输出电路。

在上述的输入缓冲器电路中，在电压不同的第一和第二驱动电压下工作的第一和第二缓冲器电路依次连接。典型地，第一驱动电压相应于外部电源电压，第二驱动电压相应于内部电源电压。

另外，在本发明中，输入缓冲器电路包括用于进行控制的输出电势控制电路，这样不管第一驱动电压的电压值如何，第一缓冲器电路的输出电势的阀值都会变成为第二缓冲器电路的输入电势的阀值。

输入缓冲器电路被如此构型：采用一对互补的电流反射镜放大器来构成第一缓冲器电路，并且基于这些电流反射镜放大器的基准侧上的输出电势，对第一缓冲器电路的输出电势的产生进行反馈控制，由此控制第一缓冲器电路的输出电势。

照这样，在本发明中，输出电势控制电路被用于进行控制，这样不管第一驱动电压的电压值是多少，第一缓冲器电路的输出电势的阀值总是变成为第二缓冲器电路的输入电势的阀值。这样，即使在第一驱动电压内产生任何变化，第一缓冲器电路的输出电势的阀值总能与第二缓冲器电路的输入电势的阀值相匹配，并且能够避免第二缓冲器电路的误操作，由此在以后级中连接到输入缓冲器电路上的各电路能正常工作。

特别是，当由一对互补的电流反射镜放大器构成第一缓冲器电路时，不管输入信号的电平如何([H]电平或者[L]电平)，一直保持恒定的延迟时间。

另外，当输出电势控制电路被构型为根据构成第一缓冲器电路的互补电流反射镜放大器对的一个输出电势对第一缓冲器电路的输出电势进行控制时，能够简化输出电势控制电路的电路构造，并且虽然电路简单，也同样能精确控制第一缓冲器电路的输出电势。

另外，本发明提供以下功效。也就是，在根据以上第一方面的本发明中，在输入缓冲器电路中依次连接有在电压互不相同的第一驱动电压和第二驱动电压下工作的第一缓冲器电路和第二缓冲器电路，具有用于执行控制的输出电势控制电路，这样不管第一驱动电压的电压值是多少，第一缓冲器电路的输出电势的阀值总是变成为第二缓冲器电路的输入电势的阀值。由此，即使第一驱动电压产生了变化，第一缓冲器电路的输出电势的阀值也总能与第二缓冲器电路的输入电势的阀值匹配，同时能够避免第二缓冲器电路的误操作，由此在以后级中连接到输入缓冲器电路上的各种电路都能正常工作。

并且，在根据以上第二方面的本发明中，输入缓冲器电路构造为以下方式：用互补的电流反射镜放大器对来构成第一缓冲器电路，并且基于此电流反射镜放大器的基准侧的输出电势，反馈控制第一缓冲器电路的输出电势的产生。这样，不管输入信号的电势如何，延迟时间总能保持恒定，同时虽然电路构造简单，也同样能精确控制第一缓冲器电路的输出电势。

在根据以上第三方面的本发明中，半导体设备具有输入缓冲器电路，其中依次连接有在电压互不相同的第一驱动电压和第二驱动电压下工作的第一和第二缓冲器电路，具有用于执行控制的输出电势控制电路，这样不管第一驱动电压的电压值如何，第一缓冲器电路的输出电势的阀值变成为第二缓冲器电路的输入电势的阀值。这样，即使是第一驱动电压产生了变化，第一缓冲器电路的输出电势的阀值也总是与第二缓冲器电路的输入电势的阀值匹配，同时能够避免第二缓冲器电路的误操作，由此半导体设备的内部电路能够正常工作。

并且，在根据以上第四方面的本发明中，输入缓冲器电路被构造为以下方式：用互补的电流反射镜放大器来构成第一缓冲器电路，并且基于该电流反射镜放大器的基准侧的电势，反馈控制第一缓冲器电路的输出电势的产生。这样，不管输入信号的电势如何，延迟时间总能保持恒定，并且虽然电路构造简单，也仍然能精确控制第一缓冲器电路的输出电势，由此改进半导体设备的性能。

附图说明

图1是根据本发明的输入缓冲器电路的电路结构图。

图2是第一缓冲器电路的第一驱动电压和输出电势之间的关系表。

具体实施方式

下面将参照附图描述本发明的具体实施例。

在根据本发明的半导体设备1中，如图1所示，内部处理电路3被连接到输入缓冲器电路2上。

输入缓冲器电路2由位于输入侧的第一缓冲器电路4和位于输出侧的第二缓冲器电路5组成，这些第一和第二缓冲器电路4，5由电压互不相同的第一驱动电压Vddq和第二驱动电压Vddi驱动。在此，第一驱动电压Vddq被定义为半导体设备外部使用的外部电源电压。另一方面，第二驱动电压Vddi被定义为半导体设备1内部使用的内部电源电压。

输入缓冲器电路4由一对互补的(N沟道MOS输入和P沟道MOS输入)电流反射镜放大器6，7和输出电势控制电路8组成。

N沟道MOS输入电流反射镜放大器6由一对N沟道MOS型晶体管(FET)Q1，Q2以及一对P沟道MOS型晶体管(FET)Q3，Q4组成，这些晶体管连接成电流反射镜电路的形式。此处，晶体管Q1，Q3构成基准侧上的电路，晶体管Q2，Q4构成输入侧上的电路。

具体来说，在电流反射镜放大器6中，Q1的栅极端子连接到用于输入基准电压信号Svref的基准电压端子Tref上，晶体管Q1的源极端子连接到接地端GND上，晶体管Q1的漏极端连接到晶体管Q3的漏极端上。

另外，在电流反射镜放大器6中，晶体管Q2的栅极端连接到用于输入输入信号Sin的输入端Tin上，晶体管Q2的源极端连接到接地端GND上，晶体管Q2的漏极端连接到晶体管Q4的漏极端上。

此外，在电流镜向放大器6中，晶体管Q3的源极端连接到第一驱动电源端Vddq上，晶体管Q3的栅极端和漏极端被短路，晶体管Q4的栅极端连接到晶体管Q3的栅极端上，晶体管Q4的源极端连接到第一驱动电源端Vddq上，第二缓冲器电路5连接到晶体管Q4的栅极端上。

另一方面，P沟道MOS输入电流反射镜放大器7由一对P沟道MOS型晶体管(FET)Q5，Q6和一对N沟道MOS型晶体管(FET)Q7，Q8组成，这些晶体管连接成电流反射镜形式。在此，晶体管Q5，Q7构成基准侧的电路，晶体管Q6，Q8构成输入侧的电路。

特别是，在电流反射镜放大器7中，晶体管Q5的栅极端连接到基准电压端Tref上，晶体管Q5的源极端连接到第一驱动电源端Vddq上，晶体管Q5的漏极端连接到晶体管Q7的漏极端上。

并且，在电流镜向放大器7中，晶体管Q6的栅极端连接到输入端Tin上，晶体管Q6的源极端连接到第一驱动电源端Vddq上，晶体管Q6的漏极端连接到晶体管Q8的漏极端上。

此外，在电流反射镜放大器7中，晶体管Q7的源极端连接到接地端GND上，晶体管Q8的栅极端连接到晶体管Q7的栅极端上，晶体管Q8的源极端连接到接地端GND上，第二缓冲器电路5和Q4的栅极端一起连接到晶体管Q8的栅极端上。

输出电势控制电路8由N沟道MOS型晶体管(FET)Q9，P沟道MOS型晶体管(FET)Q10，以及比较器CMP组成，其中晶体管Q9同样连接到N沟道MOS输入电流反射镜放大器6的输入侧上。

更特别的是，在输出电势控制电路8中，晶体管Q9的栅极端连接到基准电压端Tref上，晶体管Q9的源极端连接到接地端GND上，晶体管Q9的漏极端连接到晶体管Q10的漏极端，晶体管Q10的源极端连接到第一驱动电源端Vddq，晶体管Q10的栅极端连接到电流镜反射放大器6的晶体管Q3，Q4的栅极端。

并且，在输出电势控制电路8中，晶体管Q9的漏极端和晶体管Q10的漏极端连接到电流反射镜放大器7中的晶体管Q5的漏极端和晶体管Q7的漏极端。同样地，晶体管Q9的漏极端和晶体管Q10的漏极端连接到比较器CMP的标准输入端。

此外，在输出电势控制电路8中，比较器CMP的反相输入端连接到电压端Tth，用于输入电势与第二缓冲器电路5的输入电势的阀值相等的电压信号Sth，比较器GMP的输出端连接到电流反射镜放大器7的晶体管Q7，Q8的栅极端。

第二缓冲器电路5由P沟道MOS型晶体管(FET)Q11和N沟道MOS型晶体管(FET)Q12组成的。

也就是，在第二缓冲器电路5中，作为第一缓冲器电路4的输出端的晶体管Q4的漏极端(晶体管Q2的漏极端)和晶体管Q8的漏极端(晶体管Q6的漏极端)，连接到作为第二缓冲器电路5的输入端的晶体管Q11，Q12的栅极端，晶体管Q11的漏极端和晶体管Q12的漏极端作为第二缓冲器电路5的输出端子被连接到内部处理电路3的输入端上。

并且，在第二缓冲器电路5中，第二驱动电源端Vddi被连接到晶体管Q11的源极端，另一方面，接地端GND被连接到晶体管Q12的源极端。

按照上述方式设计输入缓冲器电路2，输出电势控制电路8用于在晶体管Q8的栅极端的电势进行负反馈控制，晶体管Q8根据与电流反射镜放大器7的基准侧的输出电势相对应的晶体管Q7的漏极端(晶体管Q5的漏极端)电势，产生第一缓冲器电路4的输出电势，并且进行控制，以致第一缓冲器电路4的输出电势的阀值总是第二缓冲器电路5的输入电势的阀值，无论第一驱动电压Vddq的电压值是多少。

也就是在输入缓冲器电路2的第一缓冲器电路4中，晶体管Q1和晶体管Q2，晶体管Q3和晶体管Q4，晶体管Q5和晶体管Q6，晶体管Q7和晶体管Q8分别成对作用，进行缓冲操作。如果基准电压信号Svref和输入信号S的电势相等，那么晶体管Q1，Q2，Q5，Q6的栅极端电势也相等。同时，在第一缓冲器电路4中，晶体管Q9和晶体管Q2，晶体管Q10和晶体管Q4，晶体管Q5和晶体管Q6，以及晶体管Q7和晶体管Q8分别成对作用，进行控制工作。

并且，在第一缓冲器电路4中，比较器CMP用于将与电流反射镜放大器7的输出电势相对应的晶体管Q7的漏极端(晶体管Q5的漏极端)的电势和与第二缓冲器电路5的输入电势的阀值相对应的电压信号Sth的电势相对比，基于比较结果，控制晶体管Q8的栅极端电势，使得第一缓冲器电路4的输出电势的阀值变成为第二缓冲器电路5的输入电势的阀值。

因此，在输入缓冲器电路2中，如图2所示，如果基准电压信号Svref和输入信号Sin的电势相等，那么不管第一驱动电压Vddq的电压值是多少，第一缓冲器电路4的输出信号(Sth1)的电压(Vth1)(第一缓冲器电路4的输出电势的阀值)总是等于第二缓冲器电路5的输入电势的阀值。

顺带提及，在这个实施例中，电势与第二缓冲器电路5的输入电势的阀值相等的电压信号Sth被从电压端Tth输入到输出电势控制电路8的比较器CMP的转换输入端的。但是，并不限制于此。也可以输入电势与第二缓冲器电路5的输入电势的阀值相等的信号，这个信号是由安装在半导体设备1内的电压发生器产生的。在这种情况下，电压发生器能够构型为与第二缓冲器电路5相似的方式。

Claims (6)

1.一种具有被顺序连接并且在不同的第一驱动电压和第二驱动电压下工作的第一缓冲器电路和第二缓冲器电路的输入缓冲器电路，包括：

用于进行控制的输出电势控制电路，使得不管第一驱动电压的电压值如何，第一缓冲器电路的输出电势的阀值总是变成为第二缓冲器电路的输入电势的阀值。

2.如权利要求1所述的输入缓冲器电路，其中

所述输入缓冲器电路被构造成以便第一缓冲器电路由一对互补的电流反射镜放大器构成，并且包括反馈控制装置，用于根据该电流反射镜放大器基准侧的输出电势对第一缓冲器电路的输出电势的产生进行反馈控制。

3.如权利要求2所述的输入缓冲器电路，其中

所述反馈控制装置将电流反射镜放大器基准侧的输出电势和与第二缓冲器电路的输入电势的阀值相对应的电压信号相比较，并且对互补电流反射镜放大器对其中一个的栅极进行反馈控制。

4.一种包括输入缓冲器电路的半导体设备，其中输入缓冲器电路具有被顺序连接并且在不同的第一驱动电压和第二驱动电压下工作的第一缓冲器电路和第二缓冲器电路，其中所述输入缓冲器电路包括：

用于进行控制的输出电势控制电路，使得不管第一驱动电压的电压值如何，第一缓冲器电路的输出电势阀值总是变成为第二缓冲器电路的输入电势的阀值。

5.如权利要求3所述的半导体设备，其中

所述输入缓冲器电路被构造得以便第一缓冲器电路由一对互补的电流反射镜放大器构成，并且包括反馈控制装置，用于根据该电流反射镜放大器基准侧的输出电势对第一缓冲器电路的输出电势的产生进行反馈控制。

6.如权利要求5所述的半导体设备，其中

所述反馈控制装置将该电流反射镜放大器的基准侧的输出电势与和第二缓冲器电路的输入电势的阀值相对应的电压信号相比较，并且对互补电流反射镜放大器对其中一个的栅极进行反馈控制。

Images