CN218386793U

CN218386793U - SiC MOSFET的辅助关断电路及驱动电路

Info

Publication number: CN218386793U
Application number: CN202221194721.7U
Authority: CN
Inventors: 赵凤俭
Original assignee: Feicheng Semiconductor Shanghai Co ltd
Current assignee: Feicheng Semiconductor Shanghai Co ltd
Priority date: 2022-05-09
Filing date: 2022-05-09
Publication date: 2023-01-24
Anticipated expiration: 2032-05-09

Abstract

本申请技术方案提供一种SiC MOSFET的辅助关断电路及驱动电路，其中所述辅助关断电路包括：输出侧逻辑控制模块，用于接收所述SiC MOSFET的驱动脉冲信号并输出；输出级功率放大电路，与所述输出侧逻辑控制模块电连接，并被配置为对所述驱动脉冲信号进行放大，并输出至所述SiC MOSFET；分段关断模块，与所述输出级功率放大电路、所述输出侧逻辑控制模块以及所述SiC MOSFET管的栅极电连接，且所述分段关断模块被配置为在所述SiC MOSFET关断的过程中等效电阻值呈增大的趋势。本申请技术方案的辅助关断电路可以解决驱动关断电阻无法平衡关断过电压和关断损耗问题。

Description

SiC MOSFET的辅助关断电路及驱动电路

技术领域

本申请涉及电力电子技术领域，尤其涉及一种SiC MOSFET的辅助关断电路及驱动电路。

背景技术

电力电子功率变换器作为电能利用的重要装置，在生产和生活中发挥着重要作用。电力电子功率变换器的核心是功率半导体器件，很大程度上决定了电力电子功率变换器的性能。目前，大部分功率半导体器件是Si半导体材料，其特性已接近理论极限，成为电力电子功率变换器进一步发展的瓶颈。与Si功率器件相比，SiC功率器件具有更加优异特性：SiC功率器件具有更高的开关速度，能够在更高的结温下工作，可以同时实现高频、高电压和大电流。这些特性能够显著提升半导体功率变换器的性能，获得更高的电能转换效率，实现更高的功率密度，降低系统成本等。

在电力电子变换器中，微控制器发出的控制信号属于弱电信号，不能直接驱动功率半导体器件，需要在微控制器与功率半导体器件之间设置驱动电路。驱动电路主要是对微控制器发出的弱电控制信号整形、功率放大后实现对功率半导体器件的通断控制；当功率半导体器件及其所在电路中出现故障时，也要由驱动电路将故障信息传回微控制器。故驱动电路是弱电控制信号与强电功率回路之间交互的桥梁，驱动电路的可靠性直接影响电力电子变换器的整体可靠性。

在目前的驱动电路关断设计中，通常在SiC MOSFET栅极设置固定值的驱动关断电阻，驱动关断电阻的阻值大小直接影响到开关损耗、漏源关断过电压等关键参数。当采用小阻值的驱动关断电阻时，关断损耗较小，但电流变化率(di/dt)较大，关断过电压的尖峰大。当采用大阻值的驱动关断电阻时，di/dt小，关断过电压的尖峰小，但关断损耗较大。

实用新型内容

本申请要解决的技术问题是驱动关断电阻无法平衡关断过电压和关断损耗问题。

为解决上述技术问题，本申请提供了一种SiC MOSFET的辅助关断电路，包括：输出侧逻辑控制模块，用于接收所述SiC MOSFET的驱动脉冲信号并输出；输出级功率放大电路，与所述输出侧逻辑控制模块电连接，并被配置为对所述驱动脉冲信号进行放大，并输出至所述SiC MOSFET；分段关断模块，与所述输出级功率放大电路、所述输出侧逻辑控制模块以及所述SiC MOSFET管的栅极电连接，且所述分段关断模块被配置为在所述SiC MOSFET关断的过程中等效电阻值呈增大的趋势。

在本申请的一些实施例中，在所述SiC MOSFET关断的过程中，所述分段关断模块的等效电阻值在第一阶段为第一阻值，在随后的第二阶段增加至第二阻值。

在本申请的一些实施例中，所述分段关断模块包括：第一电阻，所述第一电阻的第一端电连接所述输出级功率放大电路；第二电阻，所述第二电阻的第一端电连接所述第一电阻的第二端，所述第二电阻的第二端电连接所述SiC MOSFET的栅极；第一二极管，所述第一二极管的阴极电连接所述第一电阻的第二端；第一MOS管，所述第一MOS管的栅极电连接所述输出侧逻辑控制模块，源极电连接所述第一二极管的阳极，漏极电连接所述SiCMOSFET的栅极；在所述SiC MOSFET关断的过程中，所述输出侧逻辑控制模块在第一阶段向所述第一MOS管发送导通信号，所述第一MOS管导通；在第二阶段向所述第一MOS管发送关断信号，所述第一MOS管关断。

在本申请的一些实施例中，所述输出级功率放大电路包括PMOS管和NMOS管构成的推挽式驱动电路，或者包括NPN和PNP三极管构成的推挽式驱动电路。

在本申请的一些实施例中，所述输出级功率放大电路包括：放大器，所述放大器的输入端电连接所述输出侧逻辑控制模块，所述放大器还电连接直流正压、直流负压以及输出侧地；PMOS管，所述PMOS管的源极电连接所述直流电压，栅极电连接所述放大器的输出端，漏极通过第三电阻与所述第二电阻的第一端电连接；NMOS管，所述NMOS管的源极电连接所述直流负压，栅极电连接所述放大器的输出端，漏极电连接所述第一电阻的第一端。

在本申请的一些实施例中，所述辅助关断电路还包括输入侧逻辑控制模块，用于接收所述SiC MOSFET的驱动脉冲信号，并输出至所述输出侧逻辑控制模块。

在本申请的一些实施例中，所述输入侧逻辑控制模块和所述输出侧逻辑控制模块之间还电连接有第一编码解码模块，所述第一编码解码模块包括：驱动编码模块，与所述输入侧逻辑控制模块电连接；驱动解码模块，与所述驱动编码模块之间信号隔离，且与所述输出侧逻辑控制模块电连接。

本申请还提供一种SiC MOSFET的驱动电路，包括：上述任一项所述的SiC MOSFET的辅助关断电路。

在本申请的一些实施例中，所述驱动电路还包括：栅压钳位模块，电连接所述SiCMOSFET的栅极和输出侧逻辑控制模块，并位于所述SiC MOSFET的栅极与源极之间。

在本申请的一些实施例中，所述栅压钳位模块包括：第二MOS管，所述第二MOS管的栅极电连接所述输出侧逻辑控制模块，源极接输出侧地，漏极电连接所述SiC MOSFET的栅极，所述第二MOS管还包括寄生体二极管；其中所述输出侧逻辑控制模块还用于控制所述第二MOS管的通断。

在本申请的一些实施例中，前述任一项的所述驱动电路还包括：最小脉冲宽度抑制电路，电连接驱动脉冲信号源和输入侧逻辑控制模块，且用于过滤所述驱动脉冲信号源输出的驱动脉冲信号。

在本申请的一些实施例中，所述最小脉冲宽度抑制电路包括：第四电阻，所述第四电阻的第一端连接所述驱动脉冲信号源；施密特触发器，所述施密特触发器的输入端电连接所述第四电阻的第二端，输出端电连接所述输入侧逻辑控制模块；第一电容，所述第一电容的第一端电连接所述施密特触发器的输入端，第二端电连接输入侧地。

本申请还提供一种桥臂结构的SiC MOSFET的驱动电路，用于驱动上桥臂SiCMOSFET和下桥臂SiC MOSFET，包括：第一驱动电路，所述第一驱动电路用于驱动所述上桥臂SiC MOSFET，且包括前述任一项所述的SiC MOSFET的驱动电路；第二驱动电路，所述第二驱动电路用于驱动所述下桥臂SiC MOSFET，且包括前述任一项所述的SiC MOSFET的驱动电路。

在本申请的一些实施例中，所述桥臂结构的SiC MOSFET的驱动电路还包括：第一最小脉冲宽度抑制电路，电连接所述第一驱动电路的驱动脉冲信号源，且用于过滤所述第一驱动电路的驱动脉冲信号源输出的驱动脉冲信号；第二最小脉冲宽度抑制电路，电连接所述第二驱动电路的驱动脉冲信号源，且用于过滤所述第二驱动电路的驱动脉冲信号源输出的驱动脉冲信号；死区时间生成及桥臂互锁结构，电连接所述第一最小脉冲宽度抑制电路与所述第一驱动电路的输入侧逻辑控制模块，以及电连接所述第二最小脉冲宽度抑制电路与所述第二驱动电路的输入侧逻辑控制模块。

本申请技术方案的SiC MOSFET的辅助关断电路可以在SiC MOSFET关断时有效平衡关断过电压和关断损耗的问题，使SiC MOSFET在关断时既可以拥有较小的关断损耗，同时还具有较小的关断过电压尖峰。

通过在辅助关断电路中设置分段关断模块，其中分段关断模块与其他模块、电路共同工作，使得分段关断模块可以在SiC MOSFET关断的过程中等效电阻值呈增大的趋势，进而实现关断过电压和关断损耗的平衡。

本申请技术方案的SiC MOSFET的驱动电路一方面包括辅助关断电路，因此具有辅助关断电路相关的有益效果；另一方面，还设置有栅压钳位模块，能够有效改善桥臂串扰问题。

在SiC MOSFET的驱动电路中设置最小脉冲宽度抑制电路，可以对干扰信号进行识别和滤除，解决了驱动电路的干扰信号难抑制的问题。

附图说明

以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本申请的范围，其他方式的实施例也可能同样的完成本申请中的发明意图。应当理解，附图未按比例绘制。其中：

图1为一种SiC MOSFET的驱动关断电阻的电路结构示意图；

图2为图1示出的电路在关断SiC MOSFET时的关断损耗和关断过电压情况；

图3为本申请实施例的一种SiC MOSFET的辅助关断电路的结构示意图；

图4为本申请实施例的分段关断模块的电路结构示意图；

图5为图1和图4示出的电路在关断SiC MOSFET时的关断损耗和关断过电压情况；

图6为本申请实施例的输出级功率放大电路的结构示意图；

图7为本申请实施例的另一种SiC MOSFET的辅助关断电路的结构示意图；

图8为本申请实施例的SiC MOSFET的驱动电路的结构示意图；

图9为本申请实施例的桥臂结构的SiC MOSFET的驱动电路的结构示意图。

具体实施方式

为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍。显而易见地，下面描述中的附图仅仅是本申请的一些示例或实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图将本申请应用于其它类似情景。除非从语言环境中显而易见或另做说明，图中相同标号代表相同结构或操作。

应当理解本文使用的“模块”、“电路”是用于区分不同级别的不同组件、元件、部件、部分或装配的一种方法。然而，如果其他词语可实现相同的目的，则可通过其他表达来替换所述词语。

本申请中使用的术语仅用于描述特定示例实施例的目的，而不是限制性的。比如，除非上下文另有明确说明，这里所使用的，单数形式“一”，“一个”和“该”也可以包括复数形式。当在本说明书中使用时，术语“包括”、“包含”和/或“含有”意思是指所关联的整数，步骤、操作、元素和/或组件存在，但不排除一个或多个其他特征、整数、步骤、操作、元素、组件和/或组的存在或在该系统/方法中可以添加其他特征、整数、步骤、操作、元素、组件和/或组。在本说明书中描述不同组件发生关联时，可以是直接的关系也可以是间接的关系。比如，“A和B连接”可以是A同B直接连接，也可以是A和B通过其他组件间接发生连接。

考虑到以下描述，本说明书公开的这些特征和其他特征、以及结构的相关元件的操作和功能、以及部件的组合和制造的经济性可以得到明显提高。参考附图，所有这些形成本说明书公开的一部分。然而，应该清楚地理解，附图仅用于说明和描述的目的，并不旨在限制本说明书公开的范围。本申请中使用了流程图用来说明根据本申请的实施例的系统所执行的操作。应当理解的是，前面或后面操作不一定按照顺序来精确地执行。相反，可以按照倒序或同时处理各个步骤。同时，也可以将其他操作添加到这些过程中，或从这些过程移除某一步或数步操作。

以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本申请的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本申请不限于所示的实施例，而是与权利要求一致的最宽范围。

参考图1，一种SiC MOSFET的驱动关断电阻的电路结构示意图，包括驱动关断电阻R，所述驱动关断电阻R和SiC MOSFET的栅极电连接，这种电路结构无法兼顾关断过电压和关断损耗的需求。如图2的(a)图，当所述驱动关断电阻R的阻值较小时，虽然可以降低关断损耗(P_off)，但是会导致di/dt值较大，使得关断过电压(V_DS)尖峰大。如图2的(b)图，当增大所述驱动关断电阻R的阻值时，会减小di/dt值，进而使关断过电压(V_DS)尖峰小，但是又会增大关断损耗(P_off)。

基于此，本申请提供了一种SiC MOSFET的辅助关断电路，可以同时满足关断损耗小、关断过电压尖峰小的需求。

参考图3，本申请实施例的SiC MOSFET的辅助关断电路包括：输出侧逻辑控制模块、输出级功率放大电路及分段关断模块。其中所述输出侧逻辑控制模块用于接收所述SiCMOSFET的驱动脉冲信号并输出。所述输出级功率放大电路与所述输出侧逻辑控制模块电连接，并被配置为对所述驱动脉冲信号进行放大，并输出至所述SiC MOSFET。所述分段关断模块电连接所述输出级功率放大电路、所述输出侧逻辑控制模块以及所述SiC MOSFET管的栅极G。所述分段关断模块被配置为在所述SiC MOSFET关断的过程中等效电阻值呈增大的趋势。

在一些实施例中，所述SiC MOSFET在关断的过程中，所述分段关断模块的等效电阻值为分阶段的增大。具体地，所述分段关断模块的等效电阻值具有两个阶段，在第一阶段为第一阻值，在随后的第二阶段由所述第一阻值增加至第二阻值。

参考图4，所述分段关断模块100可以包括第一电阻R1、第二电阻R2、第一二极管Z1以及第一MOS管M1。其中所述第一电阻R1的第一端电连接所述输出级功率放大电路，所述第一电阻R1的第二端电连接所述第二电阻R2的第一端，所述第二电阻R2的第二端电连接所述SiC MOSFET的栅极G。所述第一二极管Z 1的阴极电连接所述第一电阻R1的第二端，所述第一二极管Z1的阳极电连接所述第一MOS管M1的源极，所述第一MOS管M1的栅极电连接所述输出侧逻辑控制模块，所述第一MOS管M1的漏极电连接所述SiC MOSFET的栅极G。

在关断所述SiC MOSFET的过程中，所述输出侧逻辑控制模块在第一阶段向所述第一MOS管M1发送导通信号，所述第一MOS管M1导通，与所述第一MOS管M1并联的第二电阻R2被短接，所述分段关断模块100的等效电阻较小，随之SiC MOSFET栅极驱动回路的总等效驱动电阻较小，使得关断损耗也较小。随后，所述输出侧逻辑控制模块在第二阶段向所述第一MOS管M1发送关断信号，所述第一MOS管M1关断，所述第二电阻R2被串入分段关断模块100，使得所述分段关断模块100的等效电阻增大，进而使SiC MOSFET栅极驱动回路的总等效驱动电阻增大，关断过电压的尖峰较小。

图5的(a)图和(b)图示出了图1中的驱动关断电阻R分别为小阻值和大阻值时关断过电压(V_DS)和关断损耗(P_off)的情况，(c)图示出了采用本申请实施例的分段关断模块时关断过电压(V_DS)和关断损耗(P_off)的情况。与采用阻值固定的驱动关断电阻R的方式相比，本申请实施例的分段关断模块既可以降低关断损耗，还可以使关断过电压具有较小的尖峰，较好的解决了现有技术中驱动关断电阻无法平衡关断过电压和关断损耗问题。

在其他实施例中，也可以在图4所示的分段关断模块100的基础上，进行合理的电阻串并联调整，以满足实际使用中对阻值大小的需求。例如，在所述第一电阻R1上串联或并联至少一个电阻，或者在所述第二电阻R2上串联或并联至少一个电阻。也就是说，只要是采用了本申请实施例的分段关断的原理，即使在图4的基础上进行了简单的电路元件的调整，也均在本申请实施例的示例范围内。

所述输出级功率放大电路可以是采用功率运放或分立元件搭建的图腾柱结构，用于放大驱动信号功率。作为示例，所述输出级功率放大电路可以是包括PMOS管和NMOS管构成的推挽式驱动电路，或者是包括NPN和PNP三极管构成的推挽式驱动电路。

参考图6，本申请实施例的输出级功率放大电路200例如为包括PMOS管和NMOS管构成的推挽式驱动电路。具体地，所述输出级功率放大电路200可以包括放大器、PMOS管P、NMOS管N以及作为输出电阻的第三电阻R3。其中所述放大器的输入端电连接所述输出侧逻辑控制模块，所述放大器还电连接直流正压VCC2、直流负压VEE2以及输出侧地GND2。所述PMOS管P的源极电连接所述直流电压VCC2，所述PMOS管P的栅极电连接所述放大器的输出端，所述PMOS管P的漏极与所述第三电阻R3的第一端电连接，所述第三电阻R3的第二端与所述第二电阻R2的第一端电连接。所述NMOS管的源极电连接所述直流负压VEE2，所述NMOS管的栅极电连接所述放大器的输出端，所述NMOS管的漏极电连接所述第一电阻R1的第一端。

所述输出侧逻辑控制模块的电路结构只要能够接收所述SiC MOSFET的驱动脉冲信号并能输出给输出级功率放大电路，以及在接收到关断SiC MOSFET的驱动脉冲信号时，还可以分阶段向所述第一MOS管M1发送导通信号或关断信号，以实现所述SiC MOSFET的分段关断即可，因此本申请实施例对输出侧逻辑控制模块的具体电路结构不作限定，能够实现上述功能的任意一种电路结构均可以用于本申请实施例的输出侧逻辑控制模块。

参考图7，在一些实施例中，所述辅助关断电路还包括输入侧逻辑控制模块，用于接收所述SiC MOSFET的驱动脉冲信号，并输出至所述输出侧逻辑控制模块。所述输入侧逻辑控制模块的具体结构不作限制，能够实现上述功能的任意一种电路结构均可。所述输入侧逻辑控制模块和所述输出侧逻辑控制模块之间还电连接有第一编码解码模块。所述第一编码解码模块包括驱动编码模块和驱动解码模块，所述驱动编码模块与所述输入侧逻辑控制模块电连接，所述驱动解码模块与所述输出侧逻辑控制模块电连接。所述驱动解码模块与所述驱动编码模块之间信号隔离。

本申请实施例还提供一种SiC MOSFET的辅助关断方法，可以通过上述辅助关断电路实现，也可以采用上述辅助关断电路的其他变换电路实现。所述辅助关断方法包括：输出侧逻辑控制模块接收所述SiC MOSFET的驱动脉冲信号并输出；输出级功率放大电路对所述驱动脉冲信号进行放大，并输出至所述SiC MOSFET；在所述SiC MOSFET关断的过程中，调节分段关断模块的等效电阻值呈增大的趋势，其中所述分段关断模块与所述输出级功率放大电路、所述输出侧逻辑控制模块以及所述SiC MOSFET管的栅极电连接。

在一些实施例中，在所述SiC MOSFET关断的过程中，在第一阶段调整所述分段关断模块的等效电阻值为第一阻值，在随后的第二阶段调整所述分段关断模块的等效电阻值增加至第二阻值。

在一些实施例中，所述分段关断模块包括：第一电阻、第二电阻、第一二极管以及第一MOS管，所述第一电阻的第一端电连接所述输出级功率放大电路，所述第一电阻的第二端电连接所述第二电阻的第一端，所述第二电阻的第二端电连接所述SiC MOSFET的栅极。所述第一二极管的阴极电连接所述第一电阻的第二端，所述第一二极管的阳极电连接所述第一MOS管的源极，所述第一MOS管的栅极电连接所述输出侧逻辑控制模块，所述第一MOS管的漏极电连接所述SiC MOSFET的栅极。在所述SiC MOSFET关断的过程中，调节分段关断模块的等效电阻值呈增大的趋势包括：所述输出侧逻辑控制模块在第一阶段向所述第一MOS管发送导通信号，所述第一MOS管导通；在第二阶段向所述第一MOS管发送关断信号，所述第一MOS管关断。

参考图8，本申请实施例还提供一种SiC MOSFET的驱动电路，包括上述任一项所述的SiC MOSFET的辅助关断电路。所述驱动电路还可以包括栅压钳位模块300，所述栅压钳位模块300电连接所述SiC MOSFET的栅极G和输出侧逻辑控制模块，并位于所述SiC MOSFET的栅极G与源极S之间。所述栅压钳位模块300可以包括第二MOS管M2，所述第二MOS管M2的栅极电连接所述输出侧逻辑控制模块，所述第二MOS管M2的源极接输出侧地GND2，所述第二MOS管M2的漏极电连接所述SiC MOSFET的栅极G，所述第二MOS管M2还包括寄生体二极管VD2。所述第二MOS管M2的通断由所述输出侧逻辑控制模块控制。所述第二MOS管M2用于钳位开通过程中的上下桥臂串扰的正向电压尖峰，所述第二MOS管M2的寄生体二极管VD2用于钳位关断过程中上下桥臂串扰的负向电压尖峰。

SiC MOSFET往往工作在电磁干扰比较强烈的局部环境中，难免会有干扰信号进入到驱动通路中，需要对其进行识别和滤除处理。现有的驱动电路对脉冲宽度一般不做处理或采用滤波器对干扰信号进行滤除，而本申请实施例的驱动电路还设置了最小脉冲宽度抑制电路310，所述最小脉冲宽度抑制电路310电连接驱动脉冲信号源和输入侧逻辑控制模块，且用于过滤所述驱动脉冲信号源输出的驱动脉冲信号PWM。其中所述驱动脉冲信号源可以是控制器。

参考图8，所述最小脉冲宽度抑制电路310可以包括第四电阻R4、施密特触发器及第一电容C1。所述第四电阻R4的第一端连接所述驱动脉冲信号源，所述第四电阻R4的第二端电连接所述施密特触发器的输入端，所述施密特触发器的输出端电连接所述输入侧逻辑控制模块。所述第一电容C1的第一端电连接所述施密特触发器的输入端，所述第一电容C1的第二端电连接输入侧地GND1。

以上描述了单臂结构的SiC MOSFET的驱动电路，以下介绍双桥臂结构的SiCMOSFET的驱动电路。

参考图9，本申请实施例的桥臂结构的SiC MOSFET的驱动电路用于驱动上桥臂SiCMOSFET1和下桥臂SiC MOSFET2，包括第一驱动电路和第二驱动电路，其中所述第一驱动电路用于驱动上桥臂SiC MOSFET1，所述第二驱动电路用于驱动下桥臂SiC MOSFET2。所述第一驱动电路和所述第二驱动电路均包括前述的去除最小脉冲宽度抑制电路310后的单臂结构的SiC MOSFET的驱动电路。所述上桥臂SiC MOSFET1和下桥臂SiC MOSFET2的驱动电路输出侧之间还进行隔离。

所述桥臂结构的最小脉冲宽度抑制电路320与单臂时的最小脉冲宽度抑制电路310的结构不同。所述桥臂结构的最小脉冲宽度抑制电路320可以包括第一最小脉冲宽度抑制电路321、第二最小脉冲宽度抑制电路322以及死区时间生成及桥臂互锁结构，所述第一最小脉冲宽度抑制电路321电连接所述第二驱动电路的驱动脉冲信号源，且用于过滤所述第二驱动电路的驱动脉冲信号源输出的驱动脉冲信号PWM1，所述第二最小脉冲宽度抑制电路322电连接所述第二驱动电路的驱动脉冲信号源，且用于过滤所述第二驱动电路的驱动脉冲信号源输出的驱动脉冲信号PWM2，所述第一最小脉冲宽度抑制电路321和所述的第二最小脉冲宽度抑制电路322的具体结构可以和图8所示的最小脉冲宽度抑制电路31O相同。

所述死区时间生成及桥臂互锁结构为最小脉冲宽度抑制电路320去除所述第一最小脉冲宽度抑制电路321和所述的第二最小脉冲宽度抑制电路322之后其余的电路结构。所述死区时间生成及桥臂互锁结构电连接所述第一最小脉冲宽度抑制电路321与所述第一驱动电路的输入侧逻辑控制模块，还电连接所述第二最小脉冲宽度抑制电路322与所述第二驱动电路的输入侧逻辑控制模块。

此外，对所述第一驱动电路和第二驱动电路中的栅压钳位模块300作进一步说明，用于驱动下桥臂SiC MOSFET2的第二驱动电路中第二MOS管M2的驱动信号与下桥臂SiCMOSFET2的驱动信号取反，而与上桥臂SiC MOSFET1同步并设置死区。用于驱动上桥臂SiCMOSFET1的第一驱动电路中第二MOS管M2的驱动信号与上桥臂SiC MOSFET1驱动信号取反，并与下桥臂SiC MOSFET2同步并设置死区。栅压钳位模块300中的第二MOS管M2用于钳位开通过程中的上下桥臂串扰的正向电压尖峰，第二MOS管M2的寄生体二极管VD2用于钳位关断过程中上下桥臂串扰的负向电压尖峰。

综上所述，在阅读本申请内容之后，本领域技术人员可以明白，前述申请内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本申请意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改都在本申请的示例性实施例的精神和范围内。

还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在没有脱离本申请的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标记符在整个说明书中表示相同的元件。

Claims

1.一种SiC MOSFET的辅助关断电路，其特征在于，包括：

输出侧逻辑控制模块，用于接收所述SiC MOSFET的驱动脉冲信号并输出；

输出级功率放大电路，与所述输出侧逻辑控制模块电连接，并被配置为对所述驱动脉冲信号进行放大，并输出至所述SiC MOSFET；

分段关断模块，与所述输出级功率放大电路、所述输出侧逻辑控制模块以及所述SiCMOSFET管的栅极电连接，且所述分段关断模块被配置为在所述SiC MOSFET关断的过程中等效电阻值呈增大的趋势。

2.根据权利要求1所述的SiC MOSFET的辅助关断电路，其特征在于，所述分段关断模块包括：

第一电阻，所述第一电阻的第一端电连接所述输出级功率放大电路；

第二电阻，所述第二电阻的第一端电连接所述第一电阻的第二端，所述第二电阻的第二端电连接所述SiC MOSFET的栅极；

第一二极管，所述第一二极管的阴极电连接所述第一电阻的第二端；

第一MOS管，所述第一MOS管的栅极电连接所述输出侧逻辑控制模块，源极电连接所述第一二极管的阳极，漏极电连接所述SiC MOSFET的栅极；

在所述SiC MOSFET关断的过程中，所述输出侧逻辑控制模块在第一阶段向所述第一MOS管发送导通信号，所述第一MOS管导通；在第二阶段向所述第一MOS管发送关断信号，所述第一MOS管关断。

3.根据权利要求2所述的SiC MOSFET的辅助关断电路，其特征在于，所述输出级功率放大电路包括PMOS管和NMOS管构成的推挽式驱动电路，或者包括NPN和PNP三极管构成的推挽式驱动电路。

4.根据权利要求3所述的SiC MOSFET的辅助关断电路，其特征在于，所述输出级功率放大电路包括：

放大器，所述放大器的输入端电连接所述输出侧逻辑控制模块，所述放大器还电连接直流正压、直流负压以及输出侧地；

PMOS管，所述PMOS管的源极电连接所述直流正压，栅极电连接所述放大器的输出端，漏极通过第三电阻与所述第二电阻的第一端电连接；

NMOS管，所述NMOS管的源极电连接所述直流负压，栅极电连接所述放大器的输出端，漏极电连接所述第一电阻的第一端。

5.根据权利要求1所述的SiC MOSFET的辅助关断电路，其特征在于，所述辅助关断电路还包括输入侧逻辑控制模块，用于接收所述SiC MOSFET的驱动脉冲信号，并输出至所述输出侧逻辑控制模块。

6.根据权利要求5所述的SiC MOSFET的辅助关断电路，其特征在于，所述输入侧逻辑控制模块和所述输出侧逻辑控制模块之间还电连接有第一编码解码模块，所述第一编码解码模块包括：

驱动编码模块，与所述输入侧逻辑控制模块电连接；

驱动解码模块，与所述驱动编码模块之间信号隔离，且与所述输出侧逻辑控制模块电连接。

7.一种SiC MOSFET的驱动电路，其特征在于，包括：权利要求4至6任一项所述的SiCMOSFET的辅助关断电路。

8.根据权利要求7所述的SiC MOSFET的驱动电路，其特征在于，所述驱动电路还包括：栅压钳位模块，电连接所述SiC MOSFET的栅极和输出侧逻辑控制模块，并位于所述SiCMOSFET的栅极与源极之间。

9.根据权利要求8所述的SiC MOSFET的驱动电路，其特征在于，所述栅压钳位模块包括：

第二MOS管，所述第二MOS管的栅极电连接所述输出侧逻辑控制模块，源极接输出侧地，漏极电连接所述SiC MOSFET的栅极，所述第二MOS管还包括寄生体二极管；

其中所述输出侧逻辑控制模块还用于控制所述第二MOS管的通断。

10.根据权利要求7至9任一项所述的SiC MOSFET的驱动电路，其特征在于，所述驱动电路还包括：最小脉冲宽度抑制电路，电连接驱动脉冲信号源和输入侧逻辑控制模块，且用于过滤所述驱动脉冲信号源输出的驱动脉冲信号。

11.根据权利要求10所述的SiC MOSFET的驱动电路，其特征在于，所述最小脉冲宽度抑制电路包括：

第四电阻，所述第四电阻的第一端连接所述驱动脉冲信号源；

施密特触发器，所述施密特触发器的输入端电连接所述第四电阻的第二端，输出端电连接所述输入侧逻辑控制模块；

第一电容，所述第一电容的第一端电连接所述施密特触发器的输入端，第二端电连接输入侧地。

12.一种桥臂结构的SiC MOSFET的驱动电路，用于驱动上桥臂SiC MOSFET和下桥臂SiCMOSFET，其特征在于，包括：

第一驱动电路，所述第一驱动电路用于驱动所述上桥臂SiC MOSFET，且包括权利要求7至9任一项所述的SiC MOSFET的驱动电路；

第二驱动电路，所述第二驱动电路用于驱动所述下桥臂SiC MOSFET，且包括权利要求7至9任一项所述的SiC MOSFET的驱动电路。

13.根据权利要求12所述的桥臂结构的SiC MOSFET的驱动电路，其特征在于，所述桥臂结构的SiC MOSFET的驱动电路还包括：

第一最小脉冲宽度抑制电路，电连接所述第一驱动电路的驱动脉冲信号源，且用于过滤所述第一驱动电路的驱动脉冲信号源输出的驱动脉冲信号；

第二最小脉冲宽度抑制电路，电连接所述第二驱动电路的驱动脉冲信号源，且用于过滤所述第二驱动电路的驱动脉冲信号源输出的驱动脉冲信号；

死区时间生成及桥臂互锁结构，电连接所述第一最小脉冲宽度抑制电路与所述第一驱动电路的输入侧逻辑控制模块，以及电连接所述第二最小脉冲宽度抑制电路与所述第二驱动电路的输入侧逻辑控制模块。