CN1315168C - 晶圆级封装制作工艺及其晶片结构 - Google Patents

晶圆级封装制作工艺及其晶片结构 Download PDF

Info

Publication number
CN1315168C
CN1315168C CNB021028974A CN02102897A CN1315168C CN 1315168 C CN1315168 C CN 1315168C CN B021028974 A CNB021028974 A CN B021028974A CN 02102897 A CN02102897 A CN 02102897A CN 1315168 C CN1315168 C CN 1315168C
Authority
CN
China
Prior art keywords
wafer
insulating barrier
those
chip
manufacture craft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB021028974A
Other languages
English (en)
Other versions
CN1363952A (zh
Inventor
许志行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CNB021028974A priority Critical patent/CN1315168C/zh
Publication of CN1363952A publication Critical patent/CN1363952A/zh
Application granted granted Critical
Publication of CN1315168C publication Critical patent/CN1315168C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

一种芯片结构，至少包括：一晶圆、一绝缘层、一导电胶、多个球垫、一焊罩层及多个焊球。其中芯片具有一主动表面，而绝缘层配置在芯片的主动表面上，绝缘层具有多个开口，开口贯穿绝缘层。导电胶填充于开口中，且多个球垫配置在绝缘层上，并且会与导电胶电性连接。而焊罩层覆盖在绝缘层上，并且焊罩层会暴露出球垫，另外，焊球分别配置在球垫上。

Description

晶圆级封装制作工艺及其晶片结构
技术领域
本发明是有关于一种晶圆级封装，且特别是有关于一种可以解决芯片与主机板间热膨胀系数差异问题的晶圆级封装。
技术背景
在现今信息爆炸的社会，电子产品遍布于日常生活中，无论在食衣住行娱乐方面，都会用到集成电路器件所组成的产品。随着电子科技不断地演进，功能性更复杂、更人性化的产品推陈出新，就电子产品外观而言，也朝向轻、薄、短、小的趋势设计，因此在半导体构装技术上，开发出许多高密度半导体封装的形式。而透过芯片尺寸构装(Chip Scale Package)技术可以达到上述的目的，其所制作完成的封装体的截面尺寸与芯片的截面尺寸大致相同，故芯片尺寸构装的体积很小，因此广泛地应用在半导体封装的技术上。其中，达成芯片尺寸构装的技术有很多种，其中一种是利用晶圆级封装的手段，来达到芯片尺寸构装的目的。顾名思义，晶圆级封装就是在晶圆切割完成时，芯片的封装便完成。
就其制作工艺而言，首先要提供一晶圆，晶圆由多个芯片所组成，切割道(scribe-line)环绕于相邻的芯片之间。然后制作重配置线路结构体(redistribution layer)到晶圆的主动表面上，接着形成凸块到重配置线路结构体上，之后进行晶圆切割的制作工艺，在切割的同时会使芯片及芯片上的重配置线路结构体与邻接的相同结构体相互分离，而形成独立的覆晶封装体100，如图1所示，如此在晶圆切割完成时，覆晶芯片及其封装体便制作完成，其中图1绘示公知晶圆级覆晶封装的剖面放大示意图。其中每一覆晶封装体100包括一芯片110、一重配置线路结构体120及多个凸块130，其中芯片110具有多个焊垫114，位在芯片110的主动表面112上，而重配置线路结构体120位在芯片110的主动表面112上，重配置线路结构体120具有绝缘结构体122及金属线路结构体124，而金属线路结构体124会交错于绝缘结构体122中，并且金属线路结构体124会与焊垫114电性连接。另外，凸块130位于重配置线路结构体120上，并且会与金属线路结构体124电性连接。
而覆晶封装体100一般会连接到一基板140上，而基板140具有多个凸块垫144及多个焊球垫148，分别位在基板140的上表面142上及下表面146上。此时，可以进行回焊制作工艺，在洒下助焊剂(未绘示)之后，透过加热的方式，覆晶封装体100的凸块130会接合到基板140的凸块垫144上。然后填入一填充材料150到覆晶封装体100与基板140之间，使得填充材料150会包覆凸块130。之后，还要植上多个焊球160到焊球垫148上，透过焊球160，基板140可以与一印刷电路板(未绘示)电性连接。
由于芯片110与基板140间热膨胀系数的不同，因此在上述制作工艺中必须要将填充材料150填入于芯片110与基板140之间，以防止在热循环时所产生的热应力，造成凸块130破裂的情形发生。然而，由于芯片110与基板140之间的间隙非常小，在填入填充材料150时，以毛细现象的方式，填充材料150才能缓慢地流入到覆晶封装体100与基板140之间，如此在制作工艺上甚为耗时，而成本也较高，并且填充材料150不易完全填充到覆晶封装体100与基板140之间，而留有空隙存在。再者，由于凸块130的两端分别与芯片110上的重配置线路结构体120及基板140的凸块垫144接合，如此容易因为芯片110与基板140间所造成的热应力，对凸块130产生剪力的作用，使得凸块130会沿着横向的方向有破裂的情形产生。
发明内容
因此本发明的目的之一就是在提供一种晶圆级封装结构及其制作工艺，可以降低成本。
本发明的目的之二就是在提供一种晶圆级封装结构及其制作工艺，可以解决因为晶圆与基板间热膨胀系数的不同，所造成的问题。
为达成本发明的上述和其它目的，提出一种芯片结构，至少包括：一晶圆、一绝缘层、一导电胶、多个球垫、一焊罩层及多个焊球。其中芯片具有一主动表面，而绝缘层配置在芯片的主动表面上，绝缘层具有多个开口，开口贯穿绝缘层。导电胶填充于开口中，且多个球垫配置在绝缘层上，并且会与导电胶电性连接。而焊罩层覆盖在绝缘层上，并且焊罩层会暴露出球垫，另外，焊球分别配置在球垫上。
另外，就结构上而言，依照本发明的一较佳实施例，一重配置线路结构体可以配置在绝缘层与芯片之间，而重配置线路结构体具有一绝缘结构体及一金属线路结构体，金属线路结构体系交错于绝缘结构体中，而金属线路结构体电性连接于导电胶及芯片。此外，开口中也可以具有凸块，而导电胶会与凸块电性连接。
为达成本发明的上述和其它目的，提出一种晶圆级封装制作工艺，首先提供一晶圆，晶圆上制作有复数个芯片，此晶圆具有一主动表面，接着形成一绝缘层在晶圆的主动表面上，该绝缘层具有一绝缘层表面。接着形成多个开口于绝缘层中，而开口贯穿绝缘层。接着填入导电胶于开口中，并且形成一金属层于绝缘层表面上，再将金属层定义出多个球垫，而球垫会与导电胶电性连接。接着形成一焊罩层于绝缘层表面上，该焊罩层会暴露出球垫，并且植接多个焊球于球垫上。最后切割晶圆及绝缘层，而形成该复数个芯片的封装体结构。
依照本发明的一较佳实施例，其中形成绝缘层到晶圆的主动表面上之前，还包括进行一制作重配置线路结构体制作工艺，而将一重配置线路结构体形成到晶圆的主动表面上，接着才形成绝缘层到重配置线路结构体上。另外，晶圆还具有多个凸块，配置在晶圆的主动表面上，而凸块位在绝缘层的开口中。
在上述的晶圆级封装结构中，由于导电胶包覆于凸块的周围，而凸块可以透过导电胶电性传导至焊球上，并且因为导电胶的延展性甚佳，因此当晶圆与印刷电路板间具有因热而产生的形变时，凭借导电胶的配置可以大幅减少晶圆与印刷电路板间所造成的热应力，如此公知凸块破裂的情形便不会发生。另外，本发明所切割下来的独立封装体的体积甚小，其独立的封装体的截面积与芯片的截面积一致，并且由于凸块位在绝缘层的开口中，因此更可以降低独立封装体的高度。此外，本发明的晶圆级封装制作工艺将公知的芯片与基板分开制作的方式整合成一体，故其生产成本更为低廉。
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明。
附图说明
图1绘示公知晶圆级封装的剖面放大示意图。
图2至图9绘示依照本发明第一较佳实施例的一种晶圆级封装制作工艺的放大示意图。
图10绘示依照本发明第二较佳实施例的晶圆级封装结构的示意图。
图11绘示依照本发明第三较佳实施例的晶圆级封装结构的示意图。
图12绘示依照本发明第四较佳实施例的晶圆级封装结构的示意图。
图13绘示依照本发明第五较佳实施例的晶圆级封装结构的示意图。
标号说明：
100：覆晶构装体
110、211、510：芯片
112、212、312；512：主动表面
114、214、314、514：焊垫
120、220、420：重配置线路结构体
122、222：绝缘结构体
124、224：金属线路结构体
130、230、330、430：凸块
140：基板
142、228：上表面
144：凸块垫
146：下表面
148：焊球垫
150：填充材料
160、280、580：焊球
200、300：封装体
210、310：晶圆
213：主动侧
26：接点
240、340、440、540：绝缘层
242、342、442、542：开口
244：绝缘层表面
250、450、550：导电胶
260、460：金属层
262、272、462、562：球垫
270：焊罩层
290：印刷电路板
464：线路
具体实施方式
请参照图2至图9，其绘示依照本发明第一较佳实施例的一种晶圆级封装制作工艺的放大示意图。请先参照图2，首先提供一晶圆210，晶圆210由多个芯片211所组成(在图2中仅绘示出其中的一个)，晶圆210具有一主动表面212，而晶圆210还具有多个焊垫214，配置在晶圆210的主动表面212上。另外，定义晶圆210具有一主动侧213，晶圆210的半导体器件(未绘示)及焊垫214位在主动侧213，而在晶圆210的主动侧213最外层的表面为主动表面212。
然后制作一重配置线路结构体220于晶圆210的主动表面212上(也即配置在晶圆210的主动侧)，而重配置线路结构体220具有一绝缘结构体222、一金属线路结构体224及多个接点226，接点226暴露出重配置线路结构体220的上表面228，而金属线路结构体224交错于绝缘结构体222中，并且透过金属线路结构体224会使晶圆210的焊垫214与接点226电性连接。然后可以利用网板印刷的方式或是微影电镀的方式，形成多个凸块230到接点226上，其中凸块230的材质可以是锡银铜合金、锡铋合金、锡铅合金、镍金合金或是金。
请参照图3，接下来以热压合的方式或是旋涂的方式，形成一绝缘层240在重配置线路结构体220的上表面228上(也即配置在晶圆210的主动侧213)，并且绝缘层240会包覆凸块230，其中绝缘层240的材质可以是高分子聚合物，比如是环氧树脂(Epoxy)、聚醯亚胺(polyimide，PI)，而绝缘层240具有一绝缘层表面244。
请参照图4，然后可以利用微影蚀刻的方式或是雷射钻孔的方式，形成多个开口242于绝缘层240中，开口242的位置对应凸块230的位置，而开口242贯穿绝缘层240，并且凭借开口242会使得凸块230暴露出绝缘层240。接着填入一导电胶250于绝缘层240的开口242中，而导电胶250会电性连接凸块230，其中导电胶250为含银或铜等材料的树脂。
请参照图5，然后利用压合、溅镀、或电镀等方式，将一金属层260制作于绝缘层表面244上，其中金属层260的材质可以是铜。
请参照5图及图6，然后利用微影蚀刻的方式，将金属层260定义出多个球垫262，而球垫262位在导电胶250上。
请参照图7，接下来以网板印刷的方式，形成一焊罩层270于绝缘层表面244上，并且焊罩层270具有多个开口272，以暴露出球垫262。
请参照图8，然后植上多个焊球280于球垫262上。最后再切割晶圆210、重配置线路结构体220及绝缘层240，而分别形成多个独立的封装体200。如此切割下来的独立的封装体200，可以凭借焊球280使芯片211与印刷电路板290的接点292接合，形成如图9所示的结构。
请参照图2至图9，在上述的晶圆级封装结构中，由于导电胶250电性连接于凸块230的周围，而凸块230可以透过导电胶250电性传导至焊球280上，并且因为导电胶250的延展性甚佳，因此当芯片211与印刷电路板290间具有因热而产生的形变时，凭借导电胶250的配置可以大幅减少芯片211与印刷电路板290间所造成的热应力，如此公知凸块破裂的情形便不会发生。
另外，切割下来的独立的封装体200的体积甚小，其独立的封装体200的截面积与芯片211的截面积一致，并且由于凸块230位在绝缘层240的开口242中，因此还可以降低独立封装体200的高度。此外，本发明的晶圆级封装制作工艺将公知的芯片与基板分开制作的方式整合成一体，故其生产成本更为低廉。
就现今技术而言，由于与印刷电路板接合的焊球，其最小间距介于300微米到500微米之间，然而焊垫的间距可以小到仅只有50微米，如此其必须利用重配置线路的设计，将其连外接点重新布局，使得制作出焊球的间距能够达到与印刷电路板接合的目的。其中，重配置线路的设计，除了上述第一较佳实施例所述的方式之外，也可以是其它的方式，如下所述。
请参照图10，其绘示依照本发明第二较佳实施例的晶圆级封装结构的示意图，其中绝缘层340直接形成于晶圆310的主动表面312上，而凭借绝缘层340的开口342可以暴露出焊垫314。并且凭借微影蚀刻的方式可以将金属层360定义出多个线路364及多个球垫362，以进行线路重配置的动作，而将球垫362配置到适于植上焊球380的位置。另外，绝缘层340的开口342中可以设计成不具有凸块的形式，而整个开口342完全填入导电胶350。如此不需凸块，就可以进行晶圆级封装制作工艺，因此可以省去制作凸块的步骤，同时也会降低生产成本。然而，如图11所示，其绘示依照本发明第三较佳实施例的晶圆级封装结构的示意图，也可以制作凸块330于绝缘层340的开口342中，由于凸块330为金属，其导电性能大于导电胶350，因此透过凸块330的配置可以增进封装体300的导电性能。而其余器件的配置，均与第二较佳实施例雷同，在此便不再赘述。
另外，请参照图12，其绘示依照本发明第四较佳实施例的晶圆级封装结构的示意图。当上游厂商在制作重配置线路结构体420之后，若是其形成凸块430的位置并未与印刷电路板(未绘示)的接点相对应时，也可以在制作金属层460时，再进行重配置线路的动作，使得球垫462的位置可以与印刷电路板的接点的位置相配合，而球垫462可以透过线路464与导电胶450电性连接。另外，绝缘层440的开口442中也可以设计成不具有凸块的形式，而将整个开口442填入导电胶450。
在上述的实施例中，透过重配置线路结构体或金属层进行重配置线路的动作，使得球垫的位置能够与印刷电路板的接点的位置相对应，并且可以使相邻的焊球间具有足够的间距。然而本发明并非仅限于如上所述的应用，也可以设计成芯片510的焊垫514配置与印刷电路板(未绘示)的接点配置为相对应者，如图13所示，其绘示依照本发明第五较佳实施例的晶圆级封装结构的示意图。如此就不需在芯片510的主动表面512上制作重配置线路结构体，而球垫562配制在绝缘层540的开口542内的导电胶550上，并且焊球580的配置与焊垫514的配置相对应。另外，也可以制作凸块于绝缘层540的开口542中，而透过凸块的配置能增进封装体的导电性能。
因此，不论上游厂商是否已经制作好凸块，皆可应用本发明的晶圆级封装方法，使得芯片在封装完成之后，便可以透过焊球直接与印刷电路板接合。故就封装体的结构上而言，绝缘层的开口中可以具有凸块，也可以不具有凸块。
另外，本发明的绝缘层的开口中具有导电胶的结构，并非仅应用在上述的实施例中，也可以应用在其它的方面，比如是应用在基板的制作上等。
综上所述，本发明至少具有下列优点：
1.本发明的晶圆级封装结构及其制作工艺，由于导电胶包覆于凸块的周围，而凸块可以透过导电胶电性传导至焊球上，并且因为导电胶的延展性甚佳，因此当芯片与印刷电路板间具有因热而产生的形变时，借此导电胶的配置可以大幅减少芯片与印刷电路板间所造成的热应力，如此公知凸块破裂的情形便不会发生。
2.本发明的晶圆级封装结构及其制作工艺，其最后所切割下来的独立封装体的体积甚小，而独立封装体的截面积会与芯片的截面积一致，并且由于凸块位在绝缘层的开口中，因此更可以降低独立封装体的高度。
3.本发明的晶圆级封装结构及其制作工艺，可以使生产成本更为低廉。
虽然本发明已以一较佳实施例公开如上，然其并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，当可作些许之更动与润饰，因此本发明的保护范围当视申请专利范围所界定为准。

Claims (25)

1.一种晶圆级封装制作工艺，其特征在于：至少包括：
提供一晶圆，该晶圆上制作有复数个芯片，而该晶圆具有一主动侧；
形成一绝缘层在该晶圆的该主动侧，而该绝缘层具有一绝缘层表面；
形成复数个开口于该绝缘层中，而该些开口贯穿该绝缘层；
在该些开口中填入一导电胶；
在该绝缘层表面上形成一金属层；
定义该金属层以形成复数个球垫，而该些球垫会与该导电胶电性连接；
形成一焊罩层于绝缘层表面上，并且该焊罩层会暴露出该些球垫；
形成复数个焊球在该些球垫上；
切割该晶圆及该绝缘层，而形成该复数个芯片的封装体结构。
2.如权利要求1所述的晶圆级封装制作工艺，其特征在于：其中以旋涂的方式形成该绝缘层在该晶圆的主动侧。
3.如权利要求1所述的晶圆级封装制作工艺，其特征在于：其中以压合的方式形成该绝缘层在该晶圆的主动侧。
4.如权利要求1所述的晶圆级封装制作工艺，其特征在于：其中以微影蚀刻的方式于该绝缘层中形成该些开口。
5.如权利要求1所述的晶圆级封装制作工艺，其特征在于：其中以雷射钻孔的方式于该绝缘层中形成该些开口。
6.如权利要求1所述的晶圆级封装制作工艺，其特征在于：其中以微影蚀刻的方式在该金属层上定义出该些球垫。
7.如权利要求1所述的晶圆级封装制作工艺，其特征在于：其中该绝缘层为聚醯亚胺。
8.如权利要求1所述的晶圆级封装制作工艺，其特征在于：其中该绝缘层为环氧树脂。
9.如权利要求1所述的晶圆级封装制作工艺，其特征在于：其中该晶圆还具有复数个凸块，配置在该晶圆的该主动侧，而该些凸块位在该绝缘层的该些开口中。
10.如权利要求9所述的晶圆级封装制作工艺，其特征在于：其中该些凸块的材质为锡铅合金。
11.如权利要求9所述的晶圆级封装制作工艺，其特征在于：其中该些凸块的材质为镍金合金。
12.如权利要求9所述的晶圆级封装制作工艺，其特征在于：其中该些凸块的材质为金。
13.如权利要求9所述的晶圆级封装制作工艺，其特征在于：其中该些凸块的材质为锡银铜合金。
14.如权利要求9所述的晶圆级封装制作工艺，其特征在于：其中该些凸块的材质为锡铋合金。
15.如权利要求1所述的晶圆级封装制作工艺，其特征在于：其中在形成该绝缘层到该晶圆的该主动侧之前，还包括形成一制作重配置线路结构体在该晶圆的该主动侧。
16.一种芯片封装体结构，其特征在于：至少包括：
一芯片，该芯片具有一主动侧；
一绝缘层，配置在该芯片的该主动侧，该绝缘层具有复数个开口，该些开口贯穿该绝缘层；
一导电胶，该导电胶填充于该些开口中；
复数个球垫，配置在该绝缘层上，并且与该导电胶电性连接；
一焊罩层，该焊罩层覆盖该绝缘层，并且该焊罩层会暴露出该些球垫；
复数个焊球，分别配置在该些球垫上。
17.如权利要求16所述的芯片封装体结构，其特征在于：还包括一重配置线路结构体，位在该绝缘层与该芯片之间，该重配置线路结构体具有一绝缘结构体及一金属线路结构体，该金属线路结构体系交错于该绝缘结构体中，而该金属线路结构体电性连接于该导电胶及该芯片。
18.如权利要求16所述的芯片封装体结构，其特征在于：还包括数个凸块，分别配置在该些开口中，而该导电胶与该些凸块电性连接。
19.如权利要求18所述的芯片封装体结构，其特征在于：其中该些凸块的材质为锡铅合金。
20.如权利要求18所述的芯片封装体结构，其特征在于：其中该些凸块的材质为镍金合金。
21.如权利要求18所述的芯片封装体结构，其特征在于：其中该些凸块的材质为金。
22.如权利要求18所述的芯片封装体结构，其特征在于：其中该些凸块的材质为锡银铜合金。
23.如权利要求18所述的芯片封装体结构，其特征在于：其中该些凸块的材质为锡铋合金。
24.如权利要求16所述的芯片封装体结构，其特征在于：其中该绝缘层为聚醯亚胺。
25.如权利要求16所述的芯片封装体结构，其特征在于：其中该绝缘层为环氧树脂。
CNB021028974A 2002-01-30 2002-01-30 晶圆级封装制作工艺及其晶片结构 Expired - Lifetime CN1315168C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB021028974A CN1315168C (zh) 2002-01-30 2002-01-30 晶圆级封装制作工艺及其晶片结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB021028974A CN1315168C (zh) 2002-01-30 2002-01-30 晶圆级封装制作工艺及其晶片结构

Publications (2)

Publication Number Publication Date
CN1363952A CN1363952A (zh) 2002-08-14
CN1315168C true CN1315168C (zh) 2007-05-09

Family

ID=4739757

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021028974A Expired - Lifetime CN1315168C (zh) 2002-01-30 2002-01-30 晶圆级封装制作工艺及其晶片结构

Country Status (1)

Country Link
CN (1) CN1315168C (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101656240B (zh) * 2008-08-18 2011-11-30 佳邦科技股份有限公司 单一晶粒尺寸半导体元件绝缘被覆工艺
US8823170B2 (en) * 2012-12-06 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for three dimensional integrated circuits
TWI582916B (zh) * 2015-04-27 2017-05-11 南茂科技股份有限公司 多晶片封裝結構、晶圓級晶片封裝結構及其製程
TWI556387B (zh) * 2015-04-27 2016-11-01 南茂科技股份有限公司 多晶片封裝結構、晶圓級晶片封裝結構及其製程

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246317A (ja) * 1996-03-13 1997-09-19 Matsushita Electric Ind Co Ltd チップと基板の固着方法
JPH11251374A (ja) * 1998-03-05 1999-09-17 Mitsui Mining & Smelting Co Ltd 両面配線フィルムキャリアテープとその製造方法
CN1242602A (zh) * 1998-07-16 2000-01-26 日东电工株式会社 晶片规模封装结构及其内使用的电路板
US6245594B1 (en) * 1997-08-05 2001-06-12 Micron Technology, Inc. Methods for forming conductive micro-bumps and recessed contacts for flip-chip technology and method of flip-chip assembly

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246317A (ja) * 1996-03-13 1997-09-19 Matsushita Electric Ind Co Ltd チップと基板の固着方法
US6245594B1 (en) * 1997-08-05 2001-06-12 Micron Technology, Inc. Methods for forming conductive micro-bumps and recessed contacts for flip-chip technology and method of flip-chip assembly
JPH11251374A (ja) * 1998-03-05 1999-09-17 Mitsui Mining & Smelting Co Ltd 両面配線フィルムキャリアテープとその製造方法
CN1242602A (zh) * 1998-07-16 2000-01-26 日东电工株式会社 晶片规模封装结构及其内使用的电路板

Also Published As

Publication number Publication date
CN1363952A (zh) 2002-08-14

Similar Documents

Publication Publication Date Title
CN107978583B (zh) 封装结构及其制造方法
CN102456677B (zh) 球栅阵列封装结构及其制造方法
US6987031B2 (en) Multiple chip semiconductor package and method of fabricating same
TWI325626B (en) Method for packaging a semiconductor device
CN101859752B (zh) 具有内嵌式芯片及硅导通孔晶粒之堆栈封装结构及其制造方法
US9123869B2 (en) Semiconductor device with a light emitting semiconductor die
JP2002252303A (ja) 成型チップ・スケール・パッケージにおけるフリップ・チップ半導体装置および組み立て方法
US20050173786A1 (en) Semiconductor package and method for manufacturing the same
CN101060087A (zh) 电极及其制造方法,以及具有该电极的半导体器件
CN1835229A (zh) 半导体器件和制造半导体器件的方法
CN104505382A (zh) 一种圆片级扇出PoP封装结构及其制造方法
CN101034674A (zh) 晶片贴板封装及其制造方法
TW550768B (en) Flip-chip on film assembly for ball grid array packages
CN1956158A (zh) 焊料凸块的制造方法、中间结构
CN104659004A (zh) 一种PoP封装结构及其制造方法
CN114582731A (zh) 一种层叠封装的下封装体结构及其形成方法
CN1855450A (zh) 高散热性的半导体封装件及其制法
KR101211724B1 (ko) 반도체 패키지 및 그 제조방법
CN1315168C (zh) 晶圆级封装制作工艺及其晶片结构
CN104051327B (zh) 用于半导体封装的表面处理方法和装置
CN2518223Y (zh) 晶片封装体结构
CN1851912A (zh) 芯片封装体
CN1330398A (zh) 管芯级封装及其制造方法
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
CN104659021A (zh) 一种三维圆片级扇出PoP封装结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20070509