CN1851912A - 芯片封装体 - Google Patents

芯片封装体 Download PDF

Info

Publication number
CN1851912A
CN1851912A CN 200610073806 CN200610073806A CN1851912A CN 1851912 A CN1851912 A CN 1851912A CN 200610073806 CN200610073806 CN 200610073806 CN 200610073806 A CN200610073806 A CN 200610073806A CN 1851912 A CN1851912 A CN 1851912A
Authority
CN
China
Prior art keywords
connecting pad
chip
substrate connecting
base plate
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200610073806
Other languages
English (en)
Other versions
CN100390983C (zh
Inventor
何昆耀
宫振越
张家榕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CNB2006100738069A priority Critical patent/CN100390983C/zh
Publication of CN1851912A publication Critical patent/CN1851912A/zh
Application granted granted Critical
Publication of CN100390983C publication Critical patent/CN100390983C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Packaging Frangible Articles (AREA)

Abstract

一种芯片封装体，其包括一芯片、一封装基板与多个凸块。芯片具有多个芯片接垫，这些芯片接垫配置于芯片的一表面上。封装基板具有多个第一基板接垫、多个第二基板接垫与一表面接合层，这些第一基板接垫与这些第二基板接垫配置于封装基板的一表面上，表面接合层配置于这些第一基板接垫与这些第二基板接垫上且覆盖各个第二基板接垫的部分区域。这些凸块分别配置于这些芯片接垫与表面接合层之间，芯片与封装基板是藉由这些凸块而互相电连接，各个第一基板接垫与这些凸块之一电连接，且各个第二基板接垫与这些凸块的至少二电连接。

Description

芯片封装体
技术领域
本发明涉及一种半导体元件，且特别是有关于一种芯片封装体。
背景技术
在半导体产业中，集成电路(integrated circuits，IC)的生产主要可分为三个阶段：集成电路设计(IC design)、集成电路的制作(IC process)及集成电路的封装(IC package)。
在集成电路的制作中，芯片(chip)是经由晶片(wafer)制作、形成集成电路以及切割晶片(wafer sawing)等步骤而完成。晶片具有一有源面(activesurface)，其泛指晶片的具有有源元件(active device)的表面。当晶片内部的集成电路完成之后，晶片的有源面更配置有多个芯片接垫(chip pad)，以使最终由晶片切割所形成的芯片可经由芯片接垫而向外电连接于一承载器(carrier)。承载器例如为一引线架(leadframe)或一封装基板(packagesubstrate)。芯片可以导线接合(wire bonding)或倒装芯片接合(flip chipbonding)的方式连接至承载器上，使得芯片的芯片接垫可电连接于承载器的接点，以构成一芯片封装体。
就倒装芯片接合技术(flip chip bonding technology)而言，通常在晶片的有源面上形成这些芯片接垫之后，会在各个芯片接垫上进行制作一凸块，以作为芯片电连接外部的封装基板之用。由于这些凸块通常以面阵列的方式排列于芯片的有源面上，使得倒装芯片接合技术适于运用在高接点数及高接点密度的芯片封装结构，例如已普遍地应用于半导体封装产业中的倒装芯片/球栅阵列式封装(flip chip/ball grid array package)。此外，相较于导线接合技术，由于这些凸块可提供芯片与承载器之间较短的传输路径，使得倒装芯片接合技术可提升芯片封装体的电性效能(electrical performance)。
请参考图1，其绘示现有的一种芯片封装体的剖面示意图。现有的芯片封装体100包括一芯片110、一封装基板120、多个凸块130与一介金属层140。芯片110具有多个芯片接垫112，其配置于芯片110的一表面114上。封装基板120具有多个第一基板接垫122、多个第二基板接垫124与一表面接合层126。这些第一基板接垫122与这些第二基板接垫124配置于封装基板120的一表面128上，表面接合层126(其材质为锡)配置于这些第一基板接垫122与这些第二基板接垫124上，且完全覆盖这些第一基板接垫122与这些第二基板接垫124。
这些凸块1 30分别配置于这些芯片接垫112与表面接合层126之间，且介金属层140是位于这些凸块130与表面接合层126之间，而芯片110与封装基板120是藉由这些凸块130而互相电连接。此外，各个第一基板接垫122与这些凸块130的其中之一电连接，且各个第二基板接垫124与这些凸块130的其中的二个或二个以上电连接。值得注意的是，表面接合层126的功用在于使得这些凸块130与对应连接的这些第一基板接垫122或这些第二基板接垫124之间的接合性较佳。
一般来说，形成于第二基板接垫124的表面接合层126的表面积是较多于所连接的凸块130的接触表面积的总和，而形成于第一基板接垫122的表面接合层126的表面积略多于所连接的凸块130的接触表面积。
现有的芯片封装体100是经由一热压合工艺(thermal compressionbonding process)而形成。详言之，当这些凸块130预先分别形成于这些芯片接垫112上，且表面接合层126形成于这些第一基板接垫122与这些第二基板接垫124上之后，接着以高温压合的方式将各个凸块130压合至这些第一基板接垫122或这些第二基板接垫124的其中之一，且各个凸块130与表面接合层126产生化学作用而形成介金属层140，进而使得芯片110与封装基板120电连接。
在热压合工艺中，由于形成于第一基板接垫122的表面接合层126的表面积是略多于所连接的凸块130的接触表面积，该接触表面积可较快增加至相当于形成第一基板接垫122的表面接合层126的表面积，故表面接合层126的材料可全用于连接凸块130。
然而，对于第二基板接垫124，由于凸块130的总接触表面积无法增加至相当于形成第二基板接垫124的表面接合层126的表面积，故部分位于这些第二基板接垫124上且呈现熔融状态的表面接合层126会藉由表面张力作用，而沿着这些凸块130的侧边且朝向芯片110的方向爬升，进而污染芯片110。
发明内容
本发明的目的是提供一种芯片封装体，其表面接合层不会污染芯片，因此芯片封装体可维持正常运作的功能。
为达上述或是其它目的，本发明提出一种芯片封装体，其包括一芯片、一封装基板与多个凸块。芯片具有多个芯片接垫，这些芯片接垫配置于芯片的一表面上。封装基板具有多个第一基板接垫、多个第二基板接垫与一表面接合层，这些第一基板接垫与这些第二基板接垫配置于封装基板的一表面上，表面接合层配置于这些第一基板接垫与这些第二基板接垫上，且表面接合层覆盖各个第二基板接垫的部分区域。这些凸块分别配置于这些芯片接垫与表面接合层之间，芯片与封装基板是藉由这些凸块而互相电连接，各个第一基板接垫与这些凸块之一电连接，且各个第二基板接垫与这些凸块的至少二电连接。
为达上述或是其它目的，本发明提出一种芯片封装体，其包括一芯片、一封装基板与多个凸块。芯片具有多个芯片接垫，这些芯片接垫配置于芯片的一表面上。封装基板具有多个第一基板接垫、多个第二基板接垫、一表面接合层与一第一焊罩层。这些第一基板接垫与这些第二基板接垫配置于封装基板的一表面上，表面接合层配置于这些第一基板接垫与这些第二基板接垫上，且第一焊罩层配置于这些第二基板接垫的表面接合层上，而第一焊罩层具有多个开口以暴露表面接合层。这些凸块分别配置于这些芯片接垫与表面接合层之间，且芯片与封装基板是藉由这些凸块而互相电连接，各个第一基板接垫与这些凸块之一电连接，且各个第二基板接垫与这些凸块的至少二电连接。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举多个实施例，并配合附图，作详细说明如下。
附图说明
图1绘示现有的一种芯片封装体的剖面示意图；
图2绘示本发明第一实施例的一种芯片封装体的剖面示意图；
图3A至图3E绘示图2的芯片封装体的制造方法的示意图；
图4绘示本发明第二实施例的一种芯片封装体的剖面示意图；
图5A至图5D绘示图4的芯片封装体的制造方法的部分步骤示意图；
图6绘示本发明第三实施例的一种芯片封装体的剖面示意图；
图7A至图7D绘示图6的芯片封装体的制造方法的部分步骤示意图。
附图标记说明
100、200、300、400：芯片封装体
110、210、310、410：芯片
112、212：芯片接垫
114、214：芯片的表面
120、220、320、420：封装基板
122、222、322、422：第一基板接垫
124、224、324、424：第二基板接垫
126、226、326、426：表面接合层
128、228：封装基板的表面
130、230、330、430：凸块
140、240：介金属层
228a：封装基板的另一表面
250、350、450：底胶层
260、360、460：电性接点
M、M1、M2、M1’：焊罩层
O、O’：开口
具体实施方式
第一实施例
请参考图2，其绘示本发明第一实施例的一种芯片封装体的剖面示意图。第一实施例的芯片封装体200包括一芯片210、一封装基板220与多个凸块230。芯片210具有多个芯片接垫212，这些芯片接垫212例如以面阵列的方式配置于芯片210的一表面214上。封装基板220具有多个第一基板接垫222、多个第二基板接垫224与一表面接合层226，这些第一基板接垫222与这些第二基板接垫224配置于封装基板220的一表面228上，表面接合层226配置于这些第一基板接垫222与这些第二基板接垫224上，且表面接合层226覆盖各个第二基板接垫224的部分区域。
这些凸块230分别配置于这些芯片接垫212与表面接合层226之间，芯片210与封装基板220是藉由这些凸块230而互相电连接，各个第一基板接垫222(例如为信号接垫)与这些凸块230的其中之一电连接，且各个第二基板接垫224(例如为电源接垫或接地接垫)与这些凸块230的至少其中的二个电连接。值得注意的是，表面接合层226的功用在于使得这些凸块230与对应连接的这些第一基板接垫222或这些第二基板接垫224之间的接合性较佳。
第一实施例中，表面接合层226的材质，例如为锡、含有锡的合金、或含有锡的化合物，且其厚度例如小于5微米。封装基板220包括一焊罩层(solder mask)M，其配置于封装基板220的表面228上且暴露出这些第一基板接垫222与这些第二基板接垫224，焊罩层M用以保护封装基板220的表面228的其它区域的表面线路(未绘示)。由图2可知，各个第一基板接垫222可局部埋入与其对应连接的各个凸块230，使得各个第一基板接垫222与对应连接的各个凸块230之间的接合度更佳。此外，这些凸块230的外型可为球体状、椭圆体状或柱体状，其材质可为无铅材料，包括金、铜、锡或镍，而亦可包括含有金、铜、锡或镍的合金或化合物。
第一实施例所提到的材料可用于后述的实施例，而第一实施例所提到的尺寸亦可用于后述的实施例。
第一实施例的芯片封装体200更包括一介金属层(interface metal layer)240、一底胶层(underfill)250与多个电性接点(electrical contact)260。介金属层240位于这些凸块230与表面接合层226之间，且介金属层240的熔点小于这些凸块230的熔点。底胶层250配置于芯片210与封装基板220之间，并包覆这些凸块230。底胶层250用以保护这些凸块230，并可同时缓冲封装基板220与芯片210之间在受热时，两者所产生的热应变(thermalstrain)的不匹配(mismatch)的现象。
此外，这些电性接点260配置于封装基板220的远离芯片210的一表面228a上，用以电连接其它的电子装置(未绘示)。第一实施例的这些电性接点260为导电球(conductive ball)，以提供球栅阵列(ball grid array，BGA)类型的信号输出入接口，而这些电性接点260亦可是导电针脚(conductivepin)或导电柱(conductive column)，以分别提供针栅阵列(pin grid array，PGA)类型或柱栅阵列(column grid array，CGA)类型的信号输出入接口，但是后面两者并未以图面表示。
以下对于芯片封装体200的制造方法作一说明。图3A至图3E绘示图2的芯片封装体的制造方法的示意图。
首先，请参考图3A，提供一芯片210，芯片210具有多个芯片接垫212与多个凸块230，这些芯片接垫212配置于芯片210的一表面214上，且这些凸块230分别配置于这些芯片接垫212上。
接着，提供一封装基板220，封装基板220具有多个第一基板接垫222与多个第二基板接垫224，这些第一基板接垫222与这些第二基板接垫224配置于封装基板220的一表面228上。此外，封装基板220包括一焊罩层M，配置于封装基板220的表面228上且暴露这些第一基板接垫222与这些第二基板接垫224。
接着，请参考图3B，例如以电镀或非电镀的方式在这些第一基板接垫222与这些第二基板接垫224上形成一表面接合层226。
之后，请参考图3C，例如进行光刻(lithography)与蚀刻(etching)工艺以图案化(pattern)位于这些第二基板接垫224上的表面接合层226，使得表面接合层226暴露各个第二基板接垫224的部分区域。
然后，请参考图3D，进行热压合工艺，使得这些凸块230接合至表面接合层226，各个第一基板接垫222与这些凸块230的其中之一电连接，各个第二基板接垫224与这些凸块230的至少其中的二个电连接，且这些凸块230的熔点至少以摄氏50度的温差高于热压合工艺的一操作温度(operationtemperature)，亦即这些凸块230与这些第一基板接垫222或第二基板接垫224彼此压合的温度。在进行图3D所绘示的热压合工艺中，这些凸块230接合至表面接合层226时，这些凸块230与表面接合层226产生化学作用而形成一介金属层240。
值得注意的是，由于这些第二基板接垫224上的表面接合层226，在未与这些凸块230对应连接的区域上，几乎藉由图3B所绘示的图案化步骤而移除，所以在图3D所绘示的热压合工艺中，这些第二基板接垫224上的表面接合层226无法藉由表面张力作用，而沿着这些凸块230的侧边且朝向芯片210的方向爬升。因此，这些第二基板接垫224上的表面接合层226不会污染芯片210。
接着，请参考图3E，形成一底胶层250于芯片210与封装基板220之间，且底胶层250包覆这些凸块230。
之后，形成多个电性接点260(在此以导电球为例)于封装基板220的远离芯片210的表面228a上。
经由上述步骤后，芯片封装体200即可完成。
第二实施例
请参考图2与图4，其中图4绘示本发明第二实施例的一种芯片封装体的剖面示意图。第二实施例的芯片封装体300与第一实施例的芯片封装体200的不同之处在于，芯片封装体300的封装基板320包括两焊罩层M1与M2。焊罩层M2的功用与配置位置同于上述焊罩层M，而焊罩层M1配置于这些第二基板接垫324上且具有多个开口O，而配置于这些第二基板接垫324上的表面接合层326是位于这些开口O内。
此外，芯片封装体300的制造方法与芯片封装体200的制造方法也有所不同。图5A至图5D绘示图4的芯片封装体的制造方法的部分步骤示意图。
在如同图3A所绘示及其相关说明所揭示的步骤之后，亦即相当于在第二实施例中提供一芯片310与一封装基板320的步骤后，接着请参考图5A，在这些第二基板接垫324上形成一焊罩层M1。
之后，请参考图5B，例如进行光刻与蚀刻工艺以图案化焊罩层M1，使得焊罩层M1具有多个开口O以暴露各个第二基板接垫324的部分区域。
之后，请参考图5C，例如以电镀或非电镀的方式在这些第一基板接垫322与这些第二基板接垫324上形成一表面接合层326，其中部分表面接合层326形成于这些开口O内，亦即形成于这些第二基板接垫324上的表面接合层326是位于这些开口O内。
然后，请参考图5D，进行热压合工艺，使得这些凸块330接合至表面接合层326。这些凸块330与这些第一基板接垫322或这些第二基板接垫324的连接方式，以及这些凸块330的熔点与热压合工艺的操作温度的关系则同于第一实施例所述，故于此不再赘述。
接着，如同第一实施例所述的相对位置与方式而形成一底胶层350与多个电性接点360。
经由上述步骤后，芯片封装体300即可完成。
第三实施例
请参考图4与图6，其中图6绘示本发明第三实施例的一种芯片封装体的剖面示意图。第三实施例的芯片封装体400与第二实施例的芯片封装体300的不同之处在于，芯片封装体400的封装基板420的焊罩层M1’与表面接合层426的配置方式。表面接合层426配置于这些第一基板接垫422与这些第二基板接垫424上，且焊罩层M1’配置于这些第二基板接垫422的表面接合层426上，而焊罩层M1’具有多个开口O’以暴露表面接合层426。
此外，芯片封装体400的制造方法与芯片封装体200、300的制造方法也有所不同。
图7A至图7D绘示图6的芯片封装体的制造方法的部分步骤示意图。
在如同图3A所绘示及其相关说明所揭示的步骤之后，亦即相当于在第三实施例中提供一芯片410与一封装基板420的步骤后，接着请参考图7A，例如以电镀或非电镀的方式在这些第一基板接垫422与这些第二基板接垫424上形成一表面接合层426。
之后，请参考图7B，在这些第二基板接垫424的表面接合层426上形成一焊罩层M1’。
之后，请参考图7C，例如进行光刻与蚀刻工艺以图案化焊罩层M1’，使得焊罩层M1’具有多个开口O’以暴露表面接合层426的部分区域。
然后，请参考图7D，进行热压合工艺，使得这些凸块430接合至表面接合层426。这些凸块430与这些第一基板接垫422或这些第二基板接垫424的连接方式，以及这些凸块430的熔点与热压合工艺的操作温度的关系则同于第一实施例所述，故于此不再赘述。
接着，如同第一实施例所述的相对位置与方式而形成一底胶层450与多个电性接点460。
经由上述步骤后，芯片封装体400即可完成。
综上所述，本发明的芯片封装体及其制造方法可使得这些第二基板接垫上的表面接合层，在未与这些凸块对应连接的区域上，移除或被焊罩层所限制，所以在热压合工艺中，这些第二基板接垫上的表面接合层无法藉由表面张力作用，而沿着这些凸块的侧边且朝向芯片的方向爬升。因此，这些第二基板接垫上的表面接合层不会污染芯片，进而使得芯片封装体可维持正常运作的功能。
虽然本发明已以多个实施例揭露如上，然其并非用以限定本发明，任何本领域内的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围以所附的权利要求所界定者为准。

Claims (10)

1.一种芯片封装体，包括：
一芯片，具有多个芯片接垫，所述芯片接垫配置于所述芯片的一表面上；
一封装基板，具有多个第一基板接垫、多个第二基板接垫与一表面接合层，所述第一基板接垫与所述第二基板接垫配置于所述封装基板的一表面上，所述表面接合层配置于所述第一基板接垫与所述第二基板接垫上；以及
多个凸块，分别配置于所述芯片接垫与所述表面接合层之间，所述芯片与所述封装基板是藉由所述凸块而互相电连接，各所述第一基板接垫与所述凸块之一电连接，且各所述第二基板接垫与所述凸块的至少二电连接；
其中各所述第二基板接垫具有一第一区域与一第二区域，且所述表面接合层覆盖各所述第二基板接垫的所述第一区域。
2.如权利要求1所述的芯片封装体，其中所述封装基板包括一第一焊罩层，配置于所述第二基板接垫上且具有多个开口，其中配置于所述第二基板接垫上的所述表面接合层是位于所述开口内。
3.如权利要求1所述的芯片封装体，其中所述封装基板包括一第一焊罩层，配置于所述第二基板接垫的所述表面接合层上，其中所述第一焊罩层具有多个开口以暴露所述表面接合层；其中所述表面接合层覆盖各所述第二基板接垫的所述第二区域。
4.如权利要求3所述的芯片封装体，其中所述封装基板包括一第二焊罩层，配置于所述封装基板的所述表面上且暴露出所述第一基板接垫与所述第二基板接垫。
5.如权利要求1所述的芯片封装体，其中所述封装基板包括一第一焊罩层，配置于所述第二基板接垫上且具有多个开口，其中配置于所述第二基板接垫上的所述表面接合层是位于所述开口内。
6.如权利要求1所述的芯片封装体，其中各所述第一基板接垫局部埋入所述凸块之一。
7.如权利要求1所述的芯片封装体，更包括一介金属层，位于所述凸块与所述表面接合层之间，且所述介金属层的熔点小于所述凸块的熔点。
8.如权利要求1所述的芯片封装体，其中所述凸块的材质包括金、铜、锡或镍。
9.如权利要求1所述的芯片封装体，其中所述芯片接垫以面阵列的方式配置于所述芯片的所述表面上。
10.如权利要求1所述的芯片封装体，其中所述表面接合层的厚度小于5微米。
CNB2006100738069A 2006-03-30 2006-03-30 芯片封装体 Active CN100390983C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006100738069A CN100390983C (zh) 2006-03-30 2006-03-30 芯片封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100738069A CN100390983C (zh) 2006-03-30 2006-03-30 芯片封装体

Publications (2)

Publication Number Publication Date
CN1851912A true CN1851912A (zh) 2006-10-25
CN100390983C CN100390983C (zh) 2008-05-28

Family

ID=37133385

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100738069A Active CN100390983C (zh) 2006-03-30 2006-03-30 芯片封装体

Country Status (1)

Country Link
CN (1) CN100390983C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101552253B (zh) * 2008-04-02 2011-05-04 旭德科技股份有限公司 阵列封装基板
CN107039290A (zh) * 2015-12-31 2017-08-11 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US9941240B2 (en) 2013-07-03 2018-04-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor chip scale package and manufacturing method thereof
CN111725152A (zh) * 2020-06-12 2020-09-29 北京时代民芯科技有限公司 一种基于倒装焊的塑封菊花链电路结构及测试方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1369919A1 (en) * 2002-05-24 2003-12-10 Ultratera Corporation Flip chip package
CN2570981Y (zh) * 2002-09-19 2003-09-03 威盛电子股份有限公司 倒装片型芯片封装结构
TWI230989B (en) * 2004-05-05 2005-04-11 Megic Corp Chip bonding method

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101552253B (zh) * 2008-04-02 2011-05-04 旭德科技股份有限公司 阵列封装基板
US9941240B2 (en) 2013-07-03 2018-04-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor chip scale package and manufacturing method thereof
TWI631679B (zh) * 2013-07-03 2018-08-01 台灣積體電路製造股份有限公司 表面固著半導體元件、晶片級半導體封裝組件及表面固著方法
CN107039290A (zh) * 2015-12-31 2017-08-11 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US10515865B2 (en) 2015-12-31 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill control structures and method
US11018069B2 (en) 2015-12-31 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill control structures and method
CN111725152A (zh) * 2020-06-12 2020-09-29 北京时代民芯科技有限公司 一种基于倒装焊的塑封菊花链电路结构及测试方法
CN111725152B (zh) * 2020-06-12 2021-12-28 北京时代民芯科技有限公司 一种基于倒装焊的塑封菊花链电路结构及测试方法

Also Published As

Publication number Publication date
CN100390983C (zh) 2008-05-28

Similar Documents

Publication Publication Date Title
US20180233441A1 (en) PoP Device
US7361972B2 (en) Chip packaging structure for improving reliability
US11515290B2 (en) Semiconductor package
CN2664198Y (zh) 多芯片封装结构
CN1695246A (zh) 半导体封装及层叠型半导体封装
US20230335540A1 (en) Semiconductor package and method of fabricating the same
JP2012119648A (ja) フリップチップ半導体ダイのパッドレイアウトを形成する半導体素子および方法
KR20070007151A (ko) 랜드 그리드 어레이 패키지형 디바이스 및 그 형성 방법
TW201832297A (zh) 封裝堆疊構造及其製造方法
CN1767178A (zh) 半导体载板及其制造方法与半导体封装组件
CN101335224B (zh) 半导体封装结构及其制造方法
US8138594B2 (en) Semiconductor device and manufacturing method of a semiconductor device
CN1851912A (zh) 芯片封装体
TW200423342A (en) Chip package structure and process for fabricating the same
CN1309057C (zh) 半导体装置及其制造方法
TWI262587B (en) Leadframe and the manufacturing method thereof
TWI228785B (en) Substrate, wiring board, substrate for semiconductor package, semiconductor device, semiconductor package and its manufacturing method
JP5459134B2 (ja) 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法
CN2662455Y (zh) 电气封装体
US8018075B2 (en) Semiconductor package, method for enhancing the bond of a bonding wire, and method for manufacturing a semiconductor package
KR20100002870A (ko) 반도체 패키지의 제조 방법
CN1315168C (zh) 晶圆级封装制作工艺及其晶片结构
CN2617033Y (zh) 一种倒装片封装结构
US12002784B2 (en) Semiconductor package
CN103208584A (zh) 具有倾斜结构的发光二极管封装

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant