CN1308788A - 半导体放大器电路与系统 - Google Patents

Abstract

本发明的目的为提供具有其中在至少特定频带中改进了输出电导的负特征的共射－共基放大器的半导体放大器电路。半导体放大器1包含具有级联的晶体管101与晶体管102的共射－共基放大器500、及用于至少在特定的频带中改进该共射－共基放大器500的输出电导G_OUT的负特征的改进装置。

Description

半导体放大器电路与系统

技术领域

本发明涉及包含共射—共基放大器(cascode)的半导体放大器电路与系统。

已有技术

图3示出传统半导体放大器电路10的布置。半导体放大器电路10放大输入到输入端IN的输入信号V_IN并作为输出信号V_OUT输出结果到输出端OUT。

半导体放大器电路10包含晶体管101。晶体管101的门电极连接在输入端IN上。晶体管101的源极接地。晶体管101的漏极连接在输出端OUT上。通过负载ZL提供给晶体管101的漏极电源电压V_dd。

图5示出图3中所示的半导体放大器电路10的操作的模拟的结果。例如，这一模拟是用HSPICE执行的。模拟的条件如下：

·晶体管101：nMOS晶体管

·输入信号V_IN的频率f：1kHz

·负载ZL：1000Ω的电阻器

·晶体管101的输出电导gds：1mS

·晶体管101的跨导gm：24mS

如图5中所示，通过半导体放大器电路10，通过将输入信号V_IN放大一个因子12(＝ZL×gm/2)而获得输出信号V_OUT。

然而，在半导体放大器电路10的结构中，反馈电容C_gd与由Miller效应引起的有效电容相比呈现为提高了大约12的因子。从而，随着输入信号V_IN的频率的提高，较大的电流从输入端IN流向输出端OUT。

图4示出用于降低Miller效应的传统半导体放大器电路20的结构。

半导体放大器电路20包含共射—共基放大器500。共射—共基放大器500包含级联的晶体管101与晶体管102。

晶体管101的门极连接在半导体放大器电路20的输入端IN上。晶体管101的源极接地。晶体管101的漏极连接在晶体管102的源极上。

在晶体管102的门极上供给固定电压V_b。固定电压V_b是从诸如DC电源(未示出)提供的。设置了旁路电容器C₁用于消除DC电源提供的电压V_b的AC分量。

晶体管102的源极连接在晶体管101的漏极上。晶体管102的漏极连接在半导体放大器电路20的输出端OUT上。通过负载ZL在晶体管102的漏极上提供电源电压V_dd。

图6示出晶体管101的漏电压V₁(即晶体管102的源电压)的模拟的位置。由于共射—共基布置中晶体管101与晶体管102是级联的，电压V₁的幅值近似等于输入电压V_IN的幅值。从而，在晶体管101的输入端IN与漏极之间不存在大电流。结果，Miller效应得以降低。

上述共射—共基布置还能得到作为晶体管放大器电路20的输出的大量电功率。这将在下面讨论。

通常，放大器的最大输出功率P_OUT是用(表达式1)表示的：

P_OUT～(gm·V_IN)²/G_OUT                                     (式1)

其中gm表示放大器的跨导，V_IN表示输入到放大器中的输入信号的电压，而G_OUT表示放大器的输出电导。

从(表达式1)可知，P_OUT是与G_OUT成反比的。

如图3中所示，如果放大器具有单一晶体管布置，则G_OUT＝gds。从而，通过将G_OUT＝gds代入(表达式1)。P_OUT＝(gm·V_IN)²/gds成立。另一方面，如果放大器(即共射—共基放大器500)具有图4中所示的共射—共基布置，在输入信号V_IN的频率相对地低的频带中G_OUT＝gds²/gm的逼近是可能的。从而，将G_OUT＝gds²/gm代入(表达式1)中，在这一频率中P_OUT＝(gm/V_IN)²/·gm/gds²成立。

从而，具有共射—共基布置的放大器能得出比具有单一晶体管布置大一个因子gm/gds的P_OUT。例如，在gm＝10mS且gds＝1mS的情况中，具有共射—共基布置的放大器可得出大于具有单一晶体管布置10倍的能量的量。

如上所述，具有共射—共基布置的放大器具有降低Miller效应及降低输出电导的优点。由于这些优点，已广泛地采用具有共射—共基布置的放大器。

然而，在输入信号V_IN的频率为100MHz或以上的情况中，可能存在着其中的半导体放大器电路20的输出电导为负的频带。这是因为可能存在其中的共射—共基放大器500的输出电导G_OUT为负的频带。

在下面的说明中，将放大器的输出电导G_OUT为负(即G_OUT＜0成立)称作“放大器的输出电导G_OUT具有负特征”。

图7示出共射—共基放大器500的小信号等效电路的结构。在图7中所示的实例中，假定晶体管101与晶体管102为相同大小的nMOS晶体管。还假定为了降低Miller效应而通过电容器C₁将晶体管102的门极接地。图7中所示的符号的含义如下：

·C_gs1：晶体管101的门—源电容

·C_gd1：晶体管101的门—漏电容

·gm₁：晶体管101的跨导

·gds₁：晶体管101的输出电导

·C_ds1：晶体管101的漏—源电容

·C_dsub1晶体管101的漏—基电容

·R_sub1：晶体管101从漏极到地的基片电阻

·C_gs2：晶体管102的门—源电容

·C_gd2晶体管102的门—漏电容

·gm₂：晶体管102的跨导

·gds₂：晶体管102的输出电导

·C_ds2：晶体管102的漏—源电容

·C_dsub2：晶体管102的漏—基电容

·R_sub2：晶体管102从漏极到地的基片电阻

假定C_ds1＝C_ds2＝0，共射—共基放大器500的输出电导G_OUT是用(表达式2)表示的，其中Re(X)表示X的实数部分：

G_OUT＝Re(Y₁·Y₂/(Y₁+Y₂+gm₂))+Re(Y₃)                   (式2)

其中Y₁、Y₂与Y₃分别用(表达式3)、(表达式4)与(表达式5)表示：

Y₁＝Y₂+Y₃＝gds₂+jωC_ds2+jωC_dsub2/(1+jωC_ds2R_sub2)     (式3)

Y₂＝gds₂+jωC_ds2                                           (式4)

Y₃＝jωC_dsub2/(1+jωC_ds2R_sub2)                              (式5)

其中ω＝2πf。符号f表示输入信号V_IN的频率。符号j表示虚数单位。

图9示出半导体放大器电路20的共射—共基放大器500的输出电导G_OUT特征的模拟结果。图9中水平轴表示输入信号V_IN的频率而垂直轴表示共射—共基放大器500的输出电导G_OUT。

模拟的条件如下：

·R_sub1＝R_sub2＝10Ω

·gds₁＝gds₂＝1.0mS

·C_ds1＝C_ds2＝0.5pF

·gm₂＝30mS

·C_dsub1＝C_dsub2＝0.5pF

从图9中将理解，在靠近3GHz的频带中，共射—共基放大器500的输出电导G_OUT具有负特征。

如图9中所示，在共射—共基放大器的输出电导G_OUT具有负特征的情况中，包含该共射—共基放大器的放大器电路的操作变得非常不稳定，从而放大器电路很可能振荡。

本技术中已知的对这一问题的传统解决方法是通过在共射—共基放大器的输出上设置倾卸电路来稳定放大器电路的操作。

图10示出具有连接在共射—共基放大器500的输出上的倾卸电阻器R_dump的传统半导体放大器电路30的结构。

图11示出具有不同的值的各该倾卸电阻器R_dump的半导体放大器电路30的共射—共基放大器500的输出电导G_OUT特征的模拟的结果。

从图11中将理解，在R_dump＜500Ω的情况中，对所有频率消除了共射—共基放大器500的输出电导G_OUT的负特征。例如，在输入信号V_IN的频率f为1GHz的情况中，输出电导G_OUT为1.6e-3(S)。

然而，插入实际电阻器作为倾卸电阻器R_dump导致由DC电流引起的电压降。例如，当5mA的直流电流流入500Ω的倾卸电阻器R_dump中时，得出2.5V的电压降。在这一情况中，假定共射—共基放大器500的电源电压V_dd为3V，只有0.5V的电压作用在包含在该共射—共基放大器500中的晶体管101与102上。在这一条件下，该半导体放大器电路30难于正常工作。也难于以进一步降低的电压来操作晶体管101与102。

作为替代，可通过采用使用电感器、电容器与电阻器的低通滤波器而不是倾卸电阻器R_dump来稳定放大器电路的工作。

然而，采用这一低通滤波器导致放大器电路所需的元件数目的增加。为了减少元件数目而在集成电路(IC)上布置低通滤波器导致芯片面积的明显增加。再者，由于在IC上非常难于制造具有高Q因子的器件，极度难于实现这一滤波器。

本发明解决了上述问题，并具有下述目的，提供具有共射—共基放大器的半导体放大器电路与系统，其中至少在特定频带中改进了输出电导的负特征而不导致电压降或元件数的增加。

本发明的公开

本发明的半导体放大器电路包括：具有级联的第一晶体管与第二晶体管的共射—共基放大器；以及用于至少在特定频带中改进该共射—共基放大器的输出电导的负特征的改进装置，从而达到上述目的。

该特定频带可以是100MHz或以上的频带。

该改进装置可通过至少在该特定频带内减少第二晶体管的门—源电压的实数部分来改进共射—共基放大器的输出电导的负特征。

该改进装置可包括至少在该特定频带中作为电阻器起作用的元件，并且可通过该元件向第二晶体管的门极供给预定的电压。

至少在该特定频带中该元件可作为100Ω或以上的电阻器起作用。

至少在该特定频带中该元件可作为10kΩ或以下的电阻器起作用。

该半导体放大器电路可进一步包括连接在共射—共基放大器的输出上的高通滤波器。

该高通滤波器可包括电感器与电容器。

本发明的系统可具有用于接收信号的接收信件，并且该接收部件可包括该半导体放大器电路作为低噪声放大器。

本发明的系统可具有发射部件用于发射信号，并且该发射部件可包括该半导体放大器电路作为功率放大器。

附图的简单说明

图1示出本发明的实施例1的半导体放大器电路1的布置。

图2示出本发明的实施例2的半导体放大器电路2的布置。

图3示出传统半导体放大器电路10的布置。

图4示出传统半导体放大器电路20的布置。

图5示出半导体放大器电路10的操作的模拟的结果。

图6示出晶体管101的漏极电压V₁(即晶体管102的源极电压)的模拟的结果。

图7示出共射—共基放大器500的小信号等效电路的布置。

图8A示出半导体放大器电路20(图4)中的V₁与V_b之间的交流等效电路。

图8B示出半导体放大器电路1(图1)中的V₁与V_b之间的交流等效电路。

图9示出半导体放大器电路20的共射—共基放大器500的输出电导G_OUT特征的模拟的结果。

图10示出传统半导体放大器电路30的布置。

图11示出半导体放大器电路30的共射—共基放大器500的输出电导G_OUT特征的模拟的结果。

图12示出在R_ON＝1kΩ情况中的共射—共基放大器500的输出电导G_OUT的模拟的结果。

图13示出在负载ZL由电感器L构成且通过电容器C输出信号的情况中的半导体放大器电路1的布置。

图14示出在插入ON电阻器R_ON的情况中及在不插入ON电阻器R_ON的情况中电压V₁的幅值之间的比较。

图15示出高通滤波器203的布置。

图16示出本发明的实施例3的系统3的布置。

首先，说明本发明的原理。

图4中所示的半导体放大器电路20的共射—共基放大器500的输出电导G_OUT是由使用晶体管102的门—漏电压V_gs2的(表达式6)表示的：

G_OUT＝Re(Y₁·Y₂/(Y₁+Y₂-(V_gs2/V₁)·gm₂))+Re(Y₃)

    ＝Re((|Y₁|²·Y₂+|Y₂|²·Y₁)/|Y₁+Y₂-(V_gs2/V₁)·gm₂|²)+Re(Y₃)

    +Re((-Y₁·Y₂·(V_gs2/V₁)·gm₂)/|Y₁+Y₂-(V_gs2/V₁)·gm₂|²)(式6)

其中Y1、Y2与Y3分别用前面示出的(表达式3)、(表达式4)与(表达式5)表示。

(表达式6)的右侧的第一与第二项永远是正的。然而，(表达式6)右侧第三项可以是负的。为了保证G_OUT不成为负的，可以减小第三项的绝对值使得第一项与第二项之和的绝对值大于第三项的绝对值。例如，通过减小晶体管102的门一漏电压V_gs2的实数部分有可能保证G_OUT不成为负的。

图8A示出图4中所示的半导体放大器电路20中的V₁与V_b之间的交流等效电路。在这一情况中，晶体管102的漏—源电压V_gs2是用(表达式7)表示的：

V_gs2＝-V₁                                                            (式7)

其中V₁表示晶体管101的漏极电压。

图8B示出图1中所示的半导体放大器电路1中V₁与V_b之间的交流等效电路，下面将描述它。如图8B中所示，将电阻器R_ON插入V₁与V_b之间的交流等效电路中。在这一情况中，晶体管102的漏—源电压V_gs2是用(表达式8)表示的：

V_gs2＝V₁/(1+jωC_gs2R_ON)＝-Y₄·V₁                       (式8)

其中V₁表示晶体管101的漏极电压。Y4是用(表达式9)表示的：

Y₄＝1/(1+jωC_gs2R_ON)                                      (式9)

其中C_gs2表示晶体管102的门—源电容而R_ON表示在预定的电压V_b与晶体管102的门极之间插入的电阻。

通过比较(表达式7)与(表达式8)，会理解在预定的频带(如100MHz或更高的高频带)中(表达式8)的V_gs2的实数部分小于(表达式7)的该部分。这便不可能改进预定的频带(如100MHz或以上的高频带)中的共射—共基放大器500的输出电导G_OUT的负特征。

如上所述，即使在高频带中减小了V_gs2的实数部分的情况中，在低频带中共射—共基放大器500的输出电导G_OUT仍保持负特征。低频带中共射—共基放大器500的输出电导G_OUT的这一负特征可用高通滤波器改善。

在连接在共射—共基放大器500的输出上的负载ZL是由电感器L构成且信号是通过电容器C输出的情况中，电感器L与电容器C起高通滤波器的作用。从而，只用增加电容器C作为新部件便有可能改进共射—共基放大器500的输出电导G_OUT的负特征。

下面参照附图描述本发明的实施例。(实施例1)

图1示出本发明的实施例1的半导体放大器电路1的布置。该半导体放大器电路1具有输入端IN及输出端OUT。半导体放大器电路1放大输入到输入端IN上的输入信号V_IN及作为输出信号V_OUT输出结果给输出端OUT。

半导体放大器电路1包含共射—共基放大器500。该共射—共基放大器500包含级联的晶体管101与晶体管102。例如，晶体管101与晶体管102为nMOS晶体管。

晶体管101的门极连接在半导体放大器电路1的输入端IN上。晶体管101的源极接地。晶体管101的漏极连接在晶体管102的源极上。

通过晶体管400向晶体管102的门极供给固定电压V_b。为了在固定电压V_b与晶体管102的门极之间提供ON电阻器R_ON而设置晶体管400。该ON电阻器R_ON作为用于改进共射—共基放大器500的输出电导的负特征的改进装置起作用。例如，晶体管400为pMOS晶体管。固定电压V_b是例如从DC电源(未示出)供给的。设置了旁路电容器C₁用于消除从DC电源供给的电压V_b的AC分量。

用于改进共射—共基放大器500的输出电导的负特征的改进装置可以是任何类型的元件，只要该元件至少在特定频带(如100MHz或以上的高频带)中起电阻器的作用即可。最好，该元件至少在特定频带中起100Ω或以上(最好1kΩ或以上)在电阻器的作用。当电阻值太大时，可存在Miller效应的应响与/或增加器件大小。因此，该器件最好至少在特定频带中作为10kΩ或以下的电阻器起作用。

例如，该改进装置可以是在固定电压V_b与晶体管102的门极之间插入的晶体管的ON电阻器R_ON或该晶体管的ON电阻器R_ON以外的任何电阻器。这一电阻器具有大于线路电阻的电阻值，并从而能与线路电阻清楚地区别。这是因为线路电阻通常小于1Ω。

晶体管102的源极连接在晶体管101的漏极上。晶体管102的漏极通常高通滤波器200连接在半导体放大器电路1的输出端OUT上。也通过负载ZL向晶体管102的漏极供给电源电压V_dd。

图1中，V₁表示晶体管101的漏电压(即晶体管102的源电压)，而V_gs2则表示晶体管102的门—源电压。

如己参照图8B描述的，晶体管102的门—源电压V_gs2是用(表达式8)表示的。

将(表达式8)代入(表达式6)中得出(表达式10)。从而，半导体放大器电路1的共射—共基放大器500的输出电导G_OUT是用(表达式10)表示的：

G_OUT＝Re(Y₁·Y₂/(Y₁+Y₂+Y₄·gm₂))+Re(Y₃)       (式10)

其中Y₁、Y₂与Y₃分别用前面所示的(表达式3)、(表达式4)与(表达式5)表示，Y₄是用上面所示的(表达式9)表示的。

图12示出在使用(表达式10)R_ON＝1kΩ的情况中，共射—共基放大器500的输出电导G_OUT的模拟的结果。图12中，水平轴表示输入信号V_IN的频率f，而垂直轴表示共射—共基放大器500的输出电导G_OUT。图12示出在R_ON＝0Ω的情况中的G_OUT与按照传统方法(图10)的R_dump＝500Ω的情况中的G_OUT，供比较之用。

模拟的条件包含gm₁＝gm₂＝30mS，C_gs1＝C_gs2＝1 pF及gds₁＝gds₂＝1mS。

如图12中所示，在R_ON＝1kΩ的情况中f＝1GHz且G_OUT≥0。对于f＝1GHz的G_OUT之值小于按照传统方法(图10)的R_dump＝500Ω的G_OUT之值大约一个7的因子。这意味着有可能获得7倍大于按照传统方法(图10)的R_dump＝500Ω的情况中获得的最大功率。

图12示出即使在R_ON＝1kΩ时，在输入信号V_IN的频率f小的频带中G_OUT＜0有可能成立。通过高通滤波器200可消除这一共射—共基放大器500的输出电导的负特征。具体地，可将高通滤波器200配置成使得从共射—共基放大器500输出的信号只对于其中G_OUT≥0成立的频带允许通过其中。

通常在高频放大器中，负载ZL是由电感器L构成的，如图13中所示，并且通过电容器C消除DC之后输出信号。电感器L与电容器C作为高通滤波器200起作用。在这一情况中，可以只增加电容器C作为新部件来布置高通滤波器200。从而与传统的方法相比，有可能减少半导体放大器电路1的部件数目的增加。

当如图14中所示插入ON电阻器R_ON时，电压V₁的幅值大于在不插入ON电阻器R_ON时获得的大约2.5的因子。然而，由于电压V₁的幅值增加而引起的Miller效应的影响基本上是可忽略不计的。这是因为电压V₁的幅值的增加非常小。

如上所述，在半导体放大器电路1中，在固定电压Vb与晶体管102的门极之间插入电阻器R_ON。这一电阻器R_ON使在高频带中晶体管102的门—源电压gs₂的实数部分能减小。从而，有可能改进共射—共基放大器500的输出电导G_OUT的负特征。从而至少在特定的频带中，共射—共基放大器500的输出电导G_OUT不成为负的。

此外，通过提供连接在共射—共基放大器500的输出上的高通滤波器200，有可能在低频带中改进共射—共基放大器500的输出电导G_OUT的负特征。

在连接在共射—共基放大器500的输出上的负载ZL是由电感器L构成的且通过电容器C切断其DC分量之后输出信号的情况中，电感器L与电容器C起高通滤波器200的作用。从而，有可能通过只增加电容器C作为新部件来改进共射—共基放大器500的输出电导G_OUT的负特征。(实施例2)

图2示出本发明的实施例2的半导体放大器电路2的布置。该半导体放大器电路2是通过将本发明的上述原理应用在差动放大器上而得出的。

半导体体放大器电路2包含输入端IN₁及IN₂与输出端OUT₁及OUT₂。半导体放大器电路2放大输入到输入端IN₁的输入信号V_IN1与输入到输入端IN₂的输入信号V_IN2之间的差，并分别作为输出信号V_OUT1与V_OUT2输出结果到输出端OUT₁与OUT₂。

半导体放大器电路2包含采用共射—共基放大器501与502用于差动操作的差动放大器600。共射—共基放大器501包含互相级联的晶体管101与102。共射—共基放大器502包含互相级联的晶体管103与104。例如，各该晶体管101、102、103与104为nMOS晶体管。

各该共射—共基放大器501与502的布置类似于图1中所示的共射—共基放大器500的布置。

晶体管101的门极连接在半导体放大器电路2的输入端IN₁上。

通过晶体管401向晶体管102的门极供给固定电压V_b。例如，晶体管401为pMOS晶体管。通过高通滤波器201将晶体管102的漏极连接在半导体放大器电路2的输出端OUT₁上。通过负载ZL₁向晶体管102的漏极供给电源电压V_dd。

晶体管103的门极连接在半导体放大器电路2的输入端IN₂上。

通过晶体管402向晶体管104的门极供给固定电压Vb。例如，晶体管402为pMOS晶体管。通过高通滤波器202将晶体管104的漏极连接在半导体放大器电路2的输出端OUT₂上。通过负载ZL₂向晶体管104的漏极供给电源电压V_dd。

在固定电压V_b与晶体管102与104的各门极之间插入的电阻器可以是任何类型的电阻器。

使用半导体放大器电路2，有可能获得类似于用半导体放大器电路1获得的效果。

下面描述对实施例1与实施例2公共的修正实例。

半导体放大器电路1与2没有必要开发新工艺。可在IC上容易地实现用作各晶体管400、401与402的pMOS晶体管。

以这一方式，有可能生产成本低，噪声小，增益高，及畸变小的半导体放大器电路。

上面的实施例1与2中所采用的放大器的类型、频率的值，电容器及电阻器只是示范性的。无须多说，本发明不限于这些特定类型与值。

电阻器R_ON可以是多晶硅电阻器、扩散电阻器之类、以及晶体管的ON电阻器。

包含在级联放大器中的晶体管可以是pMOS晶体管、双极晶体管、GaAsFET之类、以及nMOS晶体管。

作为电阻器R_ON的附加或替代品，可用电感与电容的组合来改进共射一共基放大器500(或共射—共基放大器600)的输出电导G_OUT的负特征。

此外，连接在共射—共基放大器500的输出上的滤波器可以是图15中所示的带通滤波器203。带通滤波器203包含电感器L、电容器C_d与C及电阻器R_d。IC上能容易地布置带通滤波器203。

类似地，可将带通滤波器连接在共射—共基放大器600的输出上。

本发明对获得高性能的半导体电路作出巨大贡献，并因而高度有用。(实施例3)

图16示出本发明的实施例3的通信系统3的布置。通信系统3包含：用于响应信号发射/接收切换定时在天线701与接收部件710之间的连接与天线701与发射部件720之间的连接之间切换的发射/接收开关702；用于通过发射/接收开关702接收来自天线701的信号的接收部件710；用于将要通过发射/接收开关702发射的信号输出到天线701的发射部件720；用于将具有预定频率的振荡信号输出到接收部件710与发射部件720的频率合成器730；转换器740；及数字信号处理器(DSP)750。

接收部件710包含低噪声放大器(LNA)711、滤波器712、混频器713、及IF信号处理部件714。

通过发射/接收开关702将天线701所接收的信号输入到接收部件710中的低噪声放大器(LNA)711。LNA 711放大接收的信号。通过滤波器712将放大的信号输入到混频器713。混频器713将从滤波器712输出的信号与从频率合成器730输出的振荡信号混合。通过IF信号处理部件714将从混频器713的输出提交给转换器740。

转换器740将从IF信号处理部件714输出的模拟信号转换成数字信号。DSP 750处理该数字信号。

转换器740将DSP 750处理过的数字信号转换成模拟信号。

发射部件720包含功率放大器(PA)721及发射调制器722。

发射调制器722将从转换器740输出的信号与从频率合成器730输出的振荡信号混合。功率放大器(PA)721放大来自发射调制器722的输出。通过发射/接收开关702从天线701发射放大的信号。

半导体放大器电路1(图1)可用作接收部件710中的LNA 711或发射部件720中的PA 721。由于半导体放大器电路1能提供作为从其输出的大量电功率，半导体放大器电路1适合于用作LNA 711或PA 721。从而，通过使用半导体放大器电路1作为LNA 711或PA 721，有可能得到具有其中至少在特定频带中改进了输出电导的负特征的共射—共基放大器LNA 711或PA 721。

工业可应用性

按照本发明的半导体放大器电路包含具有级联的第一晶体管与第二晶体管的共射—共基放大器、及用于至少在特定频带中改进该共射—共基放大器的输出电导的负特征的改进装置。改进装置使共射—共基放大器的输出电导的负特征得以改进，从而至少在特定频带中该共射—共基放大器的输出电导不成为负的。

此外，通过设置连接在共射—共基放大器的输出上的高通滤波器，有可能改进低频带中该共射—共基放大器的输出电导的负特征。

在连接在共射—共基放大器的输出上的负载是由电感器构成的且信号是通过电容器输出的情况中，该电感器与电容器起高通滤波器的作用。从而，通过只增加电容器作为新元件，便有可能改进共射—共基放大器的输出电导的负特征。

按照本发明的半导体放大器电路适合于用作通信系统的发射部件中的低噪声放大器。此外，按照本发明的半导体放大器电路适合于用作通信系统的接收部件中的功率放大器。

Claims (10)

1.一种半导体放大器电路，包括：

具有级联的第一晶体管与第二晶体管的共射—共基放大器；以及

用于至少在特定频带中改进该共射—共基放大器的输出电导的负特征的改进装置。

2.按照权利要求1的半导体放大器电路，其中该特定频带为100MHz或以上的频带。

3.按照权利要求1的半导体放大器电路，其中该改进装置通过至少在该特定频带中减小第二晶体管的门—源电压的实数部分来改进共射—共基放大器的输出电导的负特征。

4.按照权利要求1的半导体放大器电路，其中该改进装置包括至少在该特定频带中起电阻器作用的元件，及通过该元件将预定的电压供给第二晶体管的门极。

5.按照权利要求4的半导体放大器电路，其中该元件至少在该特定频带中起100Ω或以上的电阻器的作用。

6.按照权利要求4的半导体放大器电路，其中该元件至少在该特定频带中起10kΩ或以下的电阻器的作用。

7.按照权利要求1的半导体放大器电路，还包括连接在该共射—共基放大器的输出上的高通滤波器。

8.按照权利要求1的半导体放大器电路，其中该高通滤波器是由电感器与电容器构成的。

9.一种具有用于接收信号的接收部件的系统，其中

该接收部件包括作为低噪声放大器的按照权利要求1至8中任何一项的半导体放大器电路。

10.一种具有用于发射信号的发射部件的系统，其中：

该发射部件包括作为功率放大器的按照权利要求1至8中任何一项的半导体放大器电路。

Images