CN1304140A - 半导体存储器件 - Google Patents
半导体存储器件 Download PDFInfo
- Publication number
- CN1304140A CN1304140A CN00134582A CN00134582A CN1304140A CN 1304140 A CN1304140 A CN 1304140A CN 00134582 A CN00134582 A CN 00134582A CN 00134582 A CN00134582 A CN 00134582A CN 1304140 A CN1304140 A CN 1304140A
- Authority
- CN
- China
- Prior art keywords
- sensor amplifier
- memory cell
- driver transistor
- cell areas
- amplifier driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 239000004744 fabric Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
Abstract
一种半导体存储器件,包括:第一存储单元区;第二存储单元区;以及设置在第一存储单元区和第二存储单元区之间的读出放大器行区,其中读出放大器行区包括多个晶体管行,其构成了多个读出放大器;至少一个电源侧读出放大器驱动器晶体管,其设置在多个晶体管行的第一存储单元区侧;以及至少一个接地侧读出放大器驱动器晶体管,其设置在多个晶体管行的第二存储单元区侧。
Description
本发明涉及一种半导体存储器件，更具体地涉及包括读出放大器行的半导体存储器件，读出放大器行具有多个读出放大器排列其中，并具有用于控制各读出放大器的读出放大器驱动器。
在日本专利公报No.Hei 6-162779中公开了一种公知类型的现有技术的半导体存储器件。
这种公开的半导体存储器件的结构如图5所示，其中存储单元区120和130被设置成将读出放大器行110夹在其间的形式，并且，在这些存储单元区120和130的相对横向侧，形成分别穿过读出放大器行110的辅助字驱动器140和150。
分别将读出放大器行110和辅助字驱动器140和150相互交叠的交叉区域160和170形成为电源侧读出放大器驱动器(SAP驱动器)160a和接地侧读出放大器驱动器(SAN驱动器)170a。
此外，如图6所示，读出放大器驱动器包括一个晶体管(此后称为读出放大器驱动器晶体管)160a。该读出放大器驱动器晶体管160a控制着电源线160a2和电源侧读出放大器驱动线(SAP驱动线)160a1之间的连接，而接地侧读出放大器驱动器170a控制着接地线170a2和接地侧读出放大器驱动线(SAN驱动线)170a1之间的连接。
因此，当这两种读出放大器驱动器晶体管被导通(ON)时，在构成多个设置在SAP驱动线160a1和SAN驱动线170a1之间的多个读出放大器的各晶体管上加上了电源电压，这样使读出放大器可以工作。
上述现有技术的半导体存储器件具有以下的问题。
由于读出放大器驱动器晶体管160a和170a分别设置在由根据多层字线机理进行的阵列划分得到的交叉区域内，在布设读出放大器驱动器晶体管160a和170a的地方、这些晶体管的尺寸、以及在分别设置电源线160a2和接地线170a2的地方都受到限制，并且如果导致读出放大器驱动线160a1和170a1以及电源线160a2和接地线170a2的电阻值变大时，读取速度就会降低。
为了减小读出放大器驱动线160a1和170a1的电阻值，如果它们的布线被加宽或存储单元被划分为更多数目的阵列，从而由各个读出放大器控制器驱动的读出放大器的数目可以减少，则会增加芯片的面积。
而且，在读出放大器驱动器晶体管160a和170a区域中的电源线160a2和接地线170a2由上述辅助字驱动器提供的情况下，如果电源线160a2和接地线170a2的布线宽度加大，则辅助字驱动器区宽度加大，这样就增加了芯片的面积。
再有，读出放大器驱动器晶体管160a和170a被设置为从读出放大器行110分散但集中到各读出放大器上，以将读取操作期间的充电/放电电流集中到各读出放大器驱动线160a1和170a1上，从而由于布线电阻使电压降增加。
因此，由于各读出放大器源极电位的变化，即P-沟道源的电位降低，N-沟道源极电位上升，来使各读出放大器的驱动能力变差，从而降低了读取速度。
此外，因为读出放大器驱动器晶体管160a和170a的电源线160a2和接地线170a2也可以仅由读出放大器驱动器晶体管160a和170a的位置提供，所以在读取操作中的充电/放电电流集中在用于读出放大器驱动器晶体管160a和170a的这些电源线160a2和接地线170a2上，以升高由于布线电阻造成的压降，这是降低读取速度的一个原因。
本发明的目的是提供一种能够改进读取速度而不会增加芯片尺寸的半导体存储器件。
本发明的半导体存储器件包括：第一存储单元区，第二存储单元区以及设置在第一和第二存储区之间的读出放大器行区，其中读出放大器行区包括多个晶体管行，其构成了多个读出放大器，至少一个电源侧读出放大器驱动器晶体管，其设置在多个晶体管行的第一存储单元区侧，以及至少一个接地侧读出放大器驱动器晶体管，其设置在多个晶体管行的第二存储单元区侧。
本发明的上述及其它目的和优点将通过下面结合附图的说明变得更为清楚，其中：
图1是本实施例的半导体存储器件的大致结构的布局；
图2是读出放大器行结构的平面图；
图3是读出放大器行被分为多个门的状态的平面图；
图4显示为读出放大器驱动器而改变电源侧和接地侧之间比例的状态的平面图；
图5是现有技术的半导体存储器件的大致结构的布局；
图6是现有技术的读出放大器行结构的平面图。
下面将参考附图描述本发明的一些实施例。
如图1所示，在本发明的半导体存储器件中，在一对存储单元区20和30之间夹有一行读出放大器10，在这些存储单元区的相对侧设置有相应的辅助字驱动器。
读出放大器行10包括与存储单元区20相邻的电源侧读出放大器驱动器(SAP驱动器)，与存储单元区30相邻的接地侧读出放大器驱动器(SAN驱动器)，以及在电源侧读出放大器驱动器和接地侧读出放大器之间设置的多个读出放大器10c。
图1所示的这些读出放大器驱动器各包括一个电源侧读出放大器驱动器10a和接地侧读出放大器驱动器10b。如图2所示，将两个驱动器晶体管10a和10b形成在它们各自的与对面的存储单元区20和30的表面大致平行的区域中。
电源侧读出放大器驱动器10a和接地侧读出放大器驱动器10b分别与各读出放大器10c的电源端和接地端连接，从而提供用于驱动读出放大器的电压。
应当注意，存储单元区20和30之间有预定的间隔，同时形成设置在这些存储单元区20和30之间的读出放大器行10，以使其具有基本均匀的宽度。
因此，读出放大器行10的宽度变为电源侧读出放大器驱动器晶体管10a和接地侧读出放大器驱动器晶体管10b的栅宽度。而且，晶体管10a和10b的源区和漏区被沿着存储单元区20和30的各边，与形成在存储单元区中的字线(未示出)平行地形成。
电源侧读出放大器驱动器晶体管10a和接地侧读出放大器驱动器晶体管10b的输出(漏)以及读出放大器行10的读出放大器10c的源被设置得彼此靠近和直接互连。
因此，对于这种结构，可以消除在布局中的电源侧读出放大器驱动线和接地侧读出放大器驱动线。这种两种驱动线一般是设置在电源侧读出放大器驱动器晶体管10a和接地侧读出放大器驱动器晶体管10b之间的。从而避免了由于在电源侧读出放大器驱动线和接地侧读出放大器驱动线上产生的电阻而导致的驱动电压下降。
此外，在现有技术的电源侧读出放大器驱动线和接地侧读出放大器驱动线所设置的地方，电源侧读出放大器驱动器晶体管10a和接地侧读出放大器驱动器晶体管10b可以分别设置，从而对减小芯片尺寸的工艺不会有影响。
再有，用于电源侧读出放大器驱动器晶体管10a和接地侧读出放大器驱动器晶体管10b的多个电源线40和接地线50在存储单元区20和30的宽度内彼此平行地设置，并分别与电源侧读出放大器驱动器晶体管10a和接地侧读出放大器驱动器晶体管10b连接，从而降低了用于电源侧读出放大器驱动器晶体管10a和接地侧读出放大器驱动器晶体管10b的电源线40和接地线50的电阻。
因为电源线40和接地线50设置在由存储单元区20和30所占据的宽度区域内，它们不会影响芯片的尺寸，而能够为电源线40和接地线50提供充分有效的导电宽度，从而抑制了由于它们的电阻导致的电压降。
应当注意，因为电源线40和接地线50通过YSW(位线使能信号线)之间的死区，它们不会增加芯片尺寸，从而由于读出放大器行10与存储单元区20和30相比足够小，通过在读出放大器行10将读出放大器驱动器晶体管10a和10b设置得尽可能薄，可以抑制芯片面积的增加。
在这个实施例中，读出放大器驱动器晶体管10a和10b各包括一个栅，但这个结构是可能的例子之一，实际上，如图3所示，这些晶体管每个都可以在读出放大器行10中分为多个栅。在这种情况下，也可以达到几乎相同的效果。
此外，经过YSW之间的用于读出放大器驱动器晶体管10a和10b的电源线40的数目和接地线50的数目不必彼此相同，但是，如图4所示，可以改变它们的数量比以根据读出放大器10c、电源和地的容量进行优化。
下面将说明本发明的半导体存储器件的操作。
因为在该实施例中没有读出放大器驱动线，电源侧读出放大器驱动器晶体管10a和接地侧读出放大器驱动器晶体管10b可以与读出放大器10c以低电阻连接，从而减少了读出放大器公共节点的电阻。
该结构与消除电源侧读出放大器驱动线和接地侧读出放大器驱动线、并且读出放大器行10的读出放大器10c被设置成相对于读出放大器驱动器晶体管10a和10b分散的结构等效，这样就有效地分散了读出过程中的充电/放电电流。
此外，用于电源侧读出放大器驱动器晶体管10a和接地侧读出放大器驱动器晶体管10b的电源线40和接地线50的宽度增加，从而减小电源侧读出放大器驱动器晶体管10a和接地侧读出放大器驱动器晶体管10b的这些电源线40和接地线50的电阻。
因为对于电源侧读出放大器驱动器晶体管10a和接地侧读出放大器驱动器晶体管10b提供了不止一个电源线40和接地线50，可以避免读取过程中充电/放电电流的集中。
因此，可以向读出放大器10c提供波动小的读出放大器驱动电压，以抑制读出放大器驱动电压的下降，从而提高了读取速度。
这样，设置在读出放大器行10中的电源侧读出放大器驱动器晶体管10a和接地侧读出放大器驱动器晶体管10b分别与读出放大器10c连接来被提供读出放大器驱动电压，以抑制芯片尺寸的增加，由此提高了读取速度。
如上所述，本发明可提供能够提高读取速度而不会增加芯片尺寸的半导体存储器件。
尽管结合具体地实施例对本发明进行了说明，这种说明并不是限制性的。在参照上面对本发明的说明之后，本领域的技术人员可以对本发明所公开的实施例进行各种修改。因此，应由权利要求涵盖在本发明的精神和范围内的所有修改。
Claims (6)
1．一种半导体存储器件，包括：
第一存储单元区；
第二存储单元区；以及
设置在所述第一存储单元区和第二存储单元区之间的读出放大器行区，
其中所述读出放大器行区中包括：多个晶体管行，其构成了多个读出放大器；至少一个电源侧读出放大器驱动器晶体管，其设置在所述多个晶体管行的所述第一存储单元区侧；以及至少一个接地侧读出放大器驱动器晶体管，其设置在所述多个晶体管行的所述第二存储单元区侧。
2．根据权利要求1所述的半导体存储器件，其中所述电源侧读出放大器驱动器晶体管将所述多个读出放大器的电源端与电源线相连，而所述接地侧读出放大器驱动器晶体管将所述多个读出放大器的接地端与接地线相连。
3．根据权利要求2所述的半导体存储器件，其中各所述电源线和所述接地线由多个线路构成。
4．根据权利要求3所述的半导体存储器件，其中所述电源线和所述接地线包括不同数量的线。
5．根据前述权利要求任一项所述的半导体存储器件，其中所述电源侧读出放大器驱动器晶体管的源区和漏区沿着所述第一存储单元区的一边与形成在所述第一存储单元区中的字线平行地形成，而所述接地侧读出放大器驱动器晶体管的源区和漏区沿着所述第二存储单元区的一边与形成在所述第二存储单元区中的字线平行地形成。
6．根据权利要求1所述的半导体存储器件，其中所述电源侧读出放大器驱动器晶体管和所述接地侧读出放大器驱动器晶体管各包括多个晶体管。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP353504/1999 | 1999-12-13 | ||
| JP35350499A JP3415523B2 (ja) | 1999-12-13 | 1999-12-13 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1304140A true CN1304140A (zh) | 2001-07-18 |
Family
ID=18431300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN00134582A Pending CN1304140A (zh) | 1999-12-13 | 2000-12-12 | 半导体存储器件 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20010005325A1 (zh) |
| JP (1) | JP3415523B2 (zh) |
| KR (1) | KR100382132B1 (zh) |
| CN (1) | CN1304140A (zh) |
| DE (1) | DE10061769B4 (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6754119B2 (en) * | 2001-07-26 | 2004-06-22 | Samsung Electronics Co., Ltd. | Sense amplifier for memory device |
| US7707039B2 (en) * | 2004-02-15 | 2010-04-27 | Exbiblio B.V. | Automatic modification of web pages |
| JP2005322380A (ja) | 2004-04-09 | 2005-11-17 | Toshiba Corp | 半導体記憶装置 |
| KR100728571B1 (ko) | 2006-02-09 | 2007-06-15 | 주식회사 하이닉스반도체 | 반도체 메모리의 데이터 센싱장치 |
| EP1990836A4 (en) | 2006-02-28 | 2010-11-03 | Fujitsu Ltd | METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR MEMORY DEVICE |
| KR100854499B1 (ko) | 2006-09-19 | 2008-08-26 | 삼성전자주식회사 | 워드 라인 스트랩 구조를 가지는 반도체 메모리 장치 및 이장치의 배치 방법 |
| JP5911936B1 (ja) | 2014-09-30 | 2016-04-27 | ファナック株式会社 | 変位検出方式の６軸力センサ |
| US11581033B2 (en) | 2021-06-09 | 2023-02-14 | Powerchip Semiconductor Manufacturing Corporation | Sub-sense amplifier layout scheme to reduce area |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0450159A3 (en) * | 1990-03-28 | 1992-06-03 | Siemens Aktiengesellschaft | Dram cell field architecture with superposed bitline switches and bitlines |
| KR0167295B1 (ko) * | 1995-12-16 | 1999-02-01 | 문정환 | 저전력용 센스앰프회로 |
| US5822262A (en) * | 1996-05-25 | 1998-10-13 | Texas Instruments Incorporated | Apparatus and method for a dynamic random access memory data sensing architecture |
-
1999
- 1999-12-13 JP JP35350499A patent/JP3415523B2/ja not_active Expired - Fee Related
-
2000
- 2000-12-12 CN CN00134582A patent/CN1304140A/zh active Pending
- 2000-12-12 US US09/734,815 patent/US20010005325A1/en not_active Abandoned
- 2000-12-12 DE DE10061769A patent/DE10061769B4/de not_active Expired - Fee Related
- 2000-12-13 KR KR10-2000-0075904A patent/KR100382132B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP3415523B2 (ja) | 2003-06-09 |
| US20010005325A1 (en) | 2001-06-28 |
| DE10061769B4 (de) | 2011-06-01 |
| KR20010062376A (ko) | 2001-07-07 |
| JP2001168302A (ja) | 2001-06-22 |
| DE10061769A1 (de) | 2001-08-16 |
| KR100382132B1 (ko) | 2003-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1242413C (zh) | 半导体存储器 | |
| CN1508805A (zh) | 含有输入/输出线对和预充电电路的集成电路器件 | |
| CN1392568A (zh) | 半导体存储器件的字线驱动器 | |
| CN1171236C (zh) | 铁电随机存取存储器及测试短寿命单元的方法 | |
| KR0163778B1 (ko) | 반도체 메모리 장치 | |
| CN1233838A (zh) | 具有升压限制的升压电路 | |
| TW201822198A (zh) | 具有記憶體閘極線路和源極線路亂序的非揮發性記憶體陣列 | |
| JP3183245B2 (ja) | 半導体記憶装置 | |
| CN1434516A (zh) | 强电介质半导体存储器 | |
| CN1107957C (zh) | 半导体存储装置 | |
| CN1324486A (zh) | 半导体装置 | |
| CN1304140A (zh) | 半导体存储器件 | |
| CN1144227C (zh) | 有用改进位线预充电系统的分层位线结构的半导体存储器 | |
| JP4330183B2 (ja) | 半導体記憶装置 | |
| CN1705127A (zh) | 半导体集成电路 | |
| CN1975933A (zh) | 非易失性存储装置及其读出方法 | |
| CN1372689A (zh) | Eeprom使用的单一晶体管存储单元 | |
| US20100046310A1 (en) | Semiconductor memory device including memory cell array having dynamic memory cell, and sense amplifier thereof | |
| US6587366B2 (en) | Ferroelectric memory device and method for operating ferroelectric memory device | |
| CN1518001A (zh) | 具有副放大器结构的半导体存储装置 | |
| CN1716447A (zh) | 低功率消耗的半导体存储器件 | |
| US20070076500A1 (en) | Semiconductor memory device | |
| CN1518005A (zh) | 降低老化试验时的功耗的半导体存储器 | |
| EP1071093A2 (en) | Semiconductor memory | |
| US7505297B2 (en) | Semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: NEC ELECTRONICS TAIWAN LTD. Free format text: FORMER OWNER: NONE Effective date: 20030509 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20030509 Address after: Tokyo, Japan Applicant after: NEC Corp. Co-applicant after: NEC Corp. Address before: Tokyo, Japan Applicant before: NEC Corp. |
|
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |