CN1290257C - 包含串级场效晶体管之电路装置 - Google Patents

包含串级场效晶体管之电路装置 Download PDF

Info

Publication number
CN1290257C
CN1290257C CNB028099591A CN02809959A CN1290257C CN 1290257 C CN1290257 C CN 1290257C CN B028099591 A CNB028099591 A CN B028099591A CN 02809959 A CN02809959 A CN 02809959A CN 1290257 C CN1290257 C CN 1290257C
Authority
CN
China
Prior art keywords
voltage
oxide
circuit arrangement
end points
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028099591A
Other languages
English (en)
Other versions
CN1509517A (zh
Inventor
W·滋梅曼恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1509517A publication Critical patent/CN1509517A/zh
Application granted granted Critical
Publication of CN1290257C publication Critical patent/CN1290257C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs

Landscapes

  • Amplifiers (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明的电路装置的基础在于以一分压器R1和R2延伸控制路径，该分压器R1和R2以R1/(R1+R2)的比例供应该控制电压至该第二操作晶体管AT2的该栅极电极。然而，此延伸仅与该控制路径的陡部分相关，因此，该第一和第二电路单元用以正确地安置开启电压，且缩短该控制特性的延长平坦的上部，且正确地放置他，此外如果可能的话，可截断或补偿该开启电压的散射而取代以该分压器电压乘上该开启电压。

Description

包含串级场效晶体管之电路装置
技术领域
本发明是关于一种包含串级场效晶体管的电路装置，本发明尤其是关于用以高频应用的一种包含串级场效晶体管的电路装置。
背景技术
包含串级场效晶体管的电路装置，举例来说有四极真空管或五极真空管，常常被用作高频应用的可控制扩大器，串级场效晶体管具有复数个栅极端点，被处理的信号通常施用于一第一栅极，同时一第二栅极被用来控制该增益。在本例中，该控制欲涵盖一个大规模的增益间隔(亦即7O分贝)，举例来说，一种此类电路装置示于文件DE4134177中。
调节MOS四极真空管/五极真空管的增益通常是藉由降低施用于该第二栅极的电压而实行，如果降低施用于该第二栅极的该电压，即可达成线性控制响应、高控制范围及低交互失真，且该第一栅极的势能也会爬升。在早期包含串级场效晶体管的电路配置，举例来说，电视接收器的调频电路，是藉由一种用以稳定该操作电流的电路而达成，其通常包含一源极电阻器。
图8以图表显示了此一电路配置，其包含两个串级场效晶体管AT1和AT2，以及一个源极电阻器Rs和一个电容器Cs用以高频阻碍，欲放大的信号E连接至该第一场效晶体管AT1的栅极电极G1，同时经由一信号R执行该增益的控制，该信号R是施用于该第二场效晶体管AT2的栅极电极G2；尽管额外的源极电阻器Rs减少了约3伏特的可使用的供应电压，这个缺点还是可以忍受，因为这些电路通常以9至12伏特的供应电压运作。图9显示了此电路的特性，其使用该电路的增益以作为施用于该栅极电极G2(虚线)的电压，图中可看见该电路的增益可透过一相对宽范围的施用于栅极电极G2的电压而受到大量地线性地控制。
由于仅两个较小的比例的供应电压可供该两个串级场效晶体管AT1和AT2利用，因此在现代电子信号制程中，使用的是越来越小的操作电压，而导致如图8所示的源极电阻器Rs无法使用于现代电路装置的情况；然而，因为缺少该源极电阻器Rs，较大的控制范围现在即可藉由晶体管特性单独地测量。
图9所示为此类不具源极电阻器Rs电路的特性图(实线)，由一爬升态开始，该下降的动作最初非常缓慢的执行，接着变成一个短且陡的下降，因此，增益的实际控制是透过一相对地小的电压间隔而执行，该电压是施用于该栅极电极G2，然而因为该增益的短且陡的下降，使得在一个用以控制该信号增益的完整控制回路内使用该电路越来越困难，因为在该短且陡的下降范围中，即使施用于该栅极电极G2的电压产生微小的改变，及在该晶体管特性中具有极小的偏差，都将导致在控制路径中的增益强烈的变化，而越来越多小的晶体管及降低操作电压的趋势也会加强这些特性。
发明内容
因此本发明的目的即在具体说明一种包含串级场效晶体管的电路装置，其能减少或完全避免前述的问题，本发明的目的尤其是在于具体说明一种包含串级场效晶体管的电路装置，其可确保在一定义的起点和终点之间具有延伸且线性的控制响应。
该目的是藉由一种包含至少两个串级场效晶体管的电路装置所达成。
根据本发明，本发明提供了一种包含至少两个串级场效晶体管的电路装置，尤其是用以高频应用，其包含一源极端点；一漏极端点；至少一输入信号端点；以及至少一控制电压端点；该输入信号端点连接至一第一操作晶体管的栅极电极，而该控制电压端点则连接至一第二操作晶体管的栅极电极。根据本发明的电路装置的特征在于该电路装置具有一分压器，其配置于该控制电压端点和该第二操作晶体管的该栅极电极之间；一第一电路单元，其连接至该控制电压端点且其开启超过一第一预设电压阈值的该分压器；以及一第二电路单元，其连接至该控制电压端点且其关闭超过一第二预设电压阈值的该分压器，其中该第二预设电压阈值高于该第一预设电压阈值。
因此，根据本发明的电路装置具有一优点，其由一定义的阈值建立控制路径的延展，且将最终的爬升压缩至一较小间隔中，因此可在一相当大的间隔中执行增益的实际控制；因此根据本发明的电路装置可以一相对简单的方法应用于一种用以增进信号增益的控制的完整控制回路内。
此外，根据本发明的电路装置具有一优点，即在规格方面可以轻易的符合串级操作晶体管特性以及个别应用的需求。
在一较佳实施例中，该分压器包含一具有至少一第一电阻器的第一臂杆，以及一具有至少一第二电阻器的第二臂杆，该第二操作电阻器的栅极电极连接至配置于该分压器的该第一与该第二臂杆之间的一端点，且该控制电压端点连接至该分压器的该第二臂杆。
在另一个较佳实施例中，所提供的该第一电路单元为与第一电阻器串联的一第一控制晶体管，其连接于该分压器的该第一臂杆。在本案例中，较佳为，该第一控制晶体管尤其是具有与该第二操作晶体管相同的电压阈值。此外，对于该第一控制晶体管的漏极端点及该第一控制晶体管的栅极电极来说，连接在一起会比较好。
在又一个较佳实施例中，该第二电路单元具有至少一个与该第二电阻器并联的第二控制晶体管，其连接于该分压器的该第二臂杆。在本案例中，尤其对该第二晶体管来说，其较佳为一「常关(normally-off)」型的p-沟道晶体管。
在另一个较佳实施例中，该第二电路单元具有至少与第一电阻器串联的一第二控制晶体管，其连接于该分压器的该第一臂杆。在本案例中，尤其对该第二晶体管来说，其较佳为一「常开(normally-on)」型的n-沟道晶体管。
在另一个较佳实施例中，该控制电压端点更经由一电容器连接至该第二操作晶体管的栅极电极。此外，较佳是提供一个该第一操作晶体管的栅极电极的偏压电路。在本案例中，该偏压电路较佳是具有至少两个场效晶体管，其栅极电极分别连接至该第一和第二操作晶体管的栅极电极。
附图说明
本发明将藉由下述图标特征做更详细的描述，其中：
图1所示为根据本发明的电路装置的一第一实施例；
图2所示为增益的响应，其系当作控制电压的功能；
图3所示为根据本发明的电路装置的一第二实施例；
图4所示为根据本发明的电路装置的一较佳实施例；
图5所示为根据本发明的电路装置的一较佳实施例；
图6所示为根据本发明的电路装置的一较佳实施例；
图7所示为根据本发明的电路装置的一较佳实施例；
图8所示为习知电路装置的一实施例；
图9所示为习知不具有一源极电阻器R-s(实线)以及具有源极电阻器R-s(虚线)的电路装置的响应。
具体实施方式
图1所示为根据本发明的电路装置的一实施例。在本例中，图1所示的电路装置包含两个串级场效晶体管AT1和AT2，其配置于一源极端点及一漏极端点之间；尚有一输入信号端点E，其连接至该第一操作晶体管AT1的栅极电极；一相对应的控制电压端点R，其连接至该第二操作晶体管AT2的栅极电极。
一分压器的电阻器R1和R2，其配置于该控制电压端点R及该第二操作晶体管AT2的栅极电极之间，因此该分压器包含一具有该第一电阻器R1的第一臂杆，以及一具有该第二电阻器R2的第二臂杆；该第二操作晶体管AT2的栅极电极连接至一配置于该分压器的该第一及第二臂杆之间的端点，且该控制电压端点R连接至该分压器的该第二臂杆。
此外，提供一第一电路单元，其经由该电阻器R1和R2而连接至该控制电压端点R，其开启超过一第一预设电压阈值的该分压器。在图1中所示的实施例中，该第一电路单元为一第一控制晶体管ST1，其连接于该分压器的该第一臂杆，且与该第一电阻器R1串联而与该第一控制晶体管ST1的该漏极端点及该第一控制晶体管ST1的栅极电极连接。此外，该第一控制晶体管ST1具有与该第二操作晶体管AT2相同的电压阈值。
此外，一第二电路单元连接至该控制电压端点R及停止超过一第二预设电压阈值的该分压器，其中该第二预设电压阈值大于该第一电压阈值。在图1中所示的实施例中，该第二电路单元具有一并联于该第二电阻器R2的第二控制晶体管ST2，其连接于该分压器的该第二臂杆。在此案例中，该第二控制晶体管ST2为「常关(normally-off)」型的p-沟道晶体管。
此外，该第一操作晶体管AT1的该栅极电极具有一偏压电路。在图1中所示的实施例中，该偏压电路包含两个串级场效晶体管BT1和BT2，其栅极电极分别连接至该第一和该第二操作晶体管AT1和AT2的栅极电极，该串级场效晶体管BT1和BT2与该串级场效晶体管AT1和AT2并联配置于源极和漏极连接之间。为了增进该增益、回馈和混合耦合特性，该控制电压端点R更经由一电容器Ck连接至该第二操作晶体管AT2的栅极电极。
下一个实施例是考虑到该控制响应总是从爬升趋势的完全下降状态起始，这表示说在接下来的文章中，是以控制电压端点R上控制电压的增加的函数来说明此一特性。该第一控制晶体管ST1具有与该第二操作晶体管AT2相同的电压阈值，其仅在超过此电压阈值时才会开启该分压器，在此之前，供应至该第二操作晶体管AT2的栅极电极的该控制电压不会改变。依此方式，在电压  值内无论是该控制的开启电压或是的散射对任何大范围皆不具效益。在接着该第二操作晶体管AT2以该控制路径实质上陡的部分爬升的范围中，该分压器才会变得有效且以R1(R1+R2)的比例延伸。
一旦在该控制电压端点R的该控制电压达到该第二电压阈值，该第二控制晶体管S2就会开启，这导致了该第二控制晶体管ST2桥接该第二电阻器R2且因此使得后者无效。同样地，该分压器整体来看也会变得无效，且该控制电压又一次实质上不变地供应于该第二操作晶体管AT2的栅极电极。于是，与传统控制相比，随后控制路径的缓慢爬升部分会大幅缩短，此即与该控制电压负载的增加有关，亦与整个系统发生的负回馈(negative-feedback)效应的优点有关，这表示说该控制晶体管ST2的控制阈突然就变得有效。图2所示即当作控制电压功能的相对应增益的响应。于此，曲线1所示为根据本发明的电路装置所建立的该增益的响应，同时，曲线2所示为根据传统的电路装置所建立的该增益的响应。
图3所示为一根据本发明的电路装置的第二实施例。第二实施例除了以下几点不同之外，其实质上与第一实施例相同。在第二实施例中，除了与该第二电阻器R2并联的该第二控制晶体管ST2之外，(其中该第二控制晶体管ST2连接于该分压器的该第二臂杆)，图3所示的第二实施例的该第二电路单元更具有一第二分压器，其由该电阻器R3和R4所形成。在本案例中，该第二分压器是配置于该第二控制晶体管ST2的栅极电极和该控制电压端点R之间，因此就能透过该第二分压器来设定该第二电路单元的电压阈值。
更可以选择性地在该第二分压器的上行路径增加一电阻器R-v，在一非常低的源极阻抗案例中，即可藉由该电阻器Rv延长压缩状态。
图4所示为根据本发明的电路装置的另一实施例。本实施例除了以下几点不同之外，在实质上皆与第二实施例相同。在此一实施例中，除了该第二控制晶体管ST2及藉由电阻器R3和R4所形成的该第二分压器外，于图4中所示的该第二电路单元更具有一控制晶体管ST3及一电阻器R5。
由于控制电压的增加，该控制晶体管ST3会爬升，其表示开启了该第二控制晶体管ST2，将该控制晶体管ST3的开启电压乘上该第二分压器的分压器比R4/(R4+R3)便决定了该第二电路单元的电压阈值。在本案例中，该控制晶体管ST3的阈值应该越高越好，以便让乘法运算因子R4/(R4+R3)保持较小值(乘法的容忍性)。
图5所示为根据本发明的电路装置的另一实施例。与前一个实施例相对的是，图5所示的该第二电路单元具有一第二控制晶体管ST2，其连接于该分压器的该第一臂杆，且与该第一电阻器R1串联，在本实施例中，该第二控制晶体管ST2是一「常开(normally on)」型的n-沟道晶体管。
由于控制电压的增加，该控制晶体管ST3会爬升，这表示该第二控制晶体管ST2被关闭，该第一分压器的该第一臂杆变成无效用，且接着实质上供应至该第二操作晶体管AT2栅极电极G2的该控制电压不会改变。又一次，将该控制晶体管ST3的开启电压乘上该第二分压器的该分压器比R4/(R4+R3)便可决定该第二电路单元的电压阈值。
图6所示为根据本发明的电路装置的另一实施例，本实施例除了以下几点不同之外，其实质上皆与图5所示的实施例相同，。在本实施中，取代「常开(normally on)」型的n-沟道晶体管，而使用「常关(normally off)」型的n-沟道晶体管当作该第二控制晶体管ST2，此外，本实施例的该电阻器R5并未直接连接至该控制电压端点R，而是连接至该漏极端点。
由于控制电压的增加，该控制晶体管ST3会爬升，这表示该第二控制晶体管ST2被关闭，因此，该第一分压器的该第一臂杆变成无效用，且接着实质上供应至该第二操作晶体管AT2栅极电极G2的该控制电压不会改变。为了使这情形缓和的发生，在R1和R2之间的该第一分压器的该第一臂杆内插入该第二控制晶体管ST2，在本案例中，在该控制晶体管ST2的源极之上的该电阻器R1具有一高度负回馈效应，且因此防止截断过渡期，该控制晶体管ST3的阈值应该越高越好，以便让乘法运算因子R4/(R4+R3)保持较小值(乘法的容忍性)。既然该操作晶体管AT1通常具有一高阈值，由于该偏压电路，此结果亦可方便地使用在控制晶体管ST2上，当然，由于组合或其它结果的高阈值也是可行的。
图7所示为根据本发明的电路装置的另一实施例，本实施例除了以下几点不同之外，其实质上皆与图6所示的实施例相同。图7所示的电路装置与图6所示的电路装置不同处在于本实施例多了一电压补偿，其在该第二操作晶体管AT2的栅极电极G2的分压器中，举例来说，藉由一额外增加的晶体管T即可使该操作晶体管AT2虽具有一非常低开启电压，但组件中却可以一相当高的开启电压作安全防护。
本发明的电路装置的基础在于以一分压器R1和R2延伸控制路径，其以R1/(R1+R2)的比例将该控制电压供至该第二操作晶体管AT2的该栅极电极。然而，此延伸仅与该控制路径的陡部分相关，因此，该第一和第二电路单元可正确地安置开启电压，且大幅缩短该控制特性的延长平坦的上部，且正确地放置他，此外如果可能的话，更可截断或补偿该开启电压的散射而取代以该分压器电压乘上该开启电压的方式。

Claims (12)

1.一种包含至少两个串级场效晶体管的电路装置，其具有一源极端点、一漏极端点、至少一输入信号端点(E)以及至少一控制电压端点(R)，所述输入信号端点(E)连接至一第一操作晶体管(AT1)的栅极电极、，所述控制电压端点(R)连接至一第二操作晶体管(AT2)的栅极电极，其特征在于所述电路装置更包含：
一分压器(R1，R2)，其配置于所述控制电压端点(R)及所述第二操作晶体管(AT2)的栅极电极间；
一第一电路单元，其连接至所述控制电压端点(R)，且开启高于一第一预设电压阈值的分压器(R1，R2)；以及
一第二电路单元，其连接至所述控制电压端点(R)，且关闭高于一第二预设电压阈值的分压器(R1，R2)，其中所述第二预设电压阈值高于所述第一预设电压阈值。
2.如权利要求1所述的电路装置，其特征在于所述分压器(R1，R2)包含一具有至少一第一电阻器(R1)的第一臂杆，及一具有至少一第二电阻器(R2)的第二臂杆，所述第二操作晶体管(AT2)的栅极电极连接至所述分压器(R1，R2)的所述第一和第二臂杆间的一端点，且所述控制电压端点(R)连接至所述分压器(R1，R2)的所述第二臂杆。
3.如权利要求2所述的电路装置，其特征在于所述第一电路单元为一第一控制晶体管(ST1)，其连接于所述分压器的所述第一臂杆中，并与所述第一电阻器(R1)串联。
4.如权利要求3所述的电路装置，其特征在于所述第一控制晶体管(ST1)具有与所述第二操作晶体管(AT2)相同的电压阈值。
5.如权利要求3所述的电路装置，其特征在于所述第一控制晶体管(ST1)的所述漏极端点与所述第一控制晶体管(ST1)的栅极电极连接在一起。
6.如权利要求2至5中任一项所述的电路装置，其特征在于所述第二电路单元具有至少一第二控制晶体管(ST2)，所述第二控制晶体管(ST2)连接于第二控制晶体管(ST2)分压器的所述第二臂杆，并与所述第二电阻器(R2)并联。
7.如权利要求6所述的电路装置，其特征在于所述第二控制晶体管(ST2)为一p-沟道晶体管。
8.如权利要求2至5中任一项所述的电路装置，其特征在于所述第二电路单元具有至少一第二控制晶体管(ST2)，所述第二控制晶体管(ST2)连接于所述分压器的所述第一臂杆，并与所述第一电阻器(R1)串联。
9.如权利要求8所述的电路装置，其特征在于所述第二控制晶体管(ST2)为一n-沟道晶体管。
10.如权利要求1至5中任一项所述的电路装置，其特征在于所述控制电压端点(R)更经由一电容器(Ck)连接于所述第二操作晶体管(AT2)的所述栅极电极。
11.如权利要求1至5中任一项所述的电路装置，其特征在于所述电路装置更包含一个所述第一操作晶体管(AT1)的所述栅极电极的偏压电路(BT1，BT2)。
12.如权利要求11所述的电路装置，其特征在于所述偏压电路具有至少两个串级场效晶体管(BT1，BT2)，所述串级场效晶体管(BT1，BT2)的栅极电极分别连接至所述第一和第二操作晶体管(AT1，AT2)的栅极电极。
CNB028099591A 2001-05-14 2002-04-18 包含串级场效晶体管之电路装置 Expired - Fee Related CN1290257C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10123395.7 2001-05-14
DE10123395A DE10123395A1 (de) 2001-05-14 2001-05-14 Schaltungsanordnung mit kaskadierten Feldeffekttransistoren

Publications (2)

Publication Number Publication Date
CN1509517A CN1509517A (zh) 2004-06-30
CN1290257C true CN1290257C (zh) 2006-12-13

Family

ID=7684728

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028099591A Expired - Fee Related CN1290257C (zh) 2001-05-14 2002-04-18 包含串级场效晶体管之电路装置

Country Status (5)

Country Link
US (1) US7030703B2 (zh)
EP (1) EP1391035B1 (zh)
CN (1) CN1290257C (zh)
DE (2) DE10123395A1 (zh)
WO (1) WO2002093734A2 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10334385B3 (de) * 2003-07-28 2004-11-25 Infineon Technologies Ag Verstärkerschaltungsanordnung
US7853235B2 (en) * 2004-02-11 2010-12-14 Qualcomm, Incorporated Field effect transistor amplifier with linearization
WO2009006340A2 (en) * 2007-06-29 2009-01-08 Qualcomm Mems Technologies, Inc. Electromechanical device treatment with water vapor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3017654A1 (de) * 1980-05-08 1981-11-12 Siemens AG, 1000 Berlin und 8000 München Integrierte schaltungsanordnung
DE4134177C2 (de) * 1991-10-16 1994-02-10 Telefunken Microelectron Schaltungsanordnung mit einer Dual-Gate-Feldeffekttransistor-Tetrode
US5337019A (en) * 1992-02-20 1994-08-09 Siemens Aktiengesellschaft Integrated circuit arrangement
JP3508401B2 (ja) * 1996-07-12 2004-03-22 富士通株式会社 増幅回路および多段増幅回路
JP2001168647A (ja) * 1999-12-13 2001-06-22 Hitachi Ltd 高周波電力増幅モジュール及び無線通信装置

Also Published As

Publication number Publication date
EP1391035A2 (de) 2004-02-25
US20040217819A1 (en) 2004-11-04
WO2002093734A2 (de) 2002-11-21
DE10123395A1 (de) 2002-11-28
EP1391035B1 (de) 2004-09-29
CN1509517A (zh) 2004-06-30
WO2002093734A3 (de) 2003-11-27
US7030703B2 (en) 2006-04-18
DE50201176D1 (de) 2004-11-04

Similar Documents

Publication Publication Date Title
EP1378808B1 (en) LDO regulator with wide output load range and fast internal loop
CN1169155C (zh) 具有浮动栅极的金属氧化物半导体晶体管的参考电压发生电路
CN1908840A (zh) 恒流电路
CN1662862A (zh) 低下降电压调节器及方法
CN1755833A (zh) 用于在低电源电压操作中产生电压参考的浮动栅极模拟电压电平移位电路和方法
CN1129369A (zh) 降低电荷泵电路内传输门的栅极电压的电路和方法
CN1696860A (zh) 具有改善的电源抑制比特性和窄响应频带的电压调整器
CN1719707A (zh) Dc－dc转换器电路
CN1165427A (zh) 运算放大电路
CN1487384A (zh) 电压调节器
CN1065365A (zh) 恒压电路
CN101040189A (zh) 通过容性耦合的高电平位移
CN1581660A (zh) Dc/dc转换器
CN1819424A (zh) 在待机操作模式具有减少的功耗的调压器
US7920017B2 (en) Programmable clock booster system
CN1287293A (zh) 稳压器
WO1992012575A1 (en) Semiconductor device
CN1197947A (zh) 能阻止在电路输出端出现尖峰的恒压电路
CN1290257C (zh) 包含串级场效晶体管之电路装置
CN1893247A (zh) 多电源供应电路和多电源供应方法
CN200983116Y (zh) 金属氧化物半导体电压基准电路
CN1196265C (zh) 参考电压电路
DE112004001469T5 (de) Geschalteter Ladungs-Multiplizierer-Dividierer
US6756842B2 (en) AC coupled multistage high gain operational amplifier
US5337019A (en) Integrated circuit arrangement

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061213

Termination date: 20180418