CN1065365A - 恒压电路 - Google Patents

Abstract

本发明涉及一种基本上在模拟电路中使用的，作 为数／模变换器和模／数变换器必须电路的恒压电 路，把已充电的电容器连接到运算放大器输入的一端 子上，上述运算放大器输入的另一端与输出端子相互 连接，使运算放大器的输出成为对电容器充电的电 压，是一种能够防止在集成化时因工程常数和温度变 化电路恶化的恒压电路。

Description

本发明涉及一种主要在模拟电路中使用的、作为数/模变换器和模/数变换器必须电路的恒压电路，特别是涉及一种用来防止在集成化时随工程常数和温度的变化使电路恶化的、利用电容和运算放大器的恒压电路。

在附图1所示的以往使用的带隙基准（bandgaq reference）电路中，晶体管（Q₁，Q₂）是集电极连结到电源电压复端的p-n-p型晶体管，图2（A）示出其侧面图。

此处，全部阻抗都是在n-构中的P₊扩散阻抗，假定CMOS运算放大器随着偏置电压（Vos）的变化而有无限大的增益。

CMOS运算放大器被限定的增益效果引起的误差，在这种应用中，因通常是有少量的足够的增益，所以上述这种假定可以说是适当的。

在此电路中，晶体管（Q₁）由于因子（A），而比晶体管（Q₂）有更大的区域，此二晶体管在顺方向活性区域内。

这时，基准输出电压（V_REF）可由下面的式（1）给出。

$V_{\mathrm{REF}}=V_{\mathrm{BE}}+(1+\frac{R_3}{R_1}){(}_{\mathrm{\Δ}}{V}_{\mathrm{BE}}+V_{\mathrm{DS}})\·\·\·\·\·\·\left(1\right)$

此处，V_BE是晶体管（Q₁）的发射极和基极之间的电压，ΔV_BE是晶体管（Q₁，Q₂）发射极-基极的电压差，V_OS是运算放大器的输入偏置电压。

式（1）的值由于像图2（B）这样的非理想的双极晶体管而受到影响。这时，晶体管发射极-基极间的电压可由下面的式（2）给出。

$V_{\mathrm{BE}}=V\underset{\mathrm{Tn}}{l}\frac{I_1}{I_{S1}}+V\underset{\mathrm{Tn}}{l}\frac{1}{1+\frac{1}{{\mathrm{\β}}_1}}+\frac{r_b{I}_1}{{\mathrm{A\β}}_1}\·\·\·\·\·\·\left(2\right)$

式中V_T是热电压 (KT)/(q) ，I₁是晶体管（Q₁）的发射极电流，I_s是晶体管（Q₁）的饱和电流，β₁是晶体管（Q₁）的电流增益，γ_b是晶体管（Q₂）的基极有效直流阻抗。

在式（2）中，第2项是在集电集电流完成发射极-基极间电压 的阱限定功能期间，此电路是借助发射极电流感知和控制电流的结果，式（2）的第二项是在被限定的直流基极阻抗上产生电压降而引起的。

在此，二个发射极-基极间的电压差由下面的式（3）给出。

$\mathrm{\Δ}{V}_{\mathrm{BE}}=V\underset{\mathrm{Tn}}{l}A+V\underset{\mathrm{Tn}}{l}\frac{I_2}{I_1}+V\underset{\mathrm{Tn}}{l}\frac{1+\frac{1}{{\mathrm{\β}}_1}}{1+\frac{1}{{\mathrm{\β}}_1}}+r_b(\frac{I_1}{{\mathrm{\β}}_2}-\frac{I_1}{{\mathrm{A\β}}_1})\·\·\·\·\·\·\left(3\right)$

式中I₂-晶体管（Q₂）的发射极电流，

β₂-晶体管（Q₂）的电流增益，

如果双极晶体管被用作基准手段，严格地说，此基准手段理想情况是有无限大增益和零阴抗。

而且，如果晶体管的发射极电流与上述相同的话，式（2）、（3）的第一项不为零。

可是，由于CMOS互换性装置的比较差的性能，此项使基准电路的实行受到极大影响。

在输出端，运算放大器调整电压的存在，由于通常10倍左右的增益因子（1＋ (R₂)/(R₁) ）而增加，因而成为重要的误差。

特别是必须非常注意考虑随温度变化基极电流（I₁，I₂）的变化。

运算放大器装置是在输出电压温度系数下不能再生产的最大误差源。

给出使输出大体为零的温度系数，带隙基准被用所决定的输出电压来调整。

如果假定偏置电压与温度无关，因5mv偏置电压而引起的温度系数误差，由下面的式（4）给出。

如像这样，输入偏置电压随温度而变化的话，基准输出电压（V_REF）也变成随温度而变化，在MOS工程中，如果使此电路集成化，比在对双向工程集成化时开始产生更大值的偏置电压，使之受到恶劣影响。

一方面在图3所示的以往NMOS恒压电路中运算放大器的两输入晶体管中间，非反转端子的晶体管使耗尽型晶体管用增强型晶体管在反转端子上实现，基准电压由双N沟道MOSFET的栅、源板间电压差组成。

此晶体管，一个是增强型器件，另一个是耗尽型器件，有通过离子注入来调整的阈电压。特别是，二个MOSFET是在饱和电 流条件下调整的。

这时，因为此基本恒压电路的主要变化是由于阈电压相对于温度的变化而发生，基准电压（V_REF）可以说是由两晶体管的阈电压值来决定的。

然而，因为在集成化时阈电压值难发准确地调整，因而产生了基准电压也不能得到准确地调整这样的问题。

本发明的目的是提供一种恒压电路，其特征在于它是这样构成的：已充电的电容器（C）连结到已被运算放大的输入的一端。运算放大器输入的另一端和输出的一端相互连接，运算放大器的输出电压成为向电容器充电的电压。

其特征在于所说的电容器（C）的充电电荷量随时间成为一定的量。

其特征在于电容器（C）是由在作为第一多晶层的浮置栅和作为第二多晶层的控制栅之间形成绝缘层的双多晶MOS工艺制成的。

其特征在于作为第一多晶层的浮置栅和作为第二多晶层的控制栅相互形成凸缘状。

本发明为了解决上述问题，使电容和运算放大器输入的一端连结，运算放大器输出端和输入的一端互相连结，使运算放大器的输出成为向电容器充电的电压这样的结构。

从考虑到此电路工作状况和作用效果来看，用恒压电路，我们把所得到的电压值向电容器充电。这时，如用C_REF作为电容器的容量，被充电的电荷量（Q）用下面的式（55）表示。

Q＝C_REF×V_REF……（55）

如把以充电的电容器连结到运算放大器的非反转端子上，运算放大器的输出端子和反转端子互相连结的话，在运算放大器的输出端，由电容器输出已充电的电压（V_REF）。

这时，因为上述电容器必须做得使已充电的电荷量不随时间增加和减少，与此对应的实施例示于图5。

如图所示的结构，在E²PROM中主要是使用晶体管的结构，制作在P-基板上，源极和漏极用n+来实现。这由于要借助于双多晶MOS工艺，在浮置栅和控制栅间形成绝缘层，浮置栅用第一多晶层，控制栅用第二多晶层来实现。

浮置栅和控制栅在其交会处作成凸缘状，使二个栅板间的电场增强，以使隧穿电压减少。特别是隧穿电压随凸缘数增加程度而减少。

对浮置栅充电的电荷量通过加在控制栅上的外部电压（V_prog）来调整。加在浮置栅和源极之间的电压（V_fs，图中末示出），在初始由浮置栅和控制栅之间的电容量与浮置栅和基板间的电容量之比来决定，加在浮置栅和控制栅之间的电压因发生隧道效应开始变成足够的电压，电压（V_fs）开始呈指数函数变化。

所以，对浮置栅充电的电荷量能够借助于电压（V_fs）的大小和脉冲帽度以及脉冲的数量来调整。因为对浮置栅充电的电荷不 随栅极特性上时间变化，所以在本发明能够作为必要的电容器使用。

也就说，由于这样制得的电容器的电荷量（Q）不随温度变化，因而也防止了基准电压（V_REF）随温度的变化，因为运算放大器的输入偏置电压一成不变地表现为基准电压（V_REF），与以往的代隙基准电路相比，运算放大器输入偏置电压的影响大大减少，能够防止由于工程的变化而引起工程常数随温度所造成的电路特性的变化。

图1是以往的代隙基准电路;

图2（A）是图1中的晶体管的侧面图;

图2（B）示出在PTA补正电压发生电路中非理想的参量;

图3是以往的NMOM恒压电路;

图4是本发明的恒压电路;

图5（A）是图4实施例的平面图;

图5（B）是图4实施例的断面图;

其中V_REF1，V_REF2，V_REF…为基准输出电压。

Claims (4)

1、一种恒压电路，其特征在于它是样构成的：已充电的电容器(C)连接到已被运算放大的输入的一端，运算放大器输入的另一端和输出的一端相互连结，运算放大器的输出电压成为向电容器充电的电压。

2、按照权利要求1所述的恒压电路，其特征在于所述的电容器（C）的充电电荷量随时间成为一定的量。

3、按照权利要求1所述的恒压电路，其特征在于电容器（C）是由在作为第一多晶层的浮置栅和作为第二多晶层的控制栅之间形成绝缘层的双多晶MOS工艺制成的。

4、按照权利要求3所说的恒压电路，其特征在于作为第一多晶层的浮置栅和作为第二多晶层的控制栅相互形成凸缘状。