JPH02222175A - 半導体不揮発性メモリの製造方法 - Google Patents
半導体不揮発性メモリの製造方法Info
- Publication number
- JPH02222175A JPH02222175A JP4260689A JP4260689A JPH02222175A JP H02222175 A JPH02222175 A JP H02222175A JP 4260689 A JP4260689 A JP 4260689A JP 4260689 A JP4260689 A JP 4260689A JP H02222175 A JPH02222175 A JP H02222175A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- tunnel
- gate
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 26
- 238000010438 heat treatment Methods 0.000 claims abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 239000003990 capacitor Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000002347 injection Methods 0.000 claims abstract description 4
- 239000007924 injection Substances 0.000 claims abstract description 4
- 229920005591 polysilicon Polymers 0.000 claims description 19
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 239000002784 hot electron Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 238000010893 electron trap Methods 0.000 abstract description 4
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical group N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 150000002576 ketones Chemical class 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、チャネルインジェクション書き込みトンネル
消去を行う、高性能・高信頼性を持った１００人前後の
薄いゲート絶縁膜（以下トンネル絶縁膜と呼ぶ）を必要
とする半導体不揮発性メモリ、特にポリノリコン２層構
造の半導体不揮発性メモリの製造方法に関する。
消去を行う、高性能・高信頼性を持った１００人前後の
薄いゲート絶縁膜（以下トンネル絶縁膜と呼ぶ）を必要
とする半導体不揮発性メモリ、特にポリノリコン２層構
造の半導体不揮発性メモリの製造方法に関する。
本発明は、チャネルインジェクンヨン書き込み・トンネ
ル消去型半導体不揮発性メモリにおいてゲート絶縁膜を
形成した後、グーＩ・絶縁膜」−の第１層目のポリシリ
コン電極（以下フローティングゲートと呼ぶ）と第２層
目のポリシリコン電極（以下コントロールゲートと呼ぶ
）間のキャパシ夕酸化膜とし７ＳｉＨ２ｃ１２とＮ２Ｏ
のａｏｏ’Ｃ以上の高温化学気相成長（ＣＶＤ）法によ
る酸化膜（以下ＨＴＯ膜（ＩＩＩＧＩＩ ＴＥＭＰＥ
ＲＡＴＵＩｉＥ ＣＶＤ ＴＨＩＮＯＸＩＩ）Ｅ）と呼
ぶ）を使用した。
ル消去型半導体不揮発性メモリにおいてゲート絶縁膜を
形成した後、グーＩ・絶縁膜」−の第１層目のポリシリ
コン電極（以下フローティングゲートと呼ぶ）と第２層
目のポリシリコン電極（以下コントロールゲートと呼ぶ
）間のキャパシ夕酸化膜とし７ＳｉＨ２ｃ１２とＮ２Ｏ
のａｏｏ’Ｃ以上の高温化学気相成長（ＣＶＤ）法によ
る酸化膜（以下ＨＴＯ膜（ＩＩＩＧＩＩ ＴＥＭＰＥ
ＲＡＴＵＩｉＥ ＣＶＤ ＴＨＩＮＯＸＩＩ）Ｅ）と呼
ぶ）を使用した。
これによりゲート絶縁膜形成後の熱処理工程を９５０℃
以下に抑えることが可能となり、ＭＯＳ）ランジスタの
ボットエレクトロントランプによるゲート闇値電圧■い
上昇を抑制した。
以下に抑えることが可能となり、ＭＯＳ）ランジスタの
ボットエレクトロントランプによるゲート闇値電圧■い
上昇を抑制した。
さらに１００ 人前後のトンネル絶縁膜自体が持つ高膜
質 高信頼性の低下を回避することで、半導体不揮発性
メモリの書き換え回数の増加を可能としたものである。
質 高信頼性の低下を回避することで、半導体不揮発性
メモリの書き換え回数の増加を可能としたものである。
従来の技術を図面を用いて説明する。第２Ｏは従来の技
術を用いて作成されたポリシリコン２層構造を持つ半導
体不揮発性メモリのセル断面構造図である。このメモリ
セルでは半導体基板１の表面部分にゲート絶縁膜２が形
成されている。そしてトンネルトレイン領域３上のグー
１−絶縁膜２の酸化膜を工、チングして窓を開け、１０
０人前後のトンネル絶縁膜４を形成する。その上ｌｃフ
ローティングゲ−１・５をＣＶＤ法により堆積する。さ
らに、このフローティングゲート５を熱酸化するごとに
よりポリシリコン酸化膜１０を形成し、キャパシタとし
て使用している。このポリシリコン酸化膜は高温で形成
した方が良い膜質が得られるといわれており、従来は１
０００℃以上の高温雰囲気で酸化が行われてきた。そし
て、コントロールゲート７がＣＶＤ法によりポリシリコ
ン酸化膜８上に堆積されている。最後にイオンインプラ
法によりソース領域８とドレイン領域９が形成される。
術を用いて作成されたポリシリコン２層構造を持つ半導
体不揮発性メモリのセル断面構造図である。このメモリ
セルでは半導体基板１の表面部分にゲート絶縁膜２が形
成されている。そしてトンネルトレイン領域３上のグー
１−絶縁膜２の酸化膜を工、チングして窓を開け、１０
０人前後のトンネル絶縁膜４を形成する。その上ｌｃフ
ローティングゲ−１・５をＣＶＤ法により堆積する。さ
らに、このフローティングゲート５を熱酸化するごとに
よりポリシリコン酸化膜１０を形成し、キャパシタとし
て使用している。このポリシリコン酸化膜は高温で形成
した方が良い膜質が得られるといわれており、従来は１
０００℃以上の高温雰囲気で酸化が行われてきた。そし
て、コントロールゲート７がＣＶＤ法によりポリシリコ
ン酸化膜８上に堆積されている。最後にイオンインプラ
法によりソース領域８とドレイン領域９が形成される。
しかし、ゲート絶縁膜を形成してから１０００℃以上の
高温熱処理工程を行うと、ＭＯＳトランジスタのポット
エレクトロントラノブによるゲート闇値電圧■ｔ、の」
二昇が著しく、さらに１００人前後のトンネル絶縁膜の
膜質を著しく劣化ざゼ、半導体不揮発性メモリの書き換
え可能回数が少ないという結果が得られた。
高温熱処理工程を行うと、ＭＯＳトランジスタのポット
エレクトロントラノブによるゲート闇値電圧■ｔ、の」
二昇が著しく、さらに１００人前後のトンネル絶縁膜の
膜質を著しく劣化ざゼ、半導体不揮発性メモリの書き換
え可能回数が少ないという結果が得られた。
以」二に述べた課題を解決するために、本発明では、半
導体装置においてゲート絶縁膜を形成したのちの熱処理
工程を９５０℃以下に抑えた。そして５１１（２ｃ１２
とＮ２Ｏの８５０°Ｃの高温ＣＶＤ法による酸化１１９
（ＨＴＯ膜）をポリシリコン２層間のキャパシタとして
使用した。
導体装置においてゲート絶縁膜を形成したのちの熱処理
工程を９５０℃以下に抑えた。そして５１１（２ｃ１２
とＮ２Ｏの８５０°Ｃの高温ＣＶＤ法による酸化１１９
（ＨＴＯ膜）をポリシリコン２層間のキャパシタとして
使用した。
上記のごと＜ＨＴＯ膜をキャパシタとして利用すること
によってゲート絶縁膜形成後の熱処理工程を９５０°Ｃ
以下に抑えることができ、ＭＯＳ）ランジスクのホｙ
ｌ〜エレクトロントラップによるゲート闇値電圧■い上
昇を抑制し、さらに１００人前後のトンネル絶縁膜自体
が持つ高膜質・高信頼性の低下を回避することが可能と
なった。
によってゲート絶縁膜形成後の熱処理工程を９５０°Ｃ
以下に抑えることができ、ＭＯＳ）ランジスクのホｙ
ｌ〜エレクトロントラップによるゲート闇値電圧■い上
昇を抑制し、さらに１００人前後のトンネル絶縁膜自体
が持つ高膜質・高信頼性の低下を回避することが可能と
なった。
以下に、本発明の実施例を図面に基づいて詳細に説明す
る。第１図は本発明の製造方法を用いて作成されたポリ
シリコン２層構造を持つ半導体不揮発性メモリのセル断
面構造図である。このメモリセルでは半導体基板１の表
面部分にゲート絶縁膜２を形成する。そしてトンネルド
レイン領域３上のゲート絶縁膜２の酸化膜をエソヂング
して窓を開け、１００人前後のトンネル絶縁膜４を形成
する。その上にフローティングゲ−１・５をＣＶＤ法に
より堆積する。さらに、このフローティングケト５上の
キャパシタとして、ＳｉＨ２ｃｌｚとＮ２Ｏの８５０°
Ｃの高温ＣＶＤ法によりＨＴＯ膜６を堆積している。ご
のＨＴ Ｏ膜を採用することにより、ゲート絶縁膜形成
後の熱処理工程温度をポリシリコン電極形成のためのリ
ンのブリデポジション処理温度を考慮しても９５０°Ｃ
以下に抑えることが可能である。そして、コントロール
ゲート７がＣＶＤ法によりＨＴＯ膜６」二に堆積されて
いる。
る。第１図は本発明の製造方法を用いて作成されたポリ
シリコン２層構造を持つ半導体不揮発性メモリのセル断
面構造図である。このメモリセルでは半導体基板１の表
面部分にゲート絶縁膜２を形成する。そしてトンネルド
レイン領域３上のゲート絶縁膜２の酸化膜をエソヂング
して窓を開け、１００人前後のトンネル絶縁膜４を形成
する。その上にフローティングゲ−１・５をＣＶＤ法に
より堆積する。さらに、このフローティングケト５上の
キャパシタとして、ＳｉＨ２ｃｌｚとＮ２Ｏの８５０°
Ｃの高温ＣＶＤ法によりＨＴＯ膜６を堆積している。ご
のＨＴ Ｏ膜を採用することにより、ゲート絶縁膜形成
後の熱処理工程温度をポリシリコン電極形成のためのリ
ンのブリデポジション処理温度を考慮しても９５０°Ｃ
以下に抑えることが可能である。そして、コントロール
ゲート７がＣＶＤ法によりＨＴＯ膜６」二に堆積されて
いる。
最後にイオンインプラ法によりソース領域８とドレイン
領域９が形成される。
領域９が形成される。
第３図は、本発明の半導体不揮発性メモリセルの熱処理
工程温度とゲート闇値電圧Ｖい上昇の関係図である。こ
の実験ではゲート絶縁膜の、形成後の熱処理工程温度を
変化させたもので、不活性雰囲気（この結果は窒素ガス
）中でアニールを行った時のゲート闇値電圧ｖｔｈ、Ｊ
−，Ｗを示している。この結果から明らかなように、９
５０°Ｃまではゲート闇値電圧Ｖいの」−昇はほとんど
見られないが、９５０°Ｃを越えると急激に上昇する。
工程温度とゲート闇値電圧Ｖい上昇の関係図である。こ
の実験ではゲート絶縁膜の、形成後の熱処理工程温度を
変化させたもので、不活性雰囲気（この結果は窒素ガス
）中でアニールを行った時のゲート闇値電圧ｖｔｈ、Ｊ
−，Ｗを示している。この結果から明らかなように、９
５０°Ｃまではゲート闇値電圧Ｖいの」−昇はほとんど
見られないが、９５０°Ｃを越えると急激に上昇する。
よって９５０°Ｃを越える高温の熱処理工程温度はボッ
トエレクトロントラップを発生させ、ゲート闇値電圧Ｖ
ｔｈに悪い影響を与えることが判る。
トエレクトロントラップを発生させ、ゲート闇値電圧Ｖ
ｔｈに悪い影響を与えることが判る。
第４図は、約１０５ 人のゲート絶縁膜に１０Ｃ（クロ
ン）／ｃｍｌの電荷が流れた時の熱工程温度と絶縁耐圧
歩留の関係図である。
ン）／ｃｍｌの電荷が流れた時の熱工程温度と絶縁耐圧
歩留の関係図である。
折れ線ａはゲート絶縁膜形成直後の熱処理工程温度を変
化させたもので、不活性雰囲気（この結果は窒素ガス）
中でアニールを行った時のゲート絶縁膜の絶縁耐圧歩留
を示している。
化させたもので、不活性雰囲気（この結果は窒素ガス）
中でアニールを行った時のゲート絶縁膜の絶縁耐圧歩留
を示している。
折れ線すはゲート絶縁膜を形成しポリシリコンを化学気
相成長法で堆積さゼた直後の熱処理工程温度を変化させ
たもので、不活性雰囲気（この結果は窒素ガス）中で同
しようにアニールを行った時のデーｌ−絶縁膜の絶縁耐
圧歩留を示している。
相成長法で堆積さゼた直後の熱処理工程温度を変化させ
たもので、不活性雰囲気（この結果は窒素ガス）中で同
しようにアニールを行った時のデーｌ−絶縁膜の絶縁耐
圧歩留を示している。
折れ線Ｃはゲート絶縁膜・ポリシリコンを形成し、ポリ
シリコン電極とするためにリンを熱拡散させた直後の熱
処理工程温度を変化させたもので、不活性雰囲気（この
結果は窒素ガス）中でこれも同しようにアニールを行っ
た時のグー１− ｋｆｆｉ縁膜の絶縁耐圧歩留を示して
いる。
シリコン電極とするためにリンを熱拡散させた直後の熱
処理工程温度を変化させたもので、不活性雰囲気（この
結果は窒素ガス）中でこれも同しようにアニールを行っ
た時のグー１− ｋｆｆｉ縁膜の絶縁耐圧歩留を示して
いる。
ゲート絶縁膜形成直後の熱処理工程温度の変化は、ゲー
ト絶縁膜の絶縁耐圧歩留にほとんど影響を与えていない
。しかしゲート絶縁膜を形成し、ポリシリコンを化学気
相成長法で堆積させた直後の熱処理工程温度の変化は、
ゲート絶縁膜の絶縁耐圧歩留に著しく影響を与えており
、９５０°Ｃ以上では急激に絶縁耐圧歩留が低下し、１
０５０℃ではほとんど歩留がなくなる。さらに、ゲート
絶縁膜・ポリシリコンを形成し、ポリシリコン電極とす
るためにリンを熱拡散させると、ポリシリコンを堆積さ
ゼた直後の高温熱工程温度による絶縁耐圧歩留の急激な
低下を若干改善するが、ゲート絶縁膜形成直後の熱処理
工程温度変化によるゲート絶縁膜の絶縁耐圧歩留のレベ
ルまでは至っていない。
ト絶縁膜の絶縁耐圧歩留にほとんど影響を与えていない
。しかしゲート絶縁膜を形成し、ポリシリコンを化学気
相成長法で堆積させた直後の熱処理工程温度の変化は、
ゲート絶縁膜の絶縁耐圧歩留に著しく影響を与えており
、９５０°Ｃ以上では急激に絶縁耐圧歩留が低下し、１
０５０℃ではほとんど歩留がなくなる。さらに、ゲート
絶縁膜・ポリシリコンを形成し、ポリシリコン電極とす
るためにリンを熱拡散させると、ポリシリコンを堆積さ
ゼた直後の高温熱工程温度による絶縁耐圧歩留の急激な
低下を若干改善するが、ゲート絶縁膜形成直後の熱処理
工程温度変化によるゲート絶縁膜の絶縁耐圧歩留のレベ
ルまでは至っていない。
本発明の製造方法は、以上説明したようにゲート絶縁膜
形成後の熱処理工程を９５０°Ｃ以下に抑えることによ
り、ＭＯＳ）ランジスタのホットエレクトロントラップ
によるゲート闇値電圧■１．上昇を抑制し、さらに１０
０人前後のトンネル絶縁膜自体が持つ高膜質・高信顧性
の低下を回避することを可能とした。
形成後の熱処理工程を９５０°Ｃ以下に抑えることによ
り、ＭＯＳ）ランジスタのホットエレクトロントラップ
によるゲート闇値電圧■１．上昇を抑制し、さらに１０
０人前後のトンネル絶縁膜自体が持つ高膜質・高信顧性
の低下を回避することを可能とした。
第１図は本発明の製造方法を用いて作成されたポリシリ
コン２層構造を持つ半導体不揮発性メモリのセル断面構
造図である。 第２図は従来の製造方法を用いて作成されたポリシリコ
ン２Ｎ構造を持つ半導体不揮発性メモリのセル断面構造
図である。 第３図は本発明の製造方法におＬ−Ｊる半導体不揮発性
メモリセルの熱処理工程温度とグー）ＩＷ値電圧Ｖい上
昇の関係図である。 第４図は約１０５人のゲート絶縁膜に１００（クーロン
）／ｃＪの電荷が流れた時の熱処理工程温度と絶縁耐圧
歩留の関係図である。 ・半導体基板 ・ゲート絶縁膜 ・トンネルドレイン領域 トンネルイ色縁膜 フローティングゲート １−Ｉ Ｔ Ｏ膜 コントロールゲニト ソース領域 ドレイン領域 以」二 出願人 セイコー電子工業株式会社 代理人 弁理士 林 敬 之 助朴Ｎ
コン２層構造を持つ半導体不揮発性メモリのセル断面構
造図である。 第２図は従来の製造方法を用いて作成されたポリシリコ
ン２Ｎ構造を持つ半導体不揮発性メモリのセル断面構造
図である。 第３図は本発明の製造方法におＬ−Ｊる半導体不揮発性
メモリセルの熱処理工程温度とグー）ＩＷ値電圧Ｖい上
昇の関係図である。 第４図は約１０５人のゲート絶縁膜に１００（クーロン
）／ｃＪの電荷が流れた時の熱処理工程温度と絶縁耐圧
歩留の関係図である。 ・半導体基板 ・ゲート絶縁膜 ・トンネルドレイン領域 トンネルイ色縁膜 フローティングゲート １−Ｉ Ｔ Ｏ膜 コントロールゲニト ソース領域 ドレイン領域 以」二 出願人 セイコー電子工業株式会社 代理人 弁理士 林 敬 之 助朴Ｎ
Claims (1)
- 半導体基板表面部分に形成されたＭＯＳトランジスタの
ソース・ドレイン領域間のチャネル領域で発生するホッ
トエレクトロンを利用して、前記チャネル領域上にゲー
ト絶縁膜を介してフローティングゲートとして設けられ
たポリシリコン電極にチャネルインジェクション書き込
みを行い、また前記半導体基板表面部分に設けられたト
ンネルドレイン領域において、前記トンネルドレイン領
域上に形成された１００Å前後の薄いゲート絶縁膜のト
ンネル電流を利用して前記フローティングゲートからト
ンネル消去を行う半導体不揮発性メモリの製造方法にお
いて、前記ゲート絶縁膜を形成した以降の熱処理工程温
度をＳｉＨ＿２ｃｌ＿２とＮ＿２Ｏの８００℃以上の高
温化学気相成長法により堆積された酸化膜を前記フロー
ティングゲート上のキャパシタ酸化膜として使用するこ
とにより、前記ゲート絶縁膜形成後の熱処理工程を９５
０℃以下に抑えることを特徴とする半導体不揮発性メモ
リの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4260689A JPH02222175A (ja) | 1989-02-22 | 1989-02-22 | 半導体不揮発性メモリの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4260689A JPH02222175A (ja) | 1989-02-22 | 1989-02-22 | 半導体不揮発性メモリの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02222175A true JPH02222175A (ja) | 1990-09-04 |
Family
ID=12640699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4260689A Pending JPH02222175A (ja) | 1989-02-22 | 1989-02-22 | 半導体不揮発性メモリの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02222175A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04312107A (ja) * | 1991-03-27 | 1992-11-04 | Samsung Electron Co Ltd | 定電圧回路 |
-
1989
- 1989-02-22 JP JP4260689A patent/JPH02222175A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04312107A (ja) * | 1991-03-27 | 1992-11-04 | Samsung Electron Co Ltd | 定電圧回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1234324B1 (en) | Ono-deposition for 2-bit eeprom devices | |
| US7115469B1 (en) | Integrated ONO processing for semiconductor devices using in-situ steam generation (ISSG) process | |
| JP4001960B2 (ja) | 窒化酸化物誘電体層を有する半導体素子の製造方法 | |
| KR100372328B1 (ko) | 반도체저장장치 | |
| JPH0371674A (ja) | 絶縁層の製造方法 | |
| KR100557995B1 (ko) | 부유트랩형 비휘발성 메모리 셀을 갖는 반도체 장치 및그의 제조방법 | |
| US6893920B2 (en) | Method for forming a protective buffer layer for high temperature oxide processing | |
| US10050131B2 (en) | Method of forming a polysilicon sidewall oxide region in a memory cell | |
| JPH04217373A (ja) | 不揮発性記憶装置およびその製造方法 | |
| JPH06268234A (ja) | 半導体装置およびその製造方法 | |
| JPH02222175A (ja) | 半導体不揮発性メモリの製造方法 | |
| JP3054422B2 (ja) | 半導体装置の製造方法 | |
| US6232630B1 (en) | Light floating gate doping to improve tunnel oxide reliability | |
| JPH06350093A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH06318588A (ja) | 半導体装置の製造方法 | |
| JPH07297182A (ja) | ＳｉＮ系絶縁膜の形成方法 | |
| US20050130398A1 (en) | Elimination of the fast-erase phenomena in flash memory | |
| JP4590744B2 (ja) | 不揮発性半導体記憶素子及びその製造方法 | |
| JPH02277269A (ja) | 不揮発性メモリ装置の製造方法 | |
| JPS6320386B2 (ja) | ||
| JPH0422031B2 (ja) | ||
| JPS6136976A (ja) | 半導体記憶装置の製造方法 | |
| JPH03227069A (ja) | 半導体記憶装置の製造方法 | |
| JPS61288471A (ja) | 半導体記憶装置の製造方法 | |
| JPH02114568A (ja) | 不揮発性記憶装置の製造方法 |