CN1288586C - 电子电路布线板的布线设计方法和布线设计系统 - Google Patents
电子电路布线板的布线设计方法和布线设计系统 Download PDFInfo
- Publication number
- CN1288586C CN1288586C CNB2004100089238A CN200410008923A CN1288586C CN 1288586 C CN1288586 C CN 1288586C CN B2004100089238 A CNB2004100089238 A CN B2004100089238A CN 200410008923 A CN200410008923 A CN 200410008923A CN 1288586 C CN1288586 C CN 1288586C
- Authority
- CN
- China
- Prior art keywords
- wiring
- aforementioned
- routing path
- information
- parts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供一种电子电路布线板的布线设计方法和布线设计系统。在布线设计系统中,对于要求多种多样布线限制的布线板,从平面布置图阶段提示概略地布线方法,在评价布线混杂程度等的同时,能够在短时间内完成满足布线限制的布线设计。输入为进行部件布线的逻辑连接信息、为处理作为汇集前述部件连接信息的信号群的信号群信息,为了进行布线路径探索,将信号群作为布线的单位进行处理,顺序将信号群划分为分组,尽可能使划分的各个分组接近那样进行配置,探索最合适的路径。而且,在划分信号群时,评价部件的配置、布线混杂程度,进行路径探索。
Description
技术领域
本发明涉及布线设计系统和布线设计方法,特别涉及对应要求多种多样的布线限制的电子电路布线板,提示平面布置图阶段的概略布线方法,在短时间内完成满足布线限制的合适的布线设计系统和布线设计方法。
背景技术
现有技术中通过计算机系统尝试进行电子电路布线板的布线的自动化。
这里,使用图12说明现有技术的布线设计问题。
图12是示意配置具有相邻布线限制的信号群的一个例子的模式图。
在一般的电子电路的布线板中的布线,在信号特性和布线之间产生干涉而进行实际地布线时,根据各种各样布线限制进行布线设计。
例如,在根据相邻信号接口种类而具有不同的相邻间隔限制的情况下,也产生了沿布线路径顺序布线密度降低的情况。
如图12所示相邻平行布线间隔限制条约1203中记载的,给相邻信号群的每一个分别提供不同的相邻间隔。这就意味着,例如在信号群为group A的信号群中所属的布线与信号群属于group B的布线必须相互分离4个单位以上。这里的信号群为具有共同特性的布线汇集为一个组。
此时,信号群为group A的布线与信号群为group B的布线因为配线状况1201这样布线和相互相邻配线限制,阻碍了布线的高密度化。
从而,如布线状况1202所示,通过在信号群为group A的信号1204布线的邻接处对相同的信号群group A的信号1206进行布线,使得同一的信号群相互邻接,能够实现布线的高密度化。
进一步,通过半导体集成电路的高速化,必要在多个信号之间使得特性一致,必须通过极力使得布线长度和布线路径相一致来使信号特性一致。
对应处理此的方法,例如,特开2002-124571号公报中公开了使用了称为假想布线的概念,通过将其分割,实施从概略布线到详细布线的方法。在前述假想布线中,其作为“多个重要特性统一网络被一起捆绑的单一假想网络来进行操作”。
发明内容
在上述现有技术中,通过假想网络,能够“实际地使特性应该一致的多个网络的布线长度、布线容量、布线路径、布线形状等特性一致”。
但是,由于布线板的部件配置方面的原因,产生布线长度变长、用来布线的面积增加等的问题。
以下,使用图13对于布线板的部件成为布线障碍物的情况的布线问题进行说明。
图13是对于布线板的部件成为障碍物的情况的布线模型的形态进行说明的模式图。
在如图13(a)所示的二个部件1301和1302之间的相同特性的情况下,考虑为必要具有一致的连接关系1303的布线进行路径探索。
此时,通过连接关系1303,在现有技术中,分配一个如图13(b)所示的假想网络1305进行路径探索处理。
但是,因为部件1301和1302之间存在部件1304而成为障碍物,对应假想网络1305进行路径探索后,将假想网络1305制作成对部件1304迂回的如图13(c)所示布线路径1306。
由此,布线长度增加,用于布线的面积增加,由此就产生不得不使布线板面积也增加等的问题。
从而,布线设计系统如图13(d)所示的穿过部件和部件之间,但在其前后希望能够制成使布线路径一致成束的布线路线1307。
而且,作为其它问题,是由于半导体电路高速化和高密度化,布线限制变得多种多样。为进行满足这些布线限制的布线,在布线板构造和详细地布线前,具有进行较大布线计划和部件配置工序的平面布置图就特别重要,必需从布线较早阶段讨论布线限制和布线可能性。
但是,在现有方法中,必须准备和详细布线设计同等的信息,需要为讨论布线可能性的准备期间和工时,而且对于讨论平面布置图的工作也因为要处理一个一个的信号布线信息,在讨论和修正时需要大量时间。这样,必须提供在平面布置图阶段也通过实用的简易信息操作,大幅度地削减准备时间,通过信号群处理削减讨论和修正的工时的系统。
本发明为了解决上述问题而提出,其发明目的是提供对于要求多种多样布线限制的布线板,从平面布置图阶段提示概略地布线方法,在评价布线混杂程度等的同时,在短时间内完成满足布线限制的布线设计的布线设计系统和布线设计方法。
在本发明中,将总线等汇集信号作为一个信号群进行处理,在确保信号群内的信号尽量布线在布线范围内的同时,进行路径探索。然后,由于障碍物等,在分配信号群内全部信号布线的布线路径完全不可见的情况,划分信号群,进行再次路径探索处理。
此时,被划分的信号群把相同形状的布线路径分配给成为同一布线形状的相同层的相邻范围或其它层。
对应信号群内任意一个信号,通过以概略信息提供的布线路径指示,不仅提供该信号,而且对于相同信号群内全部信号提供相同的布线路径指示,将被指示的范围进行优先,进行路径探索。
而且,在本发明中,以简易的假想信息,评价分配概略布线路径的混杂程度。另外,在设计进步的同时慢慢地提高信息的精度,由实际信息依次置换为最近信息。此时,仅仅将由于信息不一致而成的未连接区间作为对象,进行增加布线路径的补正。
通过这样的方式,如果按照本发明的布线设计系统,对应要求使相同特性一致的信号也能够获得较好的布线路径,另外对于布线板高密度化也能够得到有益的效果。而且,能够考虑从布线板设计的较早阶段到布线板的布线限制和布线可能性而进行平面布置图设计。
附图说明
图1是本发明的布线设计系统的构成图;
图2是示意路径指示信息文件104的存储信息的示例的模式图;
图3是示意路径探索处理的详细流程图;
图4是对使用本发明的推荐路径的路径探索的说明图;
图5是对使得本发明的组划分的信号群相邻的路径探索说明图;
图6是对从信号群出发布线路径的确定的顺序说明图;
图7是说明本发明的第一实施形态的布线设计系统的处理流程模式图;
图8是说明本发明的第二实施形态的布线设计系统的处理流程模式图;
图9是说明本发明的第三实施形态的布线设计系统的处理流程模式图;
图10是说明本发明的第四实施形态的布线设计系统的处理流程模式图;
图11是说明本发明的第五实施形态的布线设计系统的处理流程模式图;
图12是示意配置具有相邻布线限制的信号群时的一种示例的模式图;
图13是说明布线板的部件成为布线障碍物的情况的布线模型的形态的模式图。
具体实施方式
以下使用图1至图11说明本发明的各实施形态。
首先,使用图1至图3对于本发明的布线设计系统的构成进行说明。
图1是本发明的布线设计系统的构成图。
图2是示意路径指示信息文件104的存储信息的示例的模式图。
图3是示意路径探索处理详细流程图。
对于布线设计系统101的输入处理装置107,如图1所示,网络信息文件102、信号群信息文件103、路径指示信息文件104、配置指示信息文件105、布线限制信息文件106的输入文件被输入。
这些输入文件被传到布线处理装置108,完成布线板上部件的变更和布线路径的设计。
输出信息是经由输出处理装置115的输出文件,其输出布线路径信息文件116、混杂程度评价文件117、配置信息文件118。
这里,网络信息文件102是布线板上的部件的逻辑连接信息的文件。信号群信息文件103是具有为了布线的信号群指示信息的文件。信号群是用来作为总线汇集处理布线的概念。路径指示信息文件104是表示布线路径的概略指示信息的文件。布线限制信息文件106是涉及布线时的布线长度和相邻信号间隔等的布线限制规定的文件。
而且,布线路径信息文件116是存储由布线处理装置108决定的布线路径信息的文件。混杂程度评价文件117是存储根据决定的布线路径信息,进行该布线路的混杂程度的评价结果的文件。配置信息文件118是具有部件配置信息的文件。
路径指示信息文件104的路径指示信息考虑如图2所示结构。路径指示信息指示了对于布线信号群所希望通过的路径的地方,由表格201的那样被称为信号群名或信号名、起点、终点、层名的直线信息所构成。而且,表格202可以由被称为信号群名或信号名、指定布线范围的二个坐标点、层号的信息所生成。
这里,信号群名或信号名是为了用本发明的布线设计系统进行布线设计,而分别对信号群和信号操作的名称。而且,坐标可以使用系统容易进行布线的任意坐标。而且,为进行多层布线,具有层名和层序号。
下面,对于本发明的布线设计系统的布线处理装置108的处理细节进行说明。
布线处理装置108根据从输入处理装置107获得的信息选择一个路径未探索的信号群(S01),此后,进行选择后的信号群的路径探索(S02)。
于是,在路径探索后,判定是否还有其它路径未探索的信号群(S03),如果具有未探索的信号群,进行再次处理(S03)。
如果没有路径未探索的信号群,通过布线评价进行探索结束后的布线混杂度的评价和布线限制规定的比较(S04)。
布线评价后,判定是否混杂程度较高或违反限制规定(S05),判定的结果,如果混杂程度较高或违反限制规定,变更部件的配置和布线路径(S06),进行再次处理(S06)。
随后,判定的结果,混杂程度不高,也不违反限制规定,判定信号群的细分化是否进行,判定结果,还能够对信号群细分化,如果细分化阈值比细分化限制值大,降低细分化阈值(S08)。然后,探索结果的路径作为推荐路径,进行再次处理(S09)。这里,细分化限制值是为了控制细分化到何种程度从外部给予的参数。
如果信号群不能够细分化,或细分化阈值比细分化限制值小,就传递必要的信息,转移到输出处理装置115进行处理。
下面,对于路径探索处理S02使用图3进行详细说明。
首先,在布线板上配置推荐路径(S301)。推荐路径是推荐布线通过的路径,由路径指示信息104指定。通过该推荐路径,能够使得考虑到布线板部件状况等的成为所希望布线的布线设计得到改进。对于该推荐路径的指示,在后面进行详细地说明。
下面,把信号群中所属信号划分(分组化)成进行路径探索的单位(S302)。信号群是用来汇集布线进行处理的,成为本发明的布线设计系统的布线单位。于是,这里的信号群的划分是对于信号群内的信号将较为邻接的尽量划分为同一组。此信号群划分的方法构成本发明的一个特征,通过后面具体例说明。并且,差动信号等常常可以指示到同一分组。差动信号是通过经常为相反状态的二个信号电平,在布线的高速信号传送中抑制来自外部噪声时有效的信号,因此一定必须相邻配置。
其后,判定信号群内的信号数是否比细分化阈值大(S303)。判定的结果,如果信号群内的信号数比细分化阈值大,进行成为细分化阈值以下的分组划分(S304)。
其后,选择一个分组(S305)。
接着,进行选择的分组的路径探索(S306)。在路径探索中,优先采用推荐路径。找到进行路径探索的结果、布线路径,并且在布线路径中如果没有产生容量溢出(S307),则为发现信号群内的其它分组接近的路径,将发现的布线路径作为新的推荐路径进行配置(S310)。并且,对于该S310的具体的给出作方法,在下面进行说明。
如果没有布线路径,或虽具有布线路径而容量溢出(S307),则判定是否能够划分分组(S308)。
如果能够分组划分,执行分组划分(S309),从S305再次进行处理。在能够分组划分时,例如在划分前,信号数多,不能够配置,而通过划分,成为能够穿过部件之间的情况,或通过划分,成为混杂程度被缓和的情况等。
如果不能够分组划分,此情况也配置发现的布线路径为新的推荐路径(S310)。
在配置之后,进行判定是否具有未探索的分组(S311),如果具有未探索分组,从S305再次进行处理,如果没有未探索分组,就结束处理。
下面,使用图4至图6对于通过本发明的布线设计方法的推荐路径和信号划分的路径探索和布线路径的确定方法进行说明。
图4是对于使用本发明的推荐路径的路径探索的说明图。
图5是对于使本发明的组划分的信号群相邻的路径探索的说明图。
图6是对于从信号群出发布线路径的确定的顺序的说明图。
首先,使用图4对于进行在图3的流程S301中所述指定推荐路径的路径探索方法进行说明。
例如,在布线板501上具有部件502和503,在部件502和503之间具有信号群504。
这里,进行所希望的布线,为了明确地指定布线路径的改变,通过路径指示信息文件506对于信号群504提供推荐路径505。
此时,推荐路径505是从在路径指示信息文件506中被存储的如图2所示的路径指示信息所生成的,因而信号群504指示尽可能地通过的希望范围。推荐路径像能够通过信号群内的全部网络那样,扩大登录推荐路径507的范围。然而,在进行路径探索时,生成极力通过推荐路径507的布线路径508。
接着,在图3的流程S309中叙述的信号群划分(分组化)时,使用图5说明接近布线信号群同伴的顺序。
例如,具有部件601和602,在部件601和602之间具有信号群603。部件601和602的中间具有多个部件604。
此时,信号群603就汇集为一束进行路径探索的话,不能够通过部件604之间,产生绕过部件604的迂回。这不是布线设计的最好办法。因此,以通过部件604之间的单位分组化信号群603,进行路径探索。
由此,生成通过部件604之间的路径,得到分组的布线路径605。接着,把布线路径605作为推荐路径(图3的S310)扩大推荐路径606的范围那样进行登录。布线路径607在通过推荐路径的范围内生成。
因为扩大路径范围进行登录,下面的路径接近第一布线路径605进行布线,获得通过部件604很近之间的路径。
重复以上的处理,生成布线路径608。
随后,使用图6对从信号群路径出发确定布线路径的顺序进行说明。
例如,在布线板710上搭载部件703、704、705,定义部件703与部件704之间的连接信息706、707、708、709,其用作指示同一信号群。
于是,在布线设计系统400中,输入该布线板710的网络信息701、路径指示信息702。
在布线设计系统400中,进行信号群单位或分组路径探索,生成布线路径711、712。此后,根据作为基本信号群单位或分组探索路径生成详细的布线路径713、714、715、716,通过从信号群单位到信号单位细分化布线,确定信号的路径。
最后,信号布线路径决定后,输出混杂程度评价文件717和布线路径信息文件718。
接着,使用图7对于本发明涉及的第一实施形态进行说明。
图7是说明涉及本发明的第一实施形态的布线设计系统的处理流程的模式图。
本实施形态评价混杂程度,进行部件配置变更、推荐路径的指示,是进行最适合的布线设计的方式。
第一实施形态的布线板的网络信息401如图7的左上所示,在布线板402上搭载部件403、404、406、407、409、410。
于是,在部件403与部件404之间具有连接信息405,其指示了同一信号群。同样地,在部件406与部件407之间具有连接信息408,指示同一信号群,在部件409与部件410之间具有连接信息411,指示同一信号群。
在布线设计系统400中,输入这些信息,在确保分配信号群内的信号全部的布线路径那么多的布线范围时,进行路径探索,生成布线路径412、413、414、415。然后,评价生成的布线结果,得到混杂程度评价。混杂程度评价是对于布线路径,以等间隔分割线划分全部布线范围成为小范围,通过各小范围中的布线路径数量的比例而获得的。这里,可以输出评价布线混杂程度的混杂程度评价文件417、存储决定的布线路径的布线路径信息文件418。
这里,通过混杂程度评价416,布线路径413、414、415非常地接近,可以得知所决定的布线路径的混杂程度评价结果是部分的混杂程度较高。
为了解决此问题,可以进行部件配置的变更和布线路径的修正。因此,进行部件配置的重新评估,向箭头420、421的方向移动部件409和410。
而且,为了进行布线路径的修正,对于信号群405附加了推荐路径424。
通过这样的二个对策,希望布线板的中央部分的混杂程度得到缓和。于是,由此使用附加部件配置变更和推荐路径的布线路径信息419,再进行路径探索。
此结果生成了新的布线路径425、426、427。接着,评价这样生成的布线结果,获得混杂程度评价428。这里,能够生成新的混杂程度评价文件429和新的布线路径信息文件430。这样即使混杂程度过大,也进行反复处理直到其没有为止。
接着,使用图8对本发明涉及的第二实施形态进行说明。
图8是说明本发明的第二实施形态的布线设计系统的处理流程的模式图。
本实施例考虑了涉及布线长度限制规定或由相邻布线产生的限制规定而进行的布线设计。
例如,在布线板808上搭载部件802、803,在部件802和部件803之间,具有信号804、805、806、807,信号804、805和信号806、807表示了同一分组的信号群。
而且,对布线限制规定进行规定,记述相邻信号群的布线间隔的相邻布线限制信息810,和在信号群中具有布线长度公差和布线长度限制信息的布线长度限制信息811被存储在布线限制信息文件812中。这些信息以信号群名进行记述,作为信号名和信号群名的对应表,有信号群信息文件809。
这里信号804、805属于grpA,信号806、807属于grpB。而且示出了,例如grpA和grpB的信号布线在相邻时必须距离1.27mm以上,grpA布线的信号间的公差(能够容许的差)是±3mm,grpA的布线长度限制规定是50mm以下。
在布线设计系统中,输入定义这些布线板808的信息的网络信息文件801、信号群信息文件809、布线限制规定信息文件812。
于是,在布线设计系统400中,考虑到相邻布线限制规定810,遵守信号群间的相邻布线间隔生成布线路径813和814。此后,将信号群单位的探索路径作为基础,从信号群单位细分为信号单位,满足相邻布线限制规定信息810和布线长度限制规定信息811,生成属于信号群813内的信号布线路径815和816,和属于信号群814内的信号布线路径817和818。
此后,输出混杂程度评价文件819和布线路径信息文件820。
接着,使用图9说明本发明涉及的第三实施形态。
图9是说明本发明的第三实施形态的布线设计系统的处理流程的模式图。
在本实施形态中,以对于详细信息决定之前的时间花费的逻辑或部件假定的信息进行补充,首先进行“假布线”,然后考虑其与“实际布线”接近的方法。
即,在概略信息中提供布线板的信息、部件间的连接、对于部件的管脚分配、部件的布线板上的配置等,由布线设计系统求得此时刻部件的配置和布线最优良的解决方案。此后,以概略信息提供的布线板或部件间的连接信息设计结束后,在成为详细信息的时刻,替换信息,使用以前的配置、布线的解决方案和设计结束的详细信息,进行细分(breakdown)直到更详细的部件的配置和布线的程度。
在本实施形态的布线设计系统400中,输入用来进行布线设计的“假定信息”文件群。
即,假布线板信息文件901是通过概略大小来定义布线板的大小的文件。预约范围信息文件902是为在布线板上预先指定未搭载的逻辑电路的部件等使用的范围的文件。
假定部件信息文件903是没有确定实际上搭载的部件,而是作为假定部件为了决定该部分上连接的管脚数或管脚位置的信息的文件。假定连接(网络)信息文件904是具有部件与部件的概略连接个数,连接信息在管脚分配没有结束的阶段指示连接的文件。假定配置信息文件905是决定部件的概略配置位置的文件。
于是,布线设计系统400通过输入的概略信息来决定布线设计中最优良的解决方案。其结果是,输出作为此时布线混杂程度的评价结果的混杂程度评价文件915、布线路径信息文件916和配置信息文件917。
在布线设计系统400中,输入上述的“假定信息”文件群。由此,在布线设计系统中,获得在假定布线板上连接信息只具有概略管脚位置的假定部件906、具有实际部件信息的部件907、预约范围908、假定部件906与实际部件907之间的信号群909、910、911的信息。
这里,称涉及部件信息未确定的部件为“假部件”,称涉及部件信息全部确定的部件为“实际部件”。
在图9左边的布线状况中,部件906是假定部件,其是部件的大小、管脚数和位置没有确定的部件,部件907是实际部件。而且,确保了预约范围908。
此时,对于为假部件的部件906,以全部管脚位于部件中心的部件处理,进行布线路径探索处理。此时,在布线路径探索处理中,生成极力不通过预约范围908这样的布线路径912、913、914。而且,在为假定部件的部件906和为实际部件的部件907之间的布线中,假定部件906的端点为部件的中心。
这样,在同时考虑假定信息来进行布线设计的系统400中,生成合适的部件配置或布线路径,输出混杂程度评价文件915、布线路径信息文件916和配置信息文件917。于是,设计进行,创建实际的信息,通过更换从假定信息文件到实际布线板信息文件918、实际部件信息文件919、实际连接信息文件920、实际配置文件922的顺序输入信息文件,提高了布线设计精度。而且,输入反映由假定信息生成的布线路径信息文件916的路径指示信息文件921。另外,输入考虑了实际布线信息和实际部件信息而反映配置信息文件917的信息的实际配置信息文件922。
实际连接信息文件920是表示布线到实际部件的管脚位置的进行布线的信息的文件。
实际配置信息文件922决定了实际部件的配置,其与预约范围信息文件902、假定配置信息文件905相对应。
并且,路径指示信息文件921是指示路径探索时适合的路径的,决定使用由假定信息获得的布线信息。
在实际的布线板中配置部件923、部件907、部件927~部件929,部件923与部件907之间信号群924、925、926被布线,在部件927、928和929之间信号群930和931进行布线。
此时,预约范围908置换到部件927~部件929的配置范围。于是,将通过先前的顺序产生的布线路径912、913、914作为推荐路径,进行部件923与907之间的布线路径的探索。而且,在推荐路径与实际部件的管脚之间没有被连接的部分923中,决定管脚的位置。
于是,有效利用在假定信息中的结果同时进行布线设计,决定直到部件的实际管脚位置的布线路径933、934、935。
而且,对于置换了的部件927~部件929,进行合适的布线路径探索,生成布线路径936、937。
布线设计结束后,布线设计系统输出混杂程度评价文件938、布线路径信息文件939和配置信息文件940。在本实施形态中,像这样通过概略信息,从输入详细布线设计前的平面布置图阶段的设计的较早阶段就能够进行布线设计的讨论,通过将该结果交接到实际布线板,使初始讨论结果成为有效的结果。
接着,使用图10对本发明的第四实施形态进行说明。
图10是说明本发明的第四实施形态的布线设计系统的处理流程的模式图。
本实施形态是考虑到用来配置电子电路基板不可欠缺的电容或电源切割线(cut line)等,进行布线设计的实现。
在布线板1009上具有部件1002、1003、1004,在部件1002与部件1003之间具有连接信息1005、1006、1007、1008,连接信息1005、1006指示相同信号群,连接信息1007、1008指示其它信号群。
而且,定义具有每个部件的电压种类所必需的电容数目的信息的电容信息文件1010。例如,部件名1002的部件示意需要6个电压种类VG1的电容,需要2个电压种类VG2的电容。
而且,定义信号和电压种类对应表1012。其意味着例如信号名1005、1006信号必须被配置到提供VG1电压的范围。
而且,在电源切割线信息文件1011中,存储涉及布线板的电源切割线的概略信息。电源切割线是表示在布线板上提供的电压值的边界的线。
在本实施形态的布线设计系统400中,输入表示此布线板1009的网络信息1001、电容信息文件1010、电源切割线信息文件1011、信号和电压种类对应表1012。
于是,布线设计系统400对照概略电源切割线1013,参照电容信息文件1010,仅仅以必要个数的电容为对象的部件周围进行配置。其后,根据电容器的配置,进行电源切割线104的修正。接着,以这些配置为前提,进行布线路径探索。
此时,对于通过电源切割线的上下布线层的信号布线,生成不跨过电源切割线的布线路径。于是,对应获得的布线路径1015、1016、1017的布线混杂程度,通过部分错开切割线的位置,进行再次的切割线补正。此后,输出混杂程度评价文件1018、布线路径信息文件1019、补正的电源切割线信息文件1020。这样,考虑到电容或切割线等电源设计及其影响,能够在进行输入的布线设计的同时,从较早阶段短时间内完成平面布置图和电源设计两方面。
接着,使用图11说明本发明的第五实施形态。
图11是说明本发明的第五实施形态的布线设计系统的处理流程的模式图。
在本实施形态中,作为布线设计的一个环节,一直进行到部件管脚分配的变更。
在布线板1108上,搭载部件1102、1103,在部件1102和1103之间具有连接信息104、1105、1106、1107,连接信息1104、1105指示同一信号群,连接信息1106、1107指示其它信号群。
在本实施形态中,输入表示此布线板1108的网络信息文件1101,进行路径探索。然后,生成布线路径1109和1110,评价布线长度。在进行涉及迂回长度评价的结果1111中,布线长度与曼哈顿(manhattan)长度(以水平、垂直线连接部件的最短路径)的差在顶端为较长时,或者判断在以其为标准进行管脚分配评价的布线设计中具有障碍的情况,进行管脚分配的重新评估。
在此图的例子中,已知grpB的迂回长度为7,是最长的。
此时,使用重新评估管脚分配1114的部件1113进行再次路径探索,生成布线路径1115、1116,再次进行评价。在涉及迂回长度的评价结果1118中,布线长度与曼哈顿(manhattan)长度的差如果不是为最长,就结束路径探索,输出管脚分配变更信息1119、混杂程度评价文件1120、布线路径信息文件1121。
按照本发明,可以提供布线设计系统和布线设计方法,对于要求多种多样布线限制规定的布线板,能够从平面布置图阶段提示概略的布线方法,在评价布线混杂程度等的同时,能够在短时间内完成满足布线限制规定的布线设计。
Claims (14)
1.一种设计布线板上部件布线的布线设计系统,其特征在于,具有以下构成:
输入前述布线板上的部件的逻辑连接信息,和为作为汇集前述连接信息的信号群处理的信号群信息的输入装置;
用来进行前述部件的布线路径探索,将所述信号群作为布线单位进行处理,顺序地将前述信号群划分为分组,使划分的各个分组接近那样进行配置,进行路径探索而决定布线路径的布线处理装置;
输出通过前述布线处理装置所决定的布线路径的布线路径信息的输出装置。
2.如权利要求1所述的布线设计系统,其特征在于:
前述布线处理装置在前述信号群的划分时,评价前述布线板上的部件配置状况或前述布线板上的布线混杂程度,进行布线路径探索。
3.如权利要求1所述的布线设计系统,其特征在于:
前述布线处理装置指示布线推荐路径,前述信号群以尽量通过此推荐路径那样来决定布线路径。
4.如权利要求1所述的布线设计系统,其特征在于:
前述布线处理装置使用以前述信号群单位进行布线路径探索获得的布线路径信息,从信号群单位到信号单位细分化布线,将所述布线路径信息作为推荐路径进行登录,进行再次布线路径探索,反复进行进一步的细分化和布线路径探索。
5.如权利要求4所述的布线设计系统,其特征在于:
前述布线处理装置反复进行前述信号群的细分化和布线路径探索的操作,最终决定信号单位的布线路径。
6.如权利要求1所述的布线设计系统,其特征在于:
前述输入装置以部件端点位于部件的中心为假定信息进行前述连接信息的输入指定。
7.如权利要求1所述的布线设计系统,其特征在于:
前述布线处理装置考虑了涉及布线长度的布线限制规定或涉及相邻信号布线限制规定,进行布线路径的决定。
8.如权利要求1所述的布线设计系统,其特征在于:
前述布线处理装置考虑了在布线板上被配置的电容或电源切割线,进行布线决定。
9.如权利要求1所述的布线设计系统,其特征在于:
前述布线处理装置决定布线路径,也计算此时的布线混杂程度进行输出。
10.一种设计布线板上的部件布线的布线设计方法,其特征在于具有以下步骤:
输入用来布线前述部件的逻辑连接信息,和用来处理作为汇集前述连接信息的信号群的信号群信息的步骤;
为了前述部件的布线路径探索,将所述信号群作为布线单位进行处理,顺序将信号群划分为分组的步骤;
评价前述布线板上部件的配置状况或前述布线板上的布线混杂程度的步骤;
当前述布线混杂程度的评价步骤的评价结果是部分的混杂程度较高时进行的,变更前述部件配置的步骤;
考虑到前述布线板上部件的配置状况,或前述布线板上布线的混杂程度,尽量将划分的各个分组进行接近配置,由此探索最合适的路径,获得布线路径信息的步骤。
11.如权利要求10所述的布线设计方法,其特征在于:
在执行获得前述布线路径信息步骤时,指示前述信号群的布线推荐路径,尽量使得前述信号群通过此推荐路径具有的幅度内或其近旁,决定前述布线路径信息;
将获得的布线路径信息作为下次布线设计时的推荐路径而使用,反复操作执行获得布线路径信息的步骤。
12.如权利要求10所述的布线设计方法,其特征在于:
以详细的信号单位分配前述布线路径信息时,将所述部件的电容进行最合适化。
13.一种设计布线板上的部件布线的布线设计方法,其特征在于:
指定未确定布线板上部件的大小、管脚位置的假定部件,和为未搭载部件预约的预约范围;
与前述假定部件的连接以端点为全部部件的中心,不通过前述预约范围,进行路径探索获得布线路径信息;
在获得前述布线路径信息时,计算并输出布线的混杂程度;
之后,置换前述假定部件为部件的大小、管脚位置确定的实际部件,在前述预约范围配置部件,顺序地设计更详细的布线路径。
14.一种设计布线板上的部件布线的布线设计方法,其特征在于:
对于用于布线设计的假定信息,输入定义布线板假定的大小的假定布线板信息文件;在布线板上用来指定未搭载部件预约使用范围的文件;对于假定部件,输入规定该部分连接管脚数目和管脚位置的信息的假定部件信息文件;部件与部件之间假定的连接条数:以及输入示意在连接信息为管脚的分配没有完成阶段的连接的假定连接信息文件;决定部件假定的配置位置的假定配置文件;
根据这些假定信息进行路径探索;
输出用来指示布线路径的路径指示信息文件;
顺序地将前述假定布线板信息文件替换为示意实际布线板的大小的实际布线板信息文件;将前述假定部件信息文件替换为指定实际搭载的部件的实际部件信息文件,将前述假定连接信息文件替换为表示实际部件布线的实际连接文件;将前述假定配置信息替换为规定实际部件配置的实际配置信息文件;
基于前述假定信息,将获得的布线路径作为推荐路径,进行路径探索,顺序地设计更详细的布线路径。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003077172 | 2003-03-20 | ||
JP2003077172A JP2004287681A (ja) | 2003-03-20 | 2003-03-20 | 配線設計支援システム、および、配線設計支援方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1532736A CN1532736A (zh) | 2004-09-29 |
CN1288586C true CN1288586C (zh) | 2006-12-06 |
Family
ID=33291992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100089238A Expired - Fee Related CN1288586C (zh) | 2003-03-20 | 2004-03-15 | 电子电路布线板的布线设计方法和布线设计系统 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7143385B2 (zh) |
JP (1) | JP2004287681A (zh) |
CN (1) | CN1288586C (zh) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4311244B2 (ja) * | 2004-03-19 | 2009-08-12 | 株式会社日立製作所 | 配線経路決定方法及びシステム |
US7257797B1 (en) | 2004-06-07 | 2007-08-14 | Pulsic Limited | Method of automatic shape-based routing of interconnects in spines for integrated circuit design |
JP2006113946A (ja) * | 2004-10-18 | 2006-04-27 | Nec Corp | 配線レイアウト装置、方法及びプログラム |
JP4345721B2 (ja) | 2005-07-14 | 2009-10-14 | コニカミノルタビジネステクノロジーズ株式会社 | 管理システム |
CN100496193C (zh) * | 2005-11-04 | 2009-06-03 | 许小明 | 一种电子控制设备的布线工艺 |
US7657859B2 (en) * | 2005-12-08 | 2010-02-02 | International Business Machines Corporation | Method for IC wiring yield optimization, including wire widening during and after routing |
US7509609B2 (en) * | 2006-03-15 | 2009-03-24 | Agere Systems Inc. | Methods and apparatus for reducing timing skew |
JP4628296B2 (ja) * | 2006-03-30 | 2011-02-09 | 富士通株式会社 | 配線設計支援装置 |
US7793249B1 (en) * | 2006-07-25 | 2010-09-07 | Cadence Design Systems, Inc. | Method and system for adaptive bundling of connections in user-guided autorouting |
WO2008084534A1 (ja) * | 2007-01-10 | 2008-07-17 | Fujitsu Limited | 設計支援システム、方法、及びプログラム |
JP2008204349A (ja) * | 2007-02-22 | 2008-09-04 | Fujitsu Ltd | レイアウト設計プログラム、該プログラムを記録した記録媒体、レイアウト設計方法、およびレイアウト設計装置 |
JP5262065B2 (ja) * | 2007-10-31 | 2013-08-14 | 富士通株式会社 | レイアウト設計プログラム、該プログラムを記録した記録媒体、レイアウト設計装置、およびレイアウト設計方法 |
JP5056363B2 (ja) | 2007-11-12 | 2012-10-24 | 富士通株式会社 | 配線経路情報生成方法、配線経路情報生成プログラムおよび配線経路情報生成装置 |
US8060849B2 (en) * | 2008-02-26 | 2011-11-15 | Mentor Graphics Corporation | Automatic bus routing |
JP2010033493A (ja) * | 2008-07-31 | 2010-02-12 | Sony Corp | レイアウト配線混雑予測装置およびその方法、並びにプログラム |
JP5212296B2 (ja) * | 2009-07-22 | 2013-06-19 | 富士通株式会社 | 配線設計支援装置、配線設計支援方法、及び配線設計支援プログラム |
JP5418341B2 (ja) * | 2010-03-19 | 2014-02-19 | 富士通株式会社 | 設計支援プログラム、設計支援装置および設計支援方法 |
JP5966300B2 (ja) | 2011-09-29 | 2016-08-10 | 富士通株式会社 | 配線支援方法及び装置 |
JP5884424B2 (ja) * | 2011-11-15 | 2016-03-15 | 富士通株式会社 | 配線設計支援装置,配線設計支援プログラムおよび配線設計支援方法 |
JP2014135035A (ja) * | 2013-01-11 | 2014-07-24 | Fujitsu Ltd | 設計支援装置、設計支援方法および設計支援プログラム |
JP6702328B2 (ja) * | 2016-03-01 | 2020-06-03 | 日立金属株式会社 | ワイヤーハーネス経路設計方法 |
US11126780B1 (en) * | 2018-11-12 | 2021-09-21 | Synopsys, Inc. | Automatic net grouping and routing |
CN114169279A (zh) | 2020-11-03 | 2022-03-11 | 台湾积体电路制造股份有限公司 | 集成电路设计方法、系统和计算机程序产品 |
CN115410935B (zh) * | 2022-08-30 | 2023-09-26 | 江苏泰治科技股份有限公司 | 一种ic芯片封装时避免焊线交叉的布线方法及系统 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3567914A (en) * | 1964-12-31 | 1971-03-02 | Sperry Rand Corp | Automated manufacturing system |
GB8329888D0 (en) * | 1983-11-09 | 1983-12-14 | Philips Electronic Associated | Generating component interconection lists |
US4630219A (en) * | 1983-11-23 | 1986-12-16 | International Business Machines Corporation | Element placement method |
CA1225736A (en) * | 1984-03-15 | 1987-08-18 | Nec Corporation | Image data transmission system capable of reproducing a high resolution image by the use of a simple structure |
US5139963A (en) * | 1988-07-02 | 1992-08-18 | Hitachi, Ltd. | Method and a system for assisting mending of a semiconductor integrated circuit, and a wiring structure and a wiring method suited for mending a semiconductor integrated circuit |
US5027418A (en) * | 1989-02-13 | 1991-06-25 | Matsushita Electric Industrial Co., Ltd. | Electro-optical inspection apparatus for printed-circuit boards with components mounted thereon |
JP2522420B2 (ja) * | 1989-11-28 | 1996-08-07 | 日本電気株式会社 | 自動配線設計装置 |
US5448493A (en) * | 1989-12-20 | 1995-09-05 | Xilinx, Inc. | Structure and method for manually controlling automatic configuration in an integrated circuit logic block array |
US5631842A (en) * | 1995-03-07 | 1997-05-20 | International Business Machines Corporation | Parallel approach to chip wiring |
US5712793A (en) * | 1995-11-20 | 1998-01-27 | Lsi Logic Corporation | Physical design automation system and process for designing integrated circuit chips using fuzzy cell clusterization |
US5787009A (en) * | 1996-02-20 | 1998-07-28 | Altera Corporation | Methods for allocating circuit design portions among physical circuit portions |
US6230303B1 (en) * | 1997-02-24 | 2001-05-08 | Lucent Technologies Inc. | Proximity-based cluster allocation for hardware-software co-synthesis of heterogeneous distributed embedded systems |
US6651225B1 (en) * | 1997-05-02 | 2003-11-18 | Axis Systems, Inc. | Dynamic evaluation logic system and method |
US6086628A (en) * | 1998-02-17 | 2000-07-11 | Lucent Technologies Inc. | Power-related hardware-software co-synthesis of heterogeneous distributed embedded systems |
JP3070679B2 (ja) * | 1998-03-24 | 2000-07-31 | 日本電気株式会社 | 図形レイアウト圧縮システム及び図形レイアウト圧縮方法 |
JP3209219B2 (ja) * | 1999-01-18 | 2001-09-17 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
AU7730400A (en) * | 1999-09-30 | 2001-04-30 | Routech, Inc. | Automatic routing system for pc board design |
JP2002124571A (ja) | 2000-10-17 | 2002-04-26 | Matsushita Electric Ind Co Ltd | 半導体集積回路の配線生成方法 |
US6915501B2 (en) * | 2001-01-19 | 2005-07-05 | Cadence Design Systems, Inc. | LP method and apparatus for identifying routes |
JP2003167935A (ja) * | 2001-12-03 | 2003-06-13 | Fujitsu Ltd | 配線経路決定装置、グループ決定装置、配線経路決定プログラム、およびグループ決定プログラム |
-
2003
- 2003-03-20 JP JP2003077172A patent/JP2004287681A/ja active Pending
-
2004
- 2004-03-15 CN CNB2004100089238A patent/CN1288586C/zh not_active Expired - Fee Related
- 2004-03-19 US US10/803,944 patent/US7143385B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7143385B2 (en) | 2006-11-28 |
JP2004287681A (ja) | 2004-10-14 |
US20040250230A1 (en) | 2004-12-09 |
CN1532736A (zh) | 2004-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1288586C (zh) | 电子电路布线板的布线设计方法和布线设计系统 | |
Chen et al. | High-performance global routing with fast overflow reduction | |
CN1754393A (zh) | 实施快速动态频道配置无线资源管理程序的方法 | |
CN1779686A (zh) | 确定缓冲器插入的方法和系统 | |
CN1993677A (zh) | 任务处理的调度方法及应用该方法的装置 | |
CN1750494A (zh) | 中继节点安装选择方法、安装点选择装置、安装基站 | |
CN1698051A (zh) | 程序、数据处理方法和数据处理装置 | |
CN1244066C (zh) | 串扰分析方法、利用串扰的电子线路装置的设计和制造方法、以及用于该目的的电子电路库的记录媒体 | |
CN1290964A (zh) | 标准单元、标准单元阵列及其布局和布线的系统与方法 | |
CN1280760C (zh) | 在数据存储装置的异构组中分配对象的方法和设备 | |
CN1637748A (zh) | 可重配置电路、具备可重配置电路的处理装置 | |
CN1794459A (zh) | 单元、标准单元、标准单元库、使用标准单元的布局方法和半导体集成电路 | |
CN1188067A (zh) | 电梯的群管理控制方法 | |
CN1992674A (zh) | 一种基于多比特分割的多维分组分类方法 | |
CN1170287A (zh) | 网络管理方法及其装置和网络系统 | |
CN100351841C (zh) | 具有倾斜布线的半导体集成电路及其布图方法 | |
CN1925463A (zh) | 包通信装置 | |
CN1199243A (zh) | 模块合成装置及模块合成方法 | |
Hsu et al. | Multi-layer global routing considering via and wire capacities | |
CN1992673A (zh) | 一种高速路由器及防火墙中实现快速分组流识别的方法 | |
CN2696075Y (zh) | 波形数据处理设备 | |
US6532580B1 (en) | In-place method for inserting repeater buffers in an integrated circuit | |
CN1045508C (zh) | 远程计算机数据包交换系统 | |
CN1969458A (zh) | 可编程逻辑电路控制装置、可编程逻辑电路控制方法和程序 | |
CN1501242A (zh) | 半导体集成电路及其制造方法、相关电路、仪器和程序 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20061206 Termination date: 20130315 |