CN1284428C - 自对准同轴通路电容器 - Google Patents

自对准同轴通路电容器 Download PDF

Info

Publication number
CN1284428C
CN1284428C CNB008192359A CN00819235A CN1284428C CN 1284428 C CN1284428 C CN 1284428C CN B008192359 A CNB008192359 A CN B008192359A CN 00819235 A CN00819235 A CN 00819235A CN 1284428 C CN1284428 C CN 1284428C
Authority
CN
China
Prior art keywords
electrode
substrate
layer
path
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB008192359A
Other languages
English (en)
Other versions
CN1437838A (zh
Inventor
K·查克拉沃尔蒂
T·多里
C·M·加纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1437838A publication Critical patent/CN1437838A/zh
Application granted granted Critical
Publication of CN1284428C publication Critical patent/CN1284428C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明同轴电容器的各种实施例是自对准的且形成于通路中，通路包括盲通路、埋入式通路和镀通孔。所述同轴电容器被设置成利用镀通路的镀层(125)作为第一电极。形成介电层(130)来覆盖第一电极(125)，且使一部分通路未被填充。将第二电极(135)形成于未被介电层(130)填充的通路部分中。这类同轴电容器适用于去耦和功率阻抑应用，以降低信号和电源的噪声和/或减少电子器件中功率的过冲及下降。在这些应用中，通常需要把多个同轴电容器，往往是数以千计，相并连以得到所需的电容量。

Description

自对准同轴通路电容器
技术领域
本发明总的涉及电容器，更具体说涉及形成于通路中的自对准同轴电容器、应用这类电容器的器件以及它们的制造方法。
背景技术
近年来电子线路，特别是计算机和仪表电路的功率日益加大，速度日渐提高。当电路频率超过数百兆赫兹(MHz)，相关的谱分量超过10千兆赫兹(GHz)时，直流电源和接地线中的噪声日益成为一个严重问题。众所周知，这种噪声是由感性或容性寄生而产生。为降低此类噪声，常采用一种被称做去耦电容的电容器，以提供稳定的信号或给电路提供稳定的电力供应。为提高去耦电容的有效性，通常尽可能将它置于靠近负载的地方。
电容器还被用来阻抑电子器件刚通电时的功率过冲，以及电子器件开始使用电源时的下降，例如用处理器进行运算引起的对电压的即时需求。
电容器往往是表面安装在电子器件(如处理器)上，或安装电子器件的封装衬底上。其它的安装方法涉及形成一体地形成于衬底上或或埋在其中的平面电容器，例如高密度交连衬底(HDI)和陶瓷多层结构。随着电子器件不断改进，对高级别的电容的需求不断增加，用于在降低的电感量的情况下的去耦以及功率阻抑。
随着器件尺寸的缩小和封装密度的提高，现有的表面安装电容器的可用尺寸成为限制因素。此外，对于平面电容器而言，日渐增加的对大电容的需求要求更大的表面积。这增大了短路和漏电的危险，因而降低了器件的产率，且其可靠性也成问题。
由上述可见，在电子和集成电路器件的制造和操作中，需要有另外的电容解决方案。
发明内容
本发明的一个实施例提供了一种电容器。该电容器包括一个通路，通路具有由衬底确定并从所述衬底的第一面延伸至衬底的第二面的侧壁，其中第一面从侧壁向外延伸。该电容器还包括第一电极，其覆盖着所述通路的侧壁和所述衬底的第一面的至少一部分。电容器还包括介电层，其形成为覆盖所述第一电极的至少第一部分，并使所述通路的剩余部分为被填充，其中所述第一电极的第一部分处于所述侧壁之内。所述电容器还包括第二电极，其形成于所述通路的剩余部分内。
本发明的另一个实施例提供了一种形成电容器的方法。该方法包括形成第一电极层，所述第一电极覆盖通路的侧壁和衬底的第一表面的至少一部分，其中所述通路的侧壁是由所述衬底的从所述第一表面延伸至衬底的第二表面的部分确定的，而所述第一表面从所述侧壁向外延伸。该方法还包括形成介电层，所述介电层覆盖所述第一电极层的至少第一部分，同时使所述通路的一部分不被填充，其中所述第一电极层的第一部分处于所述侧壁之内。该方法还包括形成第二电极，其中形成第二电极包括在所述通路中未被介电层填充的部分内设置导电材料。
本发明的另一个实施例提供了一种操作电子器件的方法。该方法包括将多个电容器每个的第一电极连接至第一电位。该方法还包括将多个电容器每个的第二电极连接至第二电位。多个电容器中的每一个都是自对准的同轴电容器，其形成于支撑电子器件的衬底的多个通路中的一个内，并且与所述多个通路成一对一的关系。
本发明的另一个实施例提供一种电子器件。该电子器件包括第一电位源、第二电位源和至少一个电容器。所述至少一个电容器包括具有侧壁的通路，所述侧壁由衬底确定，并从所述衬底的第一表面延伸到衬底的第二表面，其中所述第一表面从侧壁向外延伸。该至少一个电容器还包括第一电极，其覆盖在所述通路的侧壁和所述衬底的第一表面的至少一部分上。该至少一个电容器还包括介电层，该介电层形成为覆盖所述第一电极的至少第一部分，并使所述通路的剩余部分未被填充，而所述第一电极的第一部分处在所述侧壁之内。该至少一个电容器还包括第二电极，它被设置在所述通路的剩余部分内。
本发明的其它实施例包括不同范围的方法、装置和系统。
附图说明
图1A-1F是一种自对准同轴电容器在各加工阶段的横截面图。
图2是一种自对准同轴电容器的横截面图。
图3A-3F是一种自对准同轴电容器在各加工阶段的横截面图。
具体实施方式
在下的详细说明中，将参照作为它一部分的附图，这些附图以例示的方式表示可以实现本发明的一些具体实施例。对这些实施例的描述足够详细，使得本领域技术人员能够实施本发明，同时要知道，还可以采用其它的实施方式，而且不脱离本发明的构思和范围可以在结构、逻辑和电方面作出改变。因此，下面的详细描述不是用于限制，本发明的范围只能由所附权利要求书及其等效物来确定。图中相似的标号表示相似的元件，这根据上下文可以很清楚地看出。
各种实施例的描述将以用于微处理器封装的埋入式电容器应用中进行说明。微处理器封装的一个实例是安装在印刷电路板(PCB)的一个集成电路半导体芯片的封装，PCB提供物理支撑和辅助电路及元件，以利于包含在芯片中的处理器的使用。但是本发明并不只限于此。本领域技术人员知道，可以将本发明的各种实施装置适于与其它电子器件以及其它多层电子衬底(如母板和其它印刷电路板，高密度互连(HDI)衬底，及陶瓷多层结构)一起使用。另外，各种实施方式把电容器的加工和特性描述为基本上园柱形结构。但是，其它几何形状也能适用于各种实施例，只要将数学表征对有明显区别的形状加以修改即可。
图1A表示一个通路105。一个通路是至少贯通一层衬底的开口，它是用来建立一层衬底上的电路与该层反面上的电路或者衬底的一个或多个其它层上电路的电的相互连接。当通路贯通一层衬底100时，一般的通路具有150μm左右的直径和25-40μm左右的长度。衬底100可能多于一层。一个通路105可以在上面和/或下面被额外的衬底层所限制。只在一端被限制的通路常被称作盲通路。而在两端都受到限止的通路则常被称作掩埋通路。一个贯穿衬底100所有各层的通路常被称作通孔。一般的通孔的直径约250μm，长度约800μm。虽然上述通路尺寸的实例被认为是典型的，但本发明的各种实施装置并不局限于这些尺寸。此外，后续例子的尺寸也同样不是限制的。一般认为工业界的趋势是减小器件的尺寸，以降低相关的成本，提高效益。
通路105有两个侧壁110，它是由衬底100确定的，并从衬底100的第一面115延伸至衬底100的第二面120。通路105是按本领域已知的方式形成的，以在衬底中形成一个开口。例如可以采用激光钻孔法和机械钻孔法。第一表面115和第二表面120是从侧壁110向外延伸的。
在图1B中，第一电极125形成为覆盖着侧壁110。在一个实施例中，第一电极125还延伸成覆盖在第一表面115的至少一部分上和第二表面120的至少一部分上。在另一个实施例中，第一电极125可以延伸成覆盖在第一表面115的至少一部分上面，但不覆盖第二表面120的任何一部分。第一电极125一般是作为形成通路105的标准过程的一部分而制成的，并且是代表用于互相连接的导电层。当形成第一电极125时，通常就把通路称作镀通路或镀通孔。
在使用通路105时，一般是利用第一电极125来把第一表面115上的电路连至第二表面120上的电路。另外，也可以用第一电极来把第一表面115上的电路连至位于第一表面115和第二表面120之间的各种中间层上的电路。在一个实施例中，第一电极125包含铜(Cu)。铜在印刷电路板(PCB)制造中是一种普遍的镀层材料。在一个实施例中，通过将籽层(如喷镀淀积的或无电镀淀积的铜)淀积到衬底100上，然后用电解一层铜到籽层上而形成第一电极125。
在另一种实施装置中，则采用标准的光刻方法来形成第一电极125。此方法包括将在衬底100的一个表面上将光刻掩模，只把那些希望形成第一电极125的衬底100部分暴露在外。然后，将一层导电材料用物理或化学气相淀积技术(PVD或CVD)淀积到暴露的部分，并将掩模和任何覆盖淀积的材料的物质去掉。还有一些其它淀积第一电极的方法，它们对本领域技术人员都很熟悉，例如丝网印刷或导电油墨的其它印刷术。
在图1C中，形成了一个包含介电材料的介电层130。在一个实施例中，介电层130包含一种金属氧化物，如氧化钽(Ta2O5)。在一个实施例中，金属氧化物可以是由一个金属阴极通过阴极真空喷镀形成金属层而形成的，并在一种弱酸性电解液中使该金属层阳极氧化而生成。在一个实施例中，此弱酸性电解液是一种有机酸，例如按重量稀释为小于5％左右的柠檬酸非水溶液。这种弱酸性电解液能产生一种低杂质(因而是低应力)的薄膜。氧化物的厚度可通过加上一个控制电压来控制。例如，若用钽层形成金属氧化物，当外加电压约为60V时，所产生的氧化钽的厚度约为900埃。在介电层130中剩下未氧化的金属不会有什么麻烦，因为它将驻留在第一电极125和介电层130之间的界面上，即使它有导电性也不会对所形成的电容产生有害的影响。
通过采用荫罩185，可以将金属(如钽)层用PVD法淀积在未被荫罩掩模185盖住的区域。荫罩是一个放在衬底100上(或与衬底很接近)的机械掩模，它将不希望淀积的区域遮盖住。在一个实施例中，是从衬底100的两面115、120进行PVD过程(如喷镀)，以使介电层形成为覆盖在第一表面115的一部分上面以及第二表面120的一部分上面。而在另一实施例中，PVD过程(如喷镀)则只在衬底100的第一表面115的一部分上进行，从而使介电层130覆盖在第一表面的一部分上，而不覆盖在第二表面120的一部分上。另外，金属层也可以通过电解电镀或光刻技术来淀积，并通过在弱酸性电解液中阳极氧化而转变为金属氧化物。
在利用阳极氧化或类似的反应过程来形成介电层130的各种实施例中，下面的第一电极125容易受损。最好能将第一电极125的暴露部分保护起来。一个例子是在第一电极125的暴露部分上施加保护层，比如在介电层130阳极氧化之前施加一个图形化的光抗蚀剂材料。另一个例子是在第一电极125上施加一个金属覆盖层，同时只对那些将来要用带图案的光抗蚀剂材料形成介电层的金属覆盖层部分进行有选择的阳极化处理。在金属转变为相应的金属氧化物之后，可将保护层及任何覆盖的金属去掉。此外，在介电层130形成之前，可以施加一个粘接层到第一电极125上，用来保护在形成介点层130过程中第一电极125的露出部分。
另外，介电层130还可以由介电材料复合阴极通过喷镀或由多元素阴极通过反应喷镀来形成，这就不需要阳极氧化或别的氧化处理。金属氧化物CVD(MOCVD)和溶胶凝胶技术已进一步用来直接形成金属氧化物电介质。在本领域中已知还有其它一些形成介电材料层的方法，包括CVD和等离子体增强CVD(PECVD)。另外，在各种实施例中还可采用其它的介电材料。它们包括钛酸锶(SrTiO3)、钛酸钡(BaTiO3)、钛酸钡锶(BaSrTiO3，BST)、钛酸铅锆(PbZrTiO3，PZT)，氧化铝(Al2O3)或氧化锆(ZrO3)，它们通常是由复合阴极通过喷镀或MOCVD形成的。其它例子还包括更普通的介电材料，如二氧化硅(SiO2)，氮氧化硅(SiOxNy)等。
当选择一种淀积方法时，设计者必须考虑工作条件，特别是温度。有机衬底一般要求加工温度在250℃以下，而上述的一些淀积工艺可能需要在550℃以上的温度下进行。作为例子，许多具有高介电常数的金属氧化物如上面讨论过的钛酸盐，为了获得其最大的介电常数值，在淀积之后要进行高温致密化或退火处理。这类致密化处理可能要达到700-1000℃的温度，这对有机衬底是不合适的。但是，这些致密化处理对于能耐高温的衬底(如陶瓷衬底)将是合适的。在某些实施装置中，介电材料与第一电极125的附着可以通过对第一电极125的处理(如对铜电极的黑色氧化物处理)而得以增强。但是并不推荐采用这种处理，因为这通常会使铜表面粗糙，并在以后的介电层中引起缺陷。
介电层130形成为覆盖第一电极125的至少第一部分，所述第一部分是位于侧壁110以内的那部分。另外，形成介电层130后要留下一部分剩余的通路105不被填充。如图1C所示及前面的一个实施例曾描述过的那样，介电层130可能要延伸成覆盖第一电极125的第二部分，所述第二部分覆盖第一表面115的一部分。第一电极125的该第二部分可以进一步覆盖第二表面120的一部分。介电层130的延长到第一电极125的第二部分上的部分对于第一电极125与后续的电极分开有利，这在下面会谈到。然而，在第一表面115上至少有一部分第一电极125仍然未被介电层130所覆盖。
在图1D中，在未被介电层130填充的那部分剩余的通路105内形成了第二电极135。在一个实施例中，第二电极135是通过用导电胶填充通路105的剩余部分而形成的。在一个实施例中，导电胶被固化。
另外，在一个实施例中，可以采用无电镀然后进行电解镀金属(如铜)来形成覆盖介电层130的一层镀金属，用作第二电极135。在该实施例中，第二电极135通常具有空心结构，它是由未被介电层130填充的剩余通路部分105的结构而形成的，并可以将通路105的剩余部分完全填满。本领域中已知，在该实施例中，未被所产生的镀金属填充的通路105的任何部分，都可以例如用聚合物通路塞等来填充。还可采用其它的方法(例如，已说过的许多种形成第一电极的那些方法)，在未被介电层130填充的通路105的剩余部分中形成导电材料作为第二电极135。
在图1E中，可根据需要将第二电极135的多余部分去掉，以使第一电极125与第二电极135分开。在一个实施例中，将第二电极135的多余部分去掉的方法包括采用化学-机械平面化将材料物理地磨蚀掉。将第二电极135的多余部分去掉可能包括将覆盖第一表面115或第二表面120的介电层部分130除掉。然而，为了减少第一电极125和第二电极135桥接或短路的可能性，而希望保留至少一部分处于第一表面115和第二表面120上面的介电层时，就不要求这样。另外，去掉第二电极135多余的部分还可以包括除去处于第二表面120上的所有材料，也就是处于第二表面120上的第一电极125、介电层130和第二电极135的那些部分。如图1E所示，除掉第二电极135的多余部分后，可能在第一电极125的表面上留下分开的部分137。但第二电极135上的任何这类分隔部分都无关紧要，因为它们会被介电层130与第二电极135分开，因此，不会影响第一电极125的功能。
在图1F中，第一绝缘层150形成为覆盖在第一电极125、介电层130和第二电极135上，并被图形化为将第一电极125的一部分和第二电极135的一部分暴露在外。触点140、142分别用来与第一电极125和第二电极135相连。虽然在图1F中触点140、142都靠近第一表面115形成，但其中的一个或者二两个也都可以与邻近的第二表面120的各个电极相连。第二绝缘层155形成于触点140和第一绝缘层150上面，并被图形化成使触点140的一部分和触点142的一部分暴露在外。触点140的外露部分与第一电位源(如地电位160)相接，而触点142的外露部分则与第二电位源(例如供电电位Vcc165)相接。虽然得到的自对准同轴电容器170适于去耦或功率阻抑应用，但它也可以用在任何电子装置中。
c = 2 * π * ϵ r * ϵ 0 ln ( r 2 r 1 ) * L
电容器170的电容可用下面的公式估算(参见图2)：
式中：εr＝介电常数(8.854×10-12法/米)
      ε0＝介电材料的介电常数
       r2＝从同轴结构中心至第一电极的距离
       r1＝第二电极的半径(r2-r1＝介电层的厚度)
       L ＝以米计量的通路的长度
随着对微处理器功率和频率需求的增加，为去耦和功率阻抑所需的电容也将增大。一个按上述各实施装置制成的电容器，对于这类应用而言，光靠它本身一般尺寸是远远不够的。但是随着微处理器组件的日渐复杂，将要求支持衬底结构中的通路和通孔数增多。举例来说，一个现代微处理器组件可能有12000个以上平均直径(镀后)为150μm、长度为30μm的镀通路，和大约2000个平均直径(镀后)为250μm、长度为880μm的镀通孔。由于每个通路和通孔都与如上所述的供电电位和地电位相接，它们就构成一个平行电容，而且是可以累加的。用于微处理器封装的组合电容可通过控制用作电容器的电介质厚度、介电材料和通路数目而调整为任何所需的值。例如，若采用介电常数约为2 5的氧化钽介电材料，且所有的镀通路和镀通孔的电介质厚度约为0.1μm，在该示例的微处理器封装中则可获得约3μf的组合电容。作为另一个例子，采用介电常数约为500的BST介电材料，且镀通路内电介质厚度约为0.05μm，镀通孔内电介质厚度约为0.30μm，则此示例的微处理器组件可获得约34μf的组合电容。
上面各实施例中描述了在通路以及盲通路中形成电容器，通路在衬底两侧具有开口，盲通路延伸穿过部分衬底。图3A-3F表示形成在盲通路内的同轴通路电容器的实施例。由于以后要在衬底上形成一个覆层，这个盲通路将变成埋入式通路。至于对形成单个层的材料和方法的选择，则大体上与上面对图1A-1F所提出的相同。不同之处将另加说明。
图3A表示一个通路305。通路305至少贯穿衬底300的一层302，但并不穿透衬底300。通路305在衬底300的第二层304处终止，将至少一部分金属或别的导电层306暴露出来。层302可以代表一层以上的衬底300。同样层304也可代表一层以上的衬底300。
通路305有侧壁310，它们由衬底300的层302所确定，而且从衬底300的第一表面315延伸至第二表面320。第一表面315是从侧壁310向外延伸的。第二表面320则从侧壁310向内延伸。通路305是以本领域已知的方法形成的，该方法用于在衬底上形成开口。例如采用激光打孔和机械钻孔的方法。为了描述的方便，假定第二表面320其本上是平的。但是用于形成通路305的方法也可以把第二表面做成非平面的，如凹面或锥面。
在图3B的实施装置中，第一电极325是形成在侧壁310和第二表面320之上。而在另一种实施装置中，第一电极325是形成在侧壁310的上面，但留下第二表面320的一部分露在外面。这种实施装置是通过在叠置层302和304之前，形成第一电极325而获得的。
第一电极325还延伸为覆盖第一表面315的至少一部分。第一电极325一般是作为形成通路305的标准过程的一部分而形成的。在使用通路305时，通常是用第一电极325来把第一表面315上的电路连到与导电层306相接的电路上。此外，或者在另一种情况下，可以用第一电极325通过附加的导电层来把第一表面315上的电路连至处于第一表面315和第二表面320之间的各中间层的电路上。在一个实施例中，第一电极325包含铜(Cu)。
在图3C中，形成了一包含介电材料的介电层330。介电层330是形成为覆盖第一电极325的至少第一部分，所述第一部分处于侧壁310的里面。另外，形成介电层330时要留下一部分通路305不被填充。如图3C所示，介电层330可以延伸为覆盖处于第一表面315一部分之上的第一电极的第二部分上面。下面将会看到，将介电层330延伸到第一电极325的第二部分上面，将对第一电极325与后续的电极分开有利。但至少有一部分第一表面315上的第一电极325仍然未被介电层330所覆盖。在一个实施例中，介电层330可以采用物理气相淀积法来形成，并由荫罩掩模385来确定，正如上面对图1C所作的描述一样。另一种实施装置则利用其它的介电材料，其淀积方法正如上面对介电层130所作的描述一样。
在图3D中，第二电极335是形成在未被介电层330所填充的剩余部分通路305中。在一个实施例中，第二电极335是通过用导电胶填充通路305的剩余部分形成的。在一个实施例中，导电胶是固化的。
另外，可以在电解镀金属(如铜)之前采用无电镀，以在介电层330上面形成一层镀金属作为第二电极335。在这种实施装置中，第二电极335一般为空心结构，它由剩下的未被介电层330填充的通路305剩余部分的结构所确定，而且可以完全将通路305剩余部分填满。在这种实施装置中，任何一部分未被所得到的镀金属层填充的通路305的剩余部分，可以用聚合物通路塞等来填充，这在本领域是已知的。也可以采用其它一些方法(例如许多在描述形成第一电极125时所用的方法)来把导电材料在未被介电层330填充的通路305的剩余部分内形成第二电极335。
在图3E中，根据需要可把第二电极335的多余部分去掉，以将第一电极125与第二电极335分开。在一个实施例中，采用化学-机械平面化(CMP)来从物理上磨蚀掉材料的方法将第二电极335的多余部分去掉。在将第二电极335的多余部分去掉时，可能会将处在第一表面315上面的一部分介电层330去掉。虽然我们希望在第一表面315上仍然有至少一部分介电层330存在，以降低第一电极125与第二电极335之间的桥接或短路的可能性，但也可以不需要这样。如图3E所示，将第二电极335的多余部分去掉后，可能仍会在第一电极325的表面上留下分离的部分337。任何在第二电极上的这类分离部分都无关紧要，因为它们是被介电层330与第二电极335分开的，所以不会影响第一电极325的功能。
在图3F中，有一个绝缘层350形成在第一电极325、介电层330和第二电极335上面，并被图形化以将第一电极325的一部分和第二电极335的一部分暴露在外。两个触点340、342分别形成为可以与第一电极325和第二电极335的外露部分相接，它们都处于第一表面315附近。第二绝缘层355形成在触点340、342和第一绝缘层350上面，并被图形化为可以将触点340的一部分和触点342的一部分暴露在外。触点340的外露部分与第一电位(如地电位360)源相接，而触点342的外露部分与第二电位(如供电电位Vcc365)源相接。虽然如前所述，这样制成的自对准同轴电容器370在结构上适于去耦或功率阻抑，但它也可用于任何电子装置中。
上面已经描述了各种不同的形成于通路中的同轴电容器的实施例。各种实施装置都是自对准的，其中确定第二电极的开口由于淀积第一电极和介电层的特性而基本是处于通路的中心。这种自对准特性使得上述实施装置不同于，用介电材料填充镀通路、然后通过在介电材料中钻孔而将介电材料一部分除去并在该孔中形成第二电极的方法在通路中形成的电容器。所述自对准同轴电容器在很多应用中需要较少的加工步骤，因为它可以用来同时形成成千个电容器，而通过在介电材料中钻孔的方法一般一次只能形成20个左右。自对准同轴电容器可以用较薄的介电层来形成，因而对于给定的直径可以获得更大的电容量。这里所描述的淀积技术还能对介电层的最终厚度作更多的控制，因而在设计集成电路时可以有更大的自由度。由于各种实施装置的第二电极比在介电层中钻出的孔更加在中心，因而可减少工艺过程的变化，从而防止设计公差、改善性能和可靠性。目前激光和机械钻孔的对准精度约为20μm数量级，因而限制了电介质的厚度不小于约20μm。因此，各种实施装置的自对准同轴电容器的电感值的大小可以比在介电材料中钻孔形成的电容器小一至二个数量级。
各种实施装置的同轴电容器适用于去耦和功率阻抑应用。在这些应用中，一般需要大量的电容器(经常是数以千计)并连，以获得所需的电容量。通过将电容器形成在通路中基本上不需要有额外的衬底“不动产”，即表面积。
虽然示出并说明了一些特定的实施方式，但本领域普通技术人员清楚，可以用任何经过计算能达到同样目的的装置来替代所示的特定实施方式。本领域普通技术人员显然可以对于本发明作出许多改变。因而，本申请要覆盖本发明的任何改变和等效方案。显然，本发明只由所附权利要求书及其等效方案限定。

Claims (30)

1、一种电容器，包括：
具有侧壁的通路，所述侧壁由衬底确定并从衬底的第一表面延伸至衬底的第二表面，其中所述第一表面从所述侧壁向外延伸；
完全覆盖所述通路的侧壁以及覆盖所述衬底第一表面的至少一部分的第一电极；
介电层，其被形成为覆盖第一电极的至少第一部分，并使所述通路的剩余部分未被填充，其中第一电极的第一部分位于所述侧壁之内；
形成于所述通路的所述剩余部分内的第二电极，该第二电极完全填满所述通路，使得连接至该第二电极的外部触点在通路的外侧处于邻近所述第一表面的衬底上的一层上，以连接至电子元件，其中第一电极、第二电极和介电层被配置成具有圆柱形结构的自对准同轴电容器。
2、如权利要求1所述的电容器，其特征在于，所述第一电极包括铜，且介电层包括氧化钽。
3、如权利要求1所述的电容器，其特征在于，所述介电层还覆盖位于所述第一表面上的第一电极的第二部分。
4、如权利要求1所述的电容器，还包括：
第一触点，其连接到第一电极和第一电位源；
第二触点，其连接到第二电极和第二电位源。
5、如权利要求1所述的电容器，其特征在于，所述衬底从有机衬底和陶瓷衬底中选择。
6、如权利要求1所述的电容器，其特征在于，所述衬底包括至少一层。
7、如权利要求1所述的电容器，其中所述介电层是淀积的介电层。
8、如权利要求7所述的电容器，其特征在于，所述衬底的所述第二表面从所述侧壁向外延伸。
9、如权利要求7所述的电容器，其特征在于，所述介电层还覆盖位于所述第一表面上的所述第一电极的第二部分。
10、如权利要求1所述的电容器，其中所述第二表面从所述侧壁向外延伸，所述第一电极覆盖在所述衬底的第二表面的至少一部分上；
所述第一电极的所述第一部分从所述第一表面延伸至第二表面。
11、一种形成电容器的方法，包括：
形成完全覆盖通路的侧壁以及覆盖衬底的第一表面的至少一部分的第一电极层，其中所述通路的所述侧壁是由从所述衬底的第一表面延伸到所述衬底的第二表面的一部分衬底确定的，且所述第一表面从所述侧壁向外延伸；
形成介电层，该介电层覆盖在所述第一电极层的至少第一部分上并使所述通路的一部分未被填充，其中所述第一电极层的所述第一部分处于所述侧壁之内；
形成第二电极，其中形成所述第二电极包括在未被介电层填充的那部分通路中形成导电材料，第二电极完全填满所述通路，使得连接至该第二电极的外部触点在通路的外侧处于邻近所述第一表面的衬底上的一层上，以连接至电子元件，其中第一电极、第二电极和介电层被配置成具有大致圆柱形结构的自对准同轴电容器。。
12、如权利要求11所述的方法，其特征在于，形成第一电极层还包括形成一层铜。
13、如权利要求11所述的方法，其特征在于，形成介电层还包括：
形成一层覆盖在所述第一电极层的至少第一部分上的金属，同时使所述通路的一部分未被填充，其中所述第一电极层的第一部分位于所述侧壁之内；
将所述金属层阳极氧化，从而形成介电层。
14、如权利要求11所述的方法，其特征在于，形成介电层还包括：
喷镀一层金属来覆盖所述第一电极层的至少第一部分，同时使所述通路的一部分未被填充，其中所述第一电极层的第一部分处于所述侧壁之内；
将所述金属层在弱酸电解液中阳极氧化，从而形成所述介电层。
15、如权利要求14所述的方法，其特征在于，所述弱酸电解液包括一种有机酸稀释非水溶液。
16、如权利要求15所述的方法，其特征在于，所述有机酸稀释非水溶液是一种按重量计算小于5％的柠檬酸非水溶液。
17、如权利要求11所述的方法，其特征在于，形成第二电极还包括用导电胶来填充未被所述介电层填充的通路部分。
18、如权利要求11所述的方法，其特征在于，形成第二电极还包括去掉多余的材料，以将第一电极与第二电极分开。
19、如权利要求18所述的方法，其特征在于，除去多余材料还包括去掉一部分介电层。
20、如权利要求11所述的方法，其特征在于，
形成第一电极层包括使第一电极层形成为覆盖衬底的第二表面的至少一部分。
21、如权利要求11所述的方法，其特征在于，
形成第一电极层包括使第一电极层形成为覆盖衬底的第二表面，所述第二表面从所述侧壁向外延伸。
22、如权利要求11所述的方法，其特征在于，
形成第一电极层包括使第一电极层形成为覆盖衬底的第二表面的至少一部分，所述第二表面从所述侧壁向内延伸。
23、如权利要求22所述的方法，还包括：
形成第一触点，它被连接到所述第一电极；
形成第二触点，它被连接到所述第二电极。
24、如权利要求11所述的方法，其特征在于，
形成第一电极层包括形成覆盖在通路的侧壁以及衬底的第一表面的至少一部分上的第一金属籽层，并将一层第二金属电解电镀到所述第一金属籽层上，从而形成第一电极；
形成介电层包括淀积一层覆盖在所述第一电极的至少第一部分上的第三金属，同时使一部分通路未被填充，其中所述第一电极的所述第一部分处在所述侧壁之内，并将第三金属层阳极氧化，以形成介电层；以及
形成第二电极包括用一种导电胶填充未被所述第三金属层填充的通路部分，从而形成第二电极；
去掉多余的导电胶，以将所述第二电极与第一电极分开。
25、如权利要求24所述的方法，其特征在于，所述第一金属籽层和所述第一电极还覆盖在所述衬底的第二表面的至少一部分上。
26、如权利要求25所述的方法，其特征在于，所述衬底的第二表面从所述侧壁向外延伸。
27、如权利要求24所述的方法，其特征在于，
形成第一金属籽层包括形成铜籽层；
将第二金属层电解电镀到第一金属籽层上包括将一层铜电解电镀到所述铜籽层上；
淀积第三金属层包括淀积一层钽；
将第三金属层阳极氧化包括将所述钽层阳极氧化，从而形成氧化钽介电层。
28、一种操作电子器件的方法，包括：
将多个具有如权利要求1所述构造的电容器中每个的第一电极连接到第一电位；
将所述多个电容器中每个的第二电极连接到第二电位；
其中所述多个电容器中每个形成于支撑电子器件的衬底的多个通路中的一个内，且与所述多个通路成一一对应关系。
29、一种电子器件，包括：
第一电位源；
第二电位源；
包括权利要求1所述电容器的至少一个电容器，其中所述电容器包括：
第一触点，它连接到所述第一电极和所述第一电位源；
第二触点，它连接到所述第二电极和所述第二电位源。
30.如权利要求29所述的电子器件，包括：
所述第一电极覆盖在所述衬底的第二表面的至少一部分上。
CNB008192359A 1999-12-29 2000-12-07 自对准同轴通路电容器 Expired - Fee Related CN1284428C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/474,186 1999-12-29
US09/474,186 US6565730B2 (en) 1999-12-29 1999-12-29 Self-aligned coaxial via capacitors

Publications (2)

Publication Number Publication Date
CN1437838A CN1437838A (zh) 2003-08-20
CN1284428C true CN1284428C (zh) 2006-11-08

Family

ID=23882528

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008192359A Expired - Fee Related CN1284428C (zh) 1999-12-29 2000-12-07 自对准同轴通路电容器

Country Status (9)

Country Link
US (2) US6565730B2 (zh)
EP (1) EP1243167B1 (zh)
JP (1) JP2003522405A (zh)
KR (2) KR100490812B1 (zh)
CN (1) CN1284428C (zh)
AU (1) AU2068401A (zh)
HK (1) HK1048046A1 (zh)
MY (1) MY129510A (zh)
WO (1) WO2001050823A1 (zh)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6700748B1 (en) * 2000-04-28 2004-03-02 International Business Machines Corporation Methods for creating ground paths for ILS
JP2002026515A (ja) * 2000-07-07 2002-01-25 Toshiba Corp プリント配線板およびその製造方法
JP4256575B2 (ja) * 2000-08-15 2009-04-22 パナソニック株式会社 バイアホールを備えた高周波受動回路および高周波増幅器
US6613641B1 (en) * 2001-01-17 2003-09-02 International Business Machines Corporation Production of metal insulator metal (MIM) structures using anodizing process
US6737740B2 (en) * 2001-02-08 2004-05-18 Micron Technology, Inc. High performance silicon contact for flip chip
JP2003124593A (ja) * 2001-10-15 2003-04-25 Interconnection Technologies Kk 接続部品
TW569313B (en) * 2002-11-28 2004-01-01 Univ Nat Chiao Tung Method for improving properties of high k materials by CF4 plasma pre-treatment
KR100499006B1 (ko) * 2002-12-30 2005-07-01 삼성전기주식회사 도금 인입선이 없는 패키지 기판의 제조 방법
GB0316934D0 (en) * 2003-07-19 2003-08-27 Xaar Technology Ltd Method of manufacturing a component for droplet deposition apparatus
US7345350B2 (en) 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
US7101792B2 (en) * 2003-10-09 2006-09-05 Micron Technology, Inc. Methods of plating via interconnects
US7316063B2 (en) * 2004-01-12 2008-01-08 Micron Technology, Inc. Methods of fabricating substrates including at least one conductive via
US7102204B2 (en) * 2004-06-29 2006-09-05 International Business Machines Corporation Integrated SOI fingered decoupling capacitor
JP2006019455A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
KR100645643B1 (ko) * 2004-07-14 2006-11-15 삼성전기주식회사 수동소자칩 내장형의 인쇄회로기판의 제조방법
US7538032B2 (en) * 2005-06-23 2009-05-26 Teledyne Scientific & Imaging, Llc Low temperature method for fabricating high-aspect ratio vias and devices fabricated by said method
KR100716810B1 (ko) * 2005-03-18 2007-05-09 삼성전기주식회사 블라인드 비아홀을 구비한 커패시터 내장형 인쇄회로기판및 그 제조 방법
US20060220167A1 (en) * 2005-03-31 2006-10-05 Intel Corporation IC package with prefabricated film capacitor
JP2007005431A (ja) * 2005-06-22 2007-01-11 Shinko Electric Ind Co Ltd コンデンサ埋め込み基板およびその製造方法
US20060289976A1 (en) * 2005-06-23 2006-12-28 Intel Corporation Pre-patterned thin film capacitor and method for embedding same in a package substrate
JP2007027451A (ja) * 2005-07-19 2007-02-01 Shinko Electric Ind Co Ltd 回路基板及びその製造方法
US7521705B2 (en) 2005-08-15 2009-04-21 Micron Technology, Inc. Reproducible resistance variable insulating memory devices having a shaped bottom electrode
WO2007046173A1 (ja) * 2005-10-18 2007-04-26 Murata Manufacturing Co., Ltd. 薄膜キャパシタ
US7444727B2 (en) * 2006-03-10 2008-11-04 Motorola, Inc. Method for forming multi-layer embedded capacitors on a printed circuit board
KR100757908B1 (ko) * 2006-03-27 2007-09-11 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조방법
US7989915B2 (en) * 2006-07-11 2011-08-02 Teledyne Licensing, Llc Vertical electrical device
US20080053688A1 (en) * 2006-09-01 2008-03-06 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
US7829462B2 (en) 2007-05-03 2010-11-09 Teledyne Licensing, Llc Through-wafer vias
US7764498B2 (en) * 2007-09-24 2010-07-27 Sixis, Inc. Comb-shaped power bus bar assembly structure having integrated capacitors
US7709966B2 (en) * 2007-09-25 2010-05-04 Sixis, Inc. Large substrate structural vias
US20090200682A1 (en) * 2008-02-08 2009-08-13 Broadcom Corporation Via in via circuit board structure
US20090267183A1 (en) * 2008-04-28 2009-10-29 Research Triangle Institute Through-substrate power-conducting via with embedded capacitance
US20100001378A1 (en) * 2008-07-01 2010-01-07 Teledyne Scientific & Imaging, Llc Through-substrate vias and method of fabricating same
US8187972B2 (en) 2008-07-01 2012-05-29 Teledyne Scientific & Imaging, Llc Through-substrate vias with polymer fill and method of fabricating same
US8088667B2 (en) * 2008-11-05 2012-01-03 Teledyne Scientific & Imaging, Llc Method of fabricating vertical capacitors in through-substrate vias
US7906404B2 (en) * 2008-11-21 2011-03-15 Teledyne Scientific & Imaging, Llc Power distribution for CMOS circuits using in-substrate decoupling capacitors and back side metal layers
US9425192B2 (en) * 2008-12-11 2016-08-23 Altera Corporation Integrated circuit decoupling capacitors
US8129834B2 (en) * 2009-01-26 2012-03-06 Research Triangle Institute Integral metal structure with conductive post portions
US8294240B2 (en) 2009-06-08 2012-10-23 Qualcomm Incorporated Through silicon via with embedded decoupling capacitor
JP5287644B2 (ja) * 2009-09-30 2013-09-11 Ｔｄｋ株式会社 薄膜コンデンサ
US8558345B2 (en) * 2009-11-09 2013-10-15 International Business Machines Corporation Integrated decoupling capacitor employing conductive through-substrate vias
TWI405317B (zh) * 2010-03-04 2013-08-11 Unimicron Technology Corp 封裝基板及其製法
US8405135B2 (en) 2010-10-05 2013-03-26 International Business Machines Corporation 3D via capacitor with a floating conductive plate for improved reliability
US8722505B2 (en) * 2010-11-02 2014-05-13 National Semiconductor Corporation Semiconductor capacitor with large area plates and a small footprint that is formed with shadow masks and only two lithography steps
US8502340B2 (en) * 2010-12-09 2013-08-06 Tessera, Inc. High density three-dimensional integrated capacitors
US8742541B2 (en) 2010-12-09 2014-06-03 Tessera, Inc. High density three-dimensional integrated capacitors
JP5275401B2 (ja) * 2011-04-18 2013-08-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US8624312B2 (en) 2011-04-28 2014-01-07 Freescale Semiconductor, Inc. Semiconductor device structure as a capacitor
US8318577B2 (en) 2011-04-28 2012-11-27 Freescale Semiconductor, Inc. Method of making a semiconductor device as a capacitor
JP5938918B2 (ja) * 2012-01-24 2016-06-22 株式会社デンソー 配線基板を有する半導体装置
KR101225193B1 (ko) * 2012-05-29 2013-01-22 전자부품연구원 반도체 패키지 및 이의 제조 방법
US9406587B2 (en) 2012-06-26 2016-08-02 Intel Corporation Substrate conductor structure and method
US9123780B2 (en) * 2012-12-19 2015-09-01 Invensas Corporation Method and structures for heat dissipating interposers
TWI488286B (zh) * 2012-12-25 2015-06-11 Univ Nat Chiao Tung 整合被動元件之半導體裝置
US9337261B2 (en) 2013-04-10 2016-05-10 GlobalFoundries, Inc. Method of forming microelectronic or micromechanical structures
JP2015029027A (ja) * 2013-07-31 2015-02-12 イビデン株式会社 プリント配線板
CN203721710U (zh) * 2013-11-06 2014-07-16 上海蓝沛新材料科技股份有限公司 一种智能卡模块
US9496326B1 (en) 2015-10-16 2016-11-15 International Business Machines Corporation High-density integrated circuit via capacitor
US20220240375A1 (en) * 2021-01-28 2022-07-28 Unimicron Technology Corp. Co-axial via structure and manufacturing method of the same
US11792918B2 (en) 2021-01-28 2023-10-17 Unimicron Technology Corp. Co-axial via structure
CN117276274A (zh) * 2023-11-10 2023-12-22 荣耀终端有限公司 半导体器件及电路板

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3191098A (en) 1960-05-26 1965-06-22 Lockheed Aircraft Corp Structurally integrated capacitor assembly
US4453199A (en) * 1983-06-17 1984-06-05 Avx Corporation Low cost thin film capacitor
DE3426278C2 (de) 1984-07-17 1987-02-26 Schroff Gmbh, 7541 Straubenhardt Leiterplatte
JPH01216591A (ja) 1988-02-25 1989-08-30 Canon Inc プリント基板
EP0416926A3 (en) * 1989-09-06 1991-08-28 Matsushita Electric Industrial Co., Ltd. Method for manufacturing a solid electrolytic capacitor
JPH03252193A (ja) 1990-03-01 1991-11-11 Matsushita Electric Ind Co Ltd 配線基板
US5219787A (en) * 1990-07-23 1993-06-15 Microelectronics And Computer Technology Corporation Trenching techniques for forming channels, vias and components in substrates
US5120572A (en) * 1990-10-30 1992-06-09 Microelectronics And Computer Technology Corporation Method of fabricating electrical components in high density substrates
US5973910A (en) 1991-12-31 1999-10-26 Intel Corporation Decoupling capacitor in an integrated circuit
US5472900A (en) 1991-12-31 1995-12-05 Intel Corporation Capacitor fabricated on a substrate containing electronic circuitry
US5509200A (en) * 1994-11-21 1996-04-23 International Business Machines Corporation Method of making laminar stackable circuit board structure
US5745333A (en) * 1994-11-21 1998-04-28 International Business Machines Corporation Laminar stackable circuit board structure with capacitor
US5765279A (en) * 1995-05-22 1998-06-16 Fujitsu Limited Methods of manufacturing power supply distribution structures for multichip modules
US5872697A (en) 1996-02-13 1999-02-16 International Business Machines Corporation Integrated circuit having integral decoupling capacitor
US5745334A (en) 1996-03-25 1998-04-28 International Business Machines Corporation Capacitor formed within printed circuit board
JPH10163632A (ja) 1996-11-26 1998-06-19 Sony Corp プリント配線板及びその製造方法
US5872696A (en) * 1997-04-09 1999-02-16 Fujitsu Limited Sputtered and anodized capacitors capable of withstanding exposure to high temperatures
DE19826189C2 (de) 1998-06-04 2000-11-02 Deutsche Telekom Ag Integrierter Kondensator für Schichtschaltungen und Verfahren zu dessen Herstellung
US6358790B1 (en) * 1999-01-13 2002-03-19 Agere Systems Guardian Corp. Method of making a capacitor
US6323537B1 (en) * 1999-01-13 2001-11-27 Agere Systems Guardian Corp. Capacitor for an integrated circuit

Also Published As

Publication number Publication date
MY129510A (en) 2007-04-30
US20020134685A1 (en) 2002-09-26
HK1048046A1 (zh) 2003-03-14
CN1437838A (zh) 2003-08-20
US20030168342A1 (en) 2003-09-11
KR100490812B1 (ko) 2005-05-24
US6565730B2 (en) 2003-05-20
AU2068401A (en) 2001-07-16
KR20020071002A (ko) 2002-09-11
JP2003522405A (ja) 2003-07-22
EP1243167B1 (en) 2013-04-10
KR100560570B1 (ko) 2006-03-14
EP1243167A1 (en) 2002-09-25
WO2001050823A1 (en) 2001-07-12
KR20050019000A (ko) 2005-02-28
US6963483B2 (en) 2005-11-08

Similar Documents

Publication Publication Date Title
CN1284428C (zh) 自对准同轴通路电容器
US6452776B1 (en) Capacitor with defect isolation and bypass
US6573584B1 (en) Thin film electronic device and circuit board mounting the same
US7536780B2 (en) Method of manufacturing wiring substrate to which semiconductor chip is mounted
US6446317B1 (en) Hybrid capacitor and method of fabrication therefor
US6370012B1 (en) Capacitor laminate for use in printed circuit board and as an interconnector
US8304915B2 (en) Semiconductor device and method for manufacturing the same
US6477034B1 (en) Interposer substrate with low inductance capacitive paths
US7894178B2 (en) Through hole capacitor and method of manufacturing the same
US20230260697A1 (en) Thin film capacitor, its manufacturing method, and electronic circuit substrate having the thin film capacitor
EP2136399A1 (en) Interposer
US7561410B1 (en) Hybrid capacitor
US8405953B2 (en) Capacitor-embedded substrate and method of manufacturing the same
US7352060B2 (en) Multilayer wiring substrate for providing a capacitor structure inside a multilayer wiring substrate
US7460359B2 (en) Thin multi-terminal capacitor and method of manufacturing the same
JP5333435B2 (ja) 貫通電極付きキャパシタおよびその製造方法、並びに半導体装置
US7294905B2 (en) Thin film capacitor and electronic circuit component
US20040075127A1 (en) Thin-film capacitor device, mounting module for the same, and method for fabricating the same
CN102693975A (zh) 复合型电容
KR20220007398A (ko) 고체 전해 캐패시터
US11887889B2 (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061108

Termination date: 20151207

EXPY Termination of patent right or utility model