CN1278488C - 半导体集成电路的复原装置及其复原方法 - Google Patents

Abstract

在成为电源切断对象的电路块(110)中，在两系统的电源线(141、143)上，在电源端子(140、142)的附近分别配置电压检测电路(130、134)，在距离所述电源端子(140、142)远的规定位置分别配置电压检测电路(132、136)。这些电压检测电路只由MOS晶体管构成。当从电源供给电路150再投入电源时，在所述全部各电压检测电路中，检测到电源电压达到设定电位后，复原信号发生电路(160)解除向电路块(110)的复原信号的输入。所以，当电源电压成为设定电压后，就解除了复原状态，因此可以正常地进行半导体电路的初始化，由此，提供可以适当地发生通电复原信号的半导体集成电路。

Description

半导体集成电路的复原装置及其复原方法

技术领域

本发明涉及由多个电路模块构成的LSI或由多个LSI构成的系统的低消耗电源化。

背景技术

近年，伴随LSI相关技术的进步，将实现高度数字信号处理的多个LSI内置到便携式机器中。以手持电话为代表的这些便携机器由于是电池驱动，以延长其动作时间为目的，通过将处于非动作状态的LSI的电源切断，而降低内置机器的电能消耗的方法被广泛采用。这样地切断电源后再使该LSI进入动作状态时，就必须对该LSI进行适当的初始化(复原)，特别称通电时的复原为通电复原。

为了适当地产生关于这个通电复原的信号，以往周知的是将CR时间常数电路与反相器组合。以下，参照图12对以往的技术进行说明。图12所示的电路的构成是：当由电阻1201和电容1202构成的CR时间常数电路的电位1203超过由P型MOS晶体管1215和N型模式晶体管1217构成的反相器1210的阈值电位时，从该反相器1210发生通电复原信号1220。

而且，图12所示的构成以外，比如在特开平10-207580号公报中，作为通电复原电路，提出了具备由电阻构成的分压电路、比较器、恒流源或由电容等构成的时间常数电路以及反相器等的方案。

但是，所述以往的电路构成，由于都是由电阻元件或电容元件构成的，在半导体电路的制造过程中容易产生特性误差。因此，在图12所示的以往的电路构成中，存在以下问题，即，复原信号的有效时间对每个产品都变动，应该复原的LSI或者电路块(以下在本说明书全部称为‘电路块’来表示)的电源电位在还没有上升到适当的值之前就被解除了复原。

而且，上述公报中提出的方案的构成，由于其构造复杂，存在难以在LSI中内置的问题。

发明内容

本发明鉴于以上的问题点，其目的在于提供：在应该被复原的电路块的电源电位上升到设定电位以后，再开始发生通电复原信号，因而可以适当地初始化再投入电源的电路块的半导体集成电路。

为了达成所述目的，在本发明中，电源线的电位着眼于在其电源线各位置上的不同点，并在多个位置上检测其电源线的电位，将这些电位检测结果综合起来并使之发生通电复原信号。

即，本发明的半导体集成电路的复原装置，其特征在于，具备：持有至少一个系统电源线，从该电源线向内部具有的多个半导体元件供给电源的电路块；在所述电源线的规定位置上连接所述电源线，并且当该电源线的所述规定位置的电位为设定电位时，输出规定电位的电压检测信号的多个电压检测机构；依照从外部输入的电源控制信号，向所述电路块供给或者切断电源的第一电源供给机构；输入所述多个电压检测机构的电压检测信号，当这些电压检测信号的全部不是所述规定电位时，向所述电路块输出复原信号，另一方面，当所述电压检测信号的全部都成为所述规定电位后，解除向所述电路块输出的所述复原信号的复原信号发生机构；向所述复原信号发生机构供给电源的第二电源供给机构。

本发明，在所述半导体集成电路的复原装置中，其特征在于：所述多个电压检测机构包含距离所述电源线的电源供给始端最远的规定位置上连接所述电源线的电压检测机构。

本发明，在所述半导体集成电路的复原装置中，其特征在于：所述各电压检测机构由P型MOS晶体管与N型MOS晶体管构成，在所述P型MOS晶体管的漏极连接所述电源线，所述P型MOS晶体管的栅极与所述N型MOS晶体管的源极以及栅极接地，所述P型MOS晶体管的源极连接所述N型MOS晶体管的漏极，并将该连接点的电位作为检测信号输出。

本发明，在所述半导体集成电路的复原装置中，所述复原信号发生机构，具备：输入所述各电压检测机构的电压检测信号，并检测所述电压检测信号的全部为所述规定电位的逻辑门；将所述逻辑门的输出延迟规定时间的延迟元件，其特征在于：将所述延迟元件的输出作为所述复原信号输出到所述电路块。

本发明，在所述半导体集成电路的复原装置中，所述复原信号发生机构，具备：输入所述各电压检测机构的电压检测信号，并检测所述电压检测信号的全部为所述规定电位的逻辑门；由外部输入的的时钟信号将所述逻辑门的输出依次进行延迟的多级的触发电路，其特征在于：将所述最终段的触发电路的输出作为所述复原信号输出到所述电路块。

本发明，在所述半导体集成电路的复原装置中，其特征在于：将所述第一电源供给机构与第二电源供给机构集成在同一半导体基板上。

本发明，在所述半导体集成电路的复原装置中，其特征在于：将所述电路块与所述复原信号发生机构集成在同一半导体基板上。

本发明，在所述半导体集成电路中，其特征在于：将所述电路块、所述复原信号发生机构、所述第一电源供给机构、以及所述第二电源供给机构集成在同一半导体基板上。

本发明的半导体集成电路的复原方法，是持有至少一个系统电源线，并将具备从这个电源线向内部具有的多个半导体元件供给电源的电路块的半导体集成电路的所述电路块复原为初始状态的半导体集成电路的复原方法，其特征在于：在所述电源线的所述多个位置检测电源电位，检出所述电源线的所述多个位置的电源电位是否全部成为设定电位，当所述检出的结果为真时，解除向所述电路块输出的复原信号，电源控制信号提供无效信号或电压电位信号，从而对第一电源供给机构进行控制，从第一电源供给机构输出的电源信号输入到各个电压检测电路中，另外，第二电源供给机构对复原信号发生机构进行供电，所有的电压检测电路中输出的检测信号在该复原信号发生机构中进行运算，当所有的检测信号为高电平时，解除由复原信号发生机构发出的复原信号；当任意一个检测信号为低电平时，输出复原信号。

本发明，在所述半导体集成电路的复原方法中，其特征在于：具备由P型MOS晶体管和N型MOS晶体管构成的反相器，采用将所述电源线连接于所述P型MOS晶体管的漏极的电位检测电路来检测所述电源线的电位。

由以上所述，在本发明中，在电路块的内部，虽然距离电源线的电源供给始端越远，电源电位越低，但是由于在其电源线的多个位置上检测电源电位，在该电源电位成为设定电位的时刻以后，可以解除半导体集成电路的复原，因此可以正常地进行半导体集成电路的初始化，然后开始半导体集成电路的动作。

尤其，在本发明中，没有使用电阻元件或电容元件，而由只采用MOS晶体管的电位检测机构发生通电复原信号，因此在制造工艺上不容易受特性误差的影响，可以在所希望的规定时期确实地发生通电复位信号。

附图说明

图1是表示本发明的实施方式1的半导体集成电路的全体构成图。

图2是表示该半导体集成电路具备的电压检测电路的内部构成图。

图3是表示电源再投入时电源电压的上升与电压检测信号的上升的关系图。

图4是表示该半导体集成电路上具备的复原信号发生电路的内部构成图。

图5是在该半导体集成电路中，多个电压检测信号的上升与复原信号的解除的关系的图。

图6是本发明的实施方式2的半导体集成电路具备的复原信号发生电路的内部构成图。

图7是在该半导体集成电路中，多个电压检测信号的上升与复原信号解除的关系的图。

图8是表示本发明的实施方式3的半导体集成电路的全体构成图。

图9是表示该半导体集成电路具备的复原信号发生电路的内部构成图。

图10是表示该复原信号发生电路的动作的定时图。

图11是表示本发明的实施方式4的半导体集成电路的全体构成图。

图12是表示以往的通电复原信号的发生电路的构成图。

具体实施方式

以下参照附图说明本发明的实施方式。

(实施方式1)

图1～图5表示本发明的实施方式1的半导体集成电路。

在图1中，110是电路块，150是向所述电路块110供给电源或者切断其供给的第一电源供给电路(第一电源供给机构)，接收电源控制信号155，该电源控制信号155变成有效后，停止向所述电路块110的电源供给，而试图降低电路块110的电能消耗。

而且，160是复原信号发生电路(复原信号发生机构)，它是输入从所述电路块110输出的后述的电压检测信号131、133、135、137，并根据这些电压检测信号向电路块110发出复原信号162的机构。170是向所述复原信号发生电路160供给电源或者切断其供给的第二电源供给电路(第二电源供给机构)。

所述电路块110具有两个电源端子140、142，连接于所述第一电源供给电路150上的电源线152连接到这两个端子上。通过所述电源端子140、142供给的电源，经过一个系统的电源线141向由内置于电路块110中的MOS晶体管构成的多个逻辑门(半导体元件)120、122、124供给电源，而经过与所述电源线141的系统不同的另一系统的电源线143，向同样的逻辑门(半导体元件)126供给电源。另外，内置在电路块110中的逻辑门的数，在图1中是4个，而实际上是很多个，通常是内置数千～数万个逻辑门。

进而，在电路块110内部的电源线141、143上，在各个电源端子140、142的位置附近、即电源的供给始端附近的位置，以及在处于从所述电源供给始端距离最远的位置的逻辑门124、126的更后方的位置上，配置电压检测电路130、132、134、136，在该各位置上将所述四个电压检测电路130、132、134、136连接到电源线141、143。在该图中，在一方的电源线141上连接两个电压检测电路130、132，而在另一方的电源线143上连接另外两个电压检测电路134、136。所述各电压检测电路130、132、134、136分别检测其连接位置上的电源线141、143的电源电位，当该电源电位高于设定电位时，输出H电平(规定电平)的电压检测信号131、133、135、137。另外，内置于电路块110中的电压检测电路130、132、134、136的个数在各电源线141、143上各有两个合计为四个，但是本发明不限于此，只要其个数足够检测电源线141、143的电源电位的上升就可以。

所述电路块110还具备复原端子145，向这个复原端子145输入从所述复原信号发生电路160来的复原信号162。电路块110，当该输入的复原信号162的电位为Low电平时，虽然图中未示，但是内部的状态全部初始化。

所述电压检测电路130、132、134、136彼此的构成相同。以电压检测电路130为例，根据图2对其内部构成进行说明。图2的电压检测电路130具有连接P型MOS晶体管130a与N型MOS晶体管130b的反相器135。所述电源线141连接到P型MOS晶体管130a的漏极。P型MOS晶体管130a的栅极和N型MOS晶体管130b的栅极以及源极全都连接到接地电平(地电平)。所述P型MOS晶体管130a的源极和N型MOS晶体管130b的漏极连接，该连接点的电位作为电压检测信号131的输出。当从所述电源线141供给的电源电位增高，并成为P型MOS晶体管130a开始动作的电位时，作为P型晶体管130a的源极电位的电压检测信号131，如图3所示地输出高电平。此时，电源线141的电源电位在该图的时刻310中达到设定电位(以下为Vdd)后，电压检测信号131达到高电平(Vdd电平)。即，在电压检测信号131成为高电平之前，电源线141已经成为设定电位Vdd。

所述复原信号发生电路160由图4所示的电路构成。即，具有与门400，由第二电源供给电路170通过电源线172经常地向该与门400供给电源，将配置于电路块110内的所述四个电压检测电路130、132、134、136来的电压检测信号131、133、135、137进行输入，检测这四个电压检测信号的全体是否都成为高电平，即电源线141、143上的所述各电压检测电路130、132、134、136的连接位置上的电源电位是否全都成为设定电位Vdd，当这些电压检测信号至少一个为低电平(接地电平)时，输出复原信号(低电平)162，当四个电压检测信号全部成为高电平(Vdd电平)，检测结果为真时，将与门400的输出作为高电平(Vdd电平)，并解除所述复原信号(低电平)的输出。

以下，说明将通过电源线152供给所述电路块110的电源断开，然后再接通的情况下的动作。

当从外部输入的电源控制信号155为有效时，第一电源供给电路150将高电平(Vdd电位)输出到电源线152。当没有必要让电路块110再动作时，将电源控制信号155置成无效。于是向电源线152上输出低电平(接地电平，即零伏)的电位。由于电路块110没有了从电源端子140、141来的电源供给，停止所有的动作。此时，电路块110上消耗的电能，即，构成内置于电路块110的逻辑门120、122、124、126的MOS晶体管消耗的电能为零。此时，四个电压检测电路130、132、134、136输出的电压检测信号131、133、135、137，如图3所示，为低电平。所以，复原信号发生电路160输出低电平的复原信号162。电路块110通过复原端子145输入从所述复原信号发生电路160来的复原信号162，由于输入到该复原端子145的电位为低电平，因此电路块110的内部处于复原状态。

在这样的状态中，当再次开始电路块110的动作时，首先将电压控制信号155置成有效。第一电源供给电路150开始向电源线152输出高电平(Vdd电平)，电路块110通过电源端子140、142开始从电源线141、143向内置的逻辑门120、122、124、126供给电源。此时，电源线141、143，由于连接的逻辑门120…的电容或电源线141、143自身的布线电容，在不同部位上升到设定电位Vdd为止的时间会有差异。图5列示的是电压检测信号137的变化最慢的情况的状态。复原信号发生电路160，在图5所示的时刻500，所有的电压检测信号131、133、135、137都成为高电平，因此与门400的输出成为高电平，开始解除低电平的复原信号162的输出。此时，电路块110内的电源线141、143，如图3说明的那样，在包括距离电源端子140、142最远的位置的所有位置，已经处于设定电位Vdd，电路块110内的所有的逻辑门120、122、124、126都完成了动作的准备工作。然后，电路块110通过解除所述复原信号(低电平)162，解除其复原状态，并再次开始动作。

这样，电路块110在其内部电源线141、143的所有位置上电源电位成为设定电位Vdd以后，解除复原状态，因此进行正常的初始化，并再次开始其动作。

(实施方式2)

其次，参照图6以及图7对本发明的实施方式2的半导体集成电路进行说明。另外，由于其整体构成与图1相同，因此省略说明。

本实施方式与实施方式1的不同点在于，将图1所示的复原信号发生电路160的构成变更成图6所示的复原信号发生电路160’的电路构成。即，在图6的复原信号发生电路160’中，与门(逻辑门)600检测输入的四个电压检测信号131、133、135、137的全部成为高电平(Vdd电位)，在该检测时，使其输出电位由低电平转向高电平移行，解除复原信号(低电平)602的输出。所述高电平输出信号602输入到将三个缓冲器连接成级联状的延迟元件610，由该延迟电路610延迟规定的时间以后，输出到所述电路块110。

所以，从图7所示的时刻图可以看出，电路块110内的电源线141、143的所有位置上，电源电位成为设定电位Vdd的时刻500后，再经过延迟电路610的延迟时间的时刻700的时间点，解除复原信号(低电平)162(变成高电平)，因此可以比实施方式1更可靠地对电路块110进行初始化。

另外，本实施方式中，用三个缓冲器构成复原信号发生电路160’内的延迟元件610，但是这个缓冲器的个数只要可以将复原信号延迟适当的时间，可以是任意的个数。

(实施方式3)

接着，参照附图8～10对本发明的实施方式3的半导体集成电路进行说明。

本实施方式与实施方式1的不同点在于：从外部向复原信号发生电路160”输入时钟信号864，并且将该复原信号发生电路160”的构成作成为图9所示的内部构成。

即，图9所示的复原信号发生电路160”，具有与门(逻辑门)900和三级触发电路910、920、930和另一个与门940。所述与门900，检测输入的四个电压检测信号131、133、135、137的全部成为高电平(Vdd电位)，并在检测时输出高电平信号902。高电平信号902解除三级触发电路910、920、930的复原状态。在所述各触发电路910、920、930上输入时钟信号864。

第一级触发电路910在时钟信号864的上升时刻保持所述与门900来的高电平信号902，并输出到后级的触发器电路920。第二级触发器电路930在下一个时钟信号864周期的上升时刻保持第一级触发电路910的输出，并向第三级触发电路930输出。同样地，第三级(最后级)的触发电路930，又在下一个时钟信号864的下一个上升时刻保持第二级触发电路920的输出。另一与门940输入三级触发电路910、920、930的各个输出与来自所述与门900的高电平信号902，取得他们的逻辑与，输出复原信号162。

所以，在本实施方式中，如图10所示，从与门900来的信号902在时刻1000成为高电平(即在电路块110上的内部电源线成为Vdd电位)以后，由各触发电路910、920、930在时钟信号864的每一个周期，将该高电平信号902依次延迟到时刻1010、时刻1020以及时刻1030并保持，经过时钟信号864的三个周期，复原信号162成为高电平后，在这个时间点才开始解除电路块110的复原状态，因此，作为电路块110的复原端子145的规格，即使在经过规定的时间后，才解除复原的情况，也可以发生适当的复原信号。

(实施方式4)

其次，参照图11对本发明的实施方式4的半导体集成电路进行说明。

在本实施方式中，将电路块110与复原信号发生电路160形成集成在一个半导体基板上，作成一个芯片的LSI1100。由此，对于电路块110的通电复原，完全没有必要从LSI1100的外部进行控制。所以，通常从第二电源供给电路170向电源线172供给电源，对于连接于第一电源供给电路150的电源线152，只要当使电路块110动作之时，从电源线152供给电源就可以，因此可以容易地构筑包含LSI1100的系统。

本实施方式中，对将电路块110与复原信号发生电路160集成在一个芯片的LSI1100的情况进行说明，另外，也可以将第一以及第二电源供给电路150、170内置到一个芯片的LSI1100中。由此，可以减少构成系统的部件数。

另外，所述实施方式1～实施方式4中，说明了电路块110具有两个系统的电源线141、143的情况，当然也可以是一个系统或者三个系统以上。而且，第一以及第二电源供给电路150、170分别作为电路块110专用、复原信号发生电路160专用，当然，也可以作为这两个电路110、160公用一个电源供给电路。此时，在公用的一个电源供给电路上，也可以具有这样的构成，即经过电源线152控制向电路块110供给电源或者切断其供给。

Claims (10)

1.一种半导体集成电路的复原装置，其特征在于，具备：

持有至少一个系统的电源线，从该电源线向内部具有的多个半导体元件供给电源的电路块；

在所述电源线的规定位置上连接所述电源线，并且当该电源线的所述规定位置的电位为设定电位时，输出规定电位的电压检测信号的多个电压检测机构；

依照从外部输入的电源控制信号，向所述电路块供给或者切断电源的第一电源供给机构；

输入所述多个电压检测机构的电压检测信号，当这些电压检测信号的全部不是所述规定电位时，向所述电路块输出复原信号，另一方面，当所述电压检测信号的全部都成为所述规定电位后，解除向所述电路块输出的所述复原信号的复原信号发生机构；

向所述复原信号发生机构供给电源的第二电源供给机构。

2.如权利要求1所述的半导体集成电路的复原装置，其特征在于，

所述多个电压检测机构包含距离所述电源线的电源供给始端最远的规定位置上连接所述电源线的电压检测机构。

3.如权利要求1所述的半导体集成电路的复原装置，其特征在于，

所述各电压检测机构由P型MOS晶体管与N型MOS晶体管构成，

在所述P型MOS晶体管的漏极连接所述电源线，

所述P型MOS晶体管的栅极与所述N型MOS晶体管的源极以及栅极接地，

所述P型MOS晶体管的源极连接所述N型MOS晶体管的漏极，并将该连接点的电位作为电压检测信号输出。

4.如权利要求1所述的半导体集成电路的复原装置，其特征在于，所述复原信号发生机构，具备：

输入所述各电压检测机构的电压检测信号，并检测所述电压检测信号的全部为所述规定电位的逻辑门；

将所述逻辑门的输出延迟规定时间的延迟元件，

将所述延迟元件的输出作为所述复原信号输出到所述电路块。

5.如权利要求1所述的半导体集成电路的复原装置，其特征在于，

所述复原信号发生机构，具备：

输入所述各电压检测机构的电压检测信号，并检测所述电压检测信号的全部为所述规定电位的逻辑门；

由外部输入的时钟信号将所述逻辑门的输出依次进行延迟的多级触发电路，

将所述最终级的触发电路的输出作为所述复原信号输出到所述电路块。

6.如权利要求1所述的半导体集成电路的复原装置，其特征在于，

将所述第一电源供给机构与第二电源供给机构集成在同一半导体基板上。

7.如权利要求1所述的半导体集成电路的复原装置，其特征在于，

将所述电路块与所述复原信号发生机构集成在同一半导体基板上。

8.如权利要求1所述的半导体集成电路的复原装置，其特征在于，

将所述电路块、所述复原信号发生机构、所述第一电源供给机构、以及所述第二电源供给机构集成在同一半导体基板上。

9.一种半导体集成电路的复原方法，是持有至少一个系统电源线，并将具备从这个电源线向内部具有的多个半导体元件供给电源的电路块的半导体集成电路的所述电路块复原为初始状态的半导体集成电路的复原方法，

其特征在于，

在所述电源线的所述多个位置检测电源电位，

检出所述电源线的所述多个位置的电源电位是否全部成为设定电位，

当所述检出的结果为真时，解除向所述电路块输出的复原信号，

电源控制信号提供无效信号或电压电位信号，从而对第一电源供给机构进行控制，从第一电源供给机构输出的电源信号输入到各个电压检测电路中，另外，第二电源供给机构对复原信号发生机构进行供电，所有的电压检测电路中输出的检测信号在该复原信号发生机构中进行运算，当所有的检测信号为高电平时，解除由复原信号发生机构发出的复原信号；当任意一个检测信号为低电平时，输出复原信号。

10.如权利要求9所述的半导体集成电路的复原方法，其特征在于，具备由P型MOS晶体管和N型MOS晶体管构成的反相器，采用将所述电源线连接于所述P型MOS晶体管的漏极的电位检测电路来检测所述电源线的电位。

Images