CN1269045A - 音调发生装置和方法 - Google Patents

Abstract

执行音调发生、同时有效使用宽的比特宽度总线从本质上有效消除从作出音调表达请求直到其被表达出来为止的延迟的装置。产生音调的算术处理装置把数据从音调数据所存储的存储器中一次读出。它是这样设置的,使得从作出音调发出请求直到音调实际上产生并表达的时刻为止的延迟时间是可以忽略的。

Description

音调发生装置和方法

本发明涉及音调发生装置、方法，和发行介质。更具体地本发明涉及音调发生装置、方法，和发行介质，在各种的处理阶段，比如从存储器读取用于产生音调的数据、处理它、再一次将它储存到存储器中，所处理的数据量应当使得延迟时间从请求表达预定音调的时候开始直到它实际被表达的时候为止的延迟时间不会带来任何问题，并且它是以一定量批处理，使得总线能有效地被使用。

半导体技术的进步已经使一个单片上可以设置算术处理装置(例如，中央处理器(CPU)或数字信号处理器(DSP))，和主存储设备(例如，动态随机存储器(DRAM)或静态RAM(静态随机存取存储器))。数据在它们之间经总线传送。

在传统的音调发生装置中，类似声调(pitch，节距)转换或包络处理的声信号源处理是由这些算术处理装置按周期Ts(抽样周期)进行的，该周期相当于44.1kHz或48.0kHz，也就是说每1/44100秒，或者1/48000秒的抽样率。

例如，如图1所示，被储存在存储器等等中用来产生音调的数据由算术处理装置按相当于1Ts的量读出。然后在算术处理装置对这1Ts被读数据作声调转换或其他的声信号源处理，并暂时地将它写入存储器，以供后续处理(较晚阶段在算术处理装置处理)。通过按照需要尽可能多地重复这一操作，可以产生音调。

大量数据(相当于宽的比特宽度的数据量)能够一次传送，并且，如果算术处理装置和主存储设备由时钟脉冲频率是高频(高速)，并且比特宽度宽的总线连接，那么该操作可以更有效地进行。比特宽度意味着能一次被转移的比特数，它还被称为数据总线的宽度。

但是，对于如上所述的传统的音调发生装置，音调发生所需要的数据在算术处理装置和主存储设备(存储器)之间以数值为1Ts的小单位传送，其中Ts相当于抽样率。

因此存在的问题是，如果音调发生装置是使用算术处理装置，主存储设备和设置在其间的高速且宽的比特宽度总线构成的，那么因为被交换的数据量小，所以对它来说难于有效地传递数据。

本发明从存储器一次读出相当于n个Ts的数据量，进行声信号源处理，并且再次根据需要将它储存到存储器中，使得可以有效地使用高速，宽的比特宽度总线。

音调发生器的算术处理装置有经宽的比特宽度总线读用来产生音调、被储存在主存储设备中的数据的读装置，以及使用读装置读入的数据产生音调的发生装置，并且，读装置和发生装置一起控制n倍(n是大于或等于2的整数)于音调抽样周期的数据。

本发明的音调发生方法还包括算术处理装置经宽的比特宽度总线读被储存在主存储设备中的用来产生音调的数据的步骤，以及使用在读步骤读入的数据来产生音调的步骤，并且，读步骤和发生步骤一起控制n倍(n是等于或者大于2的整数)于音调抽样周期的数据。

此外，本发明的发行介质提供可由计算机读出的程序，该程序可使音调发生装置执行处理操作，其特征在于它包括算术处理装置经宽的比特宽度总线读取在主存储设备中存储、用于产生音调的数据的读步骤，以及利用读步骤所读入的数据产生音调的产生步骤，并且，读步骤和发生步骤一起控制n倍(n是整数大于或者等于2)于音调抽样周期的数据。

在前面提到的音调发生装置，音调发生方法和发行介质中，用来产生音调的数据被读出，使用被读数据产生音调，并且，在这读和发生步骤中，n倍于音调抽样率的数据一起被处理。

在下文中，参考附图阐述本发明的实施例。

图1是解释传统的数据读，处理和写操作的图表；

图2是表示本发明的音调发生装置广泛地被使用于其中的计算机娱乐装置的实施例结构的方框图；

图3是表示音调发生装置的结构的方框图；

图4是在解释音调发生装置的图表；

图5是在解释在包络处理中数据流的图表；

图6是在解释图4的DSP操作的图表；以及

图7是在解释数据读，处理和写的操作的图表。

音调发生器的算术处理装置(图2中记号8-1至8-4)有经总线(12)读被储存在主存储设备(5)中、用来产生音调的数据的读装置(例如，图6的步骤S3)，以及使用读装置读入的数据产生音调的发生装置(例如，图6的步骤S4)，并且，读装置和发生装置一起控制或处理n倍(n是大于或等于2的整数)于音调抽样周期的数据。

图2是在音调发生装置被应用到计算机娱乐装置的情况下结构例子的方框图。在这个计算机娱乐装置1中，由一个LSI芯片构成的介质处理器60经主总线55被接在主中央处理器57上。介质处理器60的主接口1由FIFO31，寄存器32和直接的总线33构成，它们中的每一个都和主总线55相连。

寄存器32，直接的总线33，CPU3，指令调整缓冲存储器6，静态随机存取存储器7和比特转换器10被接在介质处理器60的CPU总线11上。FIFO31、总线判优器2，指令调整缓冲存储器6，静态随机存取存储器7，比特转换器10，DMAC(直接存储存取控制器)4，DRAM5，以及数字信号处理器(DSP)8-1到8-4接在介质处理器60的主总线12上。

主中央处理器57按照被储存在存储器(未表示)中的程序执行各种处理的步骤。例如，主中央处理器57可以将来自类似CD-ROM(CD盘，只读存储器)(未表示)的记录介质程序和数据储存到DRAM5中，或者相反，获取被储存在DRAM5中的程序和数据。在这样做时，主中央处理器57对DMAC4发出请求，引起FIFO31和DRAM5之间的DMA转送。另外，主中央处理器57可以经直接总线33直接访问DRAM5和其他的装置。

总线判优器2仲裁主总线12的使用权。例如，当有从主中央处理器57到DMAC4的数据传送请求的时候，总线判优器2给予DMAC4以总线存取权，这样，能从主中央处理器57到DRAM5做DMA的数据传送(直接存储器存取)。

FIFO31暂时地储存来自主中央处理器57的输出数据，将它经过主总线12输出到DRAM5，并暂时地储存从DRAM5传送的数据，输出它到主中央处理器57。寄存器32是当在主中央处理器57和CPU3之间进行信号交换的时候，被使用的寄存器；它储存表达处理和指令状态的数据。

CPU3访问指令调整缓冲存储器6，装载，执行被储存在那里的程序，并根据需要访问静态随机存取存储器7，并且被提供有预定的数据。如果没有静态随机存取存储器7所需要的数据，CPU3向DMAC4发出请求，并执行从DRAM5到静态随机存取存储器7的DMA数据转送。如果没有为指令调整缓冲存储器6所被需要的程序，CPU3向DMAC4发出请求，从DRAM5到指令调整缓冲存储器6以DMA方式进行程序转送。

静态随机存取存储器7能访问任何地址，从CPU3和DMAC4同时读、写数据；例如，它是双端口的SRAM，被提供作为数据高速缓冲存储器，并且，在被储存于DRAM5中的数据中，它储存被CPU3频繁地访问的数据。静态随机存取存储器7可以是双排结构，一排被接在CPU总线11上，另一排和主总线12相连。

指令调整缓冲存储器6是任何地址都能访问，并且数据能被读、写的超高速缓冲存储器；在DRAM5所储存的程序当中，它储存从CPU3频繁访问的程序。

比特转换器10转换经CPU总线11输入的数据的比特宽度为相当于主总线12的比特宽度(例如，128比特)，并且输出它，转换经主总线12输入的数据的比特宽度(例如，32比特)为相当于CPU总线11的比特宽度，并且输出它。

DSP8-1由储存程序DSP核心23-1进行各种操作的时候所使用的程序RAM21-1，储存数据的数据RAM22-1，管理被储存在这些装置中的程序和数据的转送的DMAC20-1，和输出DSP核心23-1所产生的音频数据到多路转换器9的音频接口24-1构成。

尽管有关的描述被省略，DSP8-2到8-4各自有和DSP8-1相同的内部结构。多路转换器9选择来自音频接口24-1到24-4输出的声音数据，将它输出给扬声器50。

图3是音调发生装置的组成方框图。主存储设备41储存从光盘驱动器或其他的记录介质(未表示)读出的音调发生用数据以及发生处理过程的有关数据。这个主存储设备4和算术处理单元42-1到42-4各自被接在有足够宽的比特(128比特)宽度的总线43上。

在图3和图2的对应性方面，主存储设备41对应于DRAM5，算术装置42-1到42-4分别对应于DSP8-1到8-4，而总线43对应于总线12。

必要地，被储存在主存储设备41中的数据被读入算术装置42-1至42-4，作扩展、声调转换、包络处理、以及音效处理等等操作，并且它被传送到录音重放装置(未表示)，并由其再现。

在图4中，主存储设备41是DRAM5，算术装置42-1至42-4分别是DSP8-1至8-4，总线43是主总线，并且用每个单元完成处理操作，图中还表示了数据流。

主中央处理器57从CD-ROM或其他的记录介质(未表示)读出的音调的压缩数据储存在DRAM5的压缩数据单元5a中。存储数据经总线12被传递到DSP8-1。DSP8-1解码(扩展)被传送的压缩数据。然后该扩展数据要么传递并储存在DRAM5的后扩展数据单元5b中，要么根据需要经多路转换器9由扬声器50再现。

被储存在后扩展数据单元5b中的数据由DSP8-2读取，并且，对它进行声调转换。声调转换意味着当产生音调的时候通过例如拿音符“do”当作基音并改变该基音的频率，来产生另一个(更高的)音程。例如，如果在卡型盒式磁带记录器中作快进操作(如果单位时间内重放比平时更多的数据)，听到的是更高声调的声音。从中一点可以清楚地看出，为了使声音更高，改变读取速度(声调)，读下一个数据，乃至增加数据数量是必要的。相反，如果要表达的是比基音低的音调，数据量要比在基音表达的情况下的数据少的条件是能够满足的。

由DSP8-2进行了声调转换的数据或者传递给DRAM5的声调转换数据单元5c并且储存在其中，或者根据需要经多路转换器9由扬声器50重放。

被储存在声调转换数据单元5c中的数据由DSP8-3读出，并且，进行包络处理。这种包络处理是为了改变(设置)音色而进行的。为了改变相同音程的声音的音色，只要改变声音表达数据的音量和声音静默(迎角，和下跌)就足够了。例如，如果如图5(A)所示在声音开始之后音量立即达到其最大值并且继续维持恒定的音量一段时间，接着在声音被静默之后音量立即达到其最小值(消逝)，就能再现风琴音色，而如果如图5(B)所示在声音开始之后音量慢慢地达到其最大值并且慢慢衰减，接着在声音被静默之后音量逐渐变小，就能再现钢琴的音色。

在DSP8-3中，经过包络处理的数据或者转移到DRAM5的包络处理数据单元5d，并且储存其中，或者根据需要经多路转换器9由扬声器50再现。

被储存在包络处理数据单元5d中的数据由DSP8-4读出，并且，对它作音效处理。音效处理是把类似回声或失真的变化加到声音上的处理。音效处理后的数据被传递到DRAM5的音效处理数据单元5e，并储存于其中。在音效处理仅仅执行一次就完成的时候，处理过的数据经多路转换器9由扬声器50表达。

如果音效处理被进行两次，或者更多，那么首先，由DSP8-4进行第一次音效处理，并且这数据暂时地被传送并存储在音效处理的数据单元5e中。然后如果进行第二次音效处理，那么DSP8-4读出在音效处理数据单元5e中储存的数据，对它作第二次音效处理。这样，通过在DSP8-4和音效处理数据单元5e之间交换数据，音效处理可以进行多次。

图6的流程图在描述用图4所示的音调发生装置中的DSP的操作中被提到。一个例子是进行扩展处理的DSP8-1。在步骤S1中，DSP8-1的DSP核心23-1检查主总线12的可用性。在步骤S2中，利用在在步骤S1中对主总线12可用性的检查结果，DSP核心23-1决定是否主总线12处在可用的状态，换句话说是否另一个DSP8-2至8-4，CPU3，DMAC4等等可以在其上传送、或接收数据。这一决定是根据总线判优器2的回答而作出的。如果确定主总线12不可以利用，则它回到步骤S1，并且，重复从那里开始的处理过程。如果在步骤S2中确定主总线12可以利用，它进入到步骤S3。在步骤S3中，DSP核心23-1读出被储存在DRAM5的压缩数据单元5a中的数据。

这时，一次读取相当于nTs份的数据。这个Ts相当于产生音调的波形数据抽样率，并且假定抽样率是44.1kHz，1个Ts是1/44100秒。也就是说，DMAC20-1将相当于n Ts份的数据量从DRAM5经主总线12 DMA转送给数据RAM22-1。

如果n Ts的n值大于或等于2，这一确定在具体考虑下文之后作出。如果n取一个大的值，那么一次要处理的数据量增加了，并且从作出声音表达请求时起直到上述处理(声调转换，包络处理等等)在DSP8-1至8-4中进行并且扬声器50表达了该声音的时间，也就是说从作出声音表达请求直到声音实际被表达为止的延迟时间可能大到不能被忽略，即延迟可能足够长到能让用户注意到。

相反，如果n取小的数值，尽管极少会有上述延迟问题发生的危险，但是将不可能有效利用具有宽的比特宽度(因而，能一次传递大量数据)的主总线12。考虑到这些事实，n值的设定应当使得从声音表达请求作出直到它被播放的时间延迟不会为用户所察觉，并且使得主总线12能有效地被使用。

DSP核心23-1在步骤S3中读出的压缩数据的n Ts部分在步骤S4中进行扩展处理。并且，在步骤S5中，DSP核心23-1确定是否在DRAM5中储存扩展的数据，换句话说是否对它进行声调转换。如果确定没有在DRAM5里储存数据的必要，那么进入步骤S9，进行了扩展处理的n Ts数据被传送给多路转换器9。然后，所传送的数据经多路转换器9选择，输出到扬声器50，并被表达出来。

如果在步骤S5中确定数据将被储存在DRAM5中，那么进入步骤S6，并且，检查主总线12的可用性。步骤S6和步骤S7是分别和步骤S1和步骤52所作的处理相同的处理，这样，它的说明被省略。

如果在步骤S7，DSP核心23-1确定主总线12可以利用，那么进入步骤S8，并且DMAC20-1获取经过扩展处理的数据和将其经主总线12  DMA传送给DRAM5的后扩展数据单元5b，然后储存于其中。

图6的流程图处理以和DSP8-2至8-4相同的方式进行。不过，在DSP8-2中，在步骤S3中读取的数据是被储存在后扩展数据单元5b中的数据，在步骤S4中进行的处理是声调转换处理，并且，在步骤S8中数据被传送的目的地是声调转换数据单元5c。在DSP8-3中，步骤S3所读取的数据是被储存在声调转换数据单元5c中的数据，在步骤S4中进行处理是包络处理，并且，在步骤S8中数据被传送的目的地是包络处理数据保持单元5d。

在DSP8-4中，在步骤S3中所读取的数据是在包络处理数据单元5d或音效处理数据单元5e(如果音效处理被进行至少2次的话)中储存的数据，在步骤S4中进行处理是音效处理，并且，在步骤S8中数据被传送的目的地是音效处理数据单元5e。

如上所述，对于本发明的音调发生装置，如图7所示，每个DSP(算术装置)一次读取相当于n Ts的数据，所读的n Ts数据部分都一次被处理，并且为了进行后续的处理，经过处理的n Ts数据部分一次被写入DRAM或其他的存储器中，所以，宽的比特宽度总线能够有效地加以利用，并且，音调发生能在没有任何延迟出现的情况下进行。

据以向用户提供执行上述内容的计算机程序的发行介质处理除包括类似磁盘和CD-ROM的信息记录介质之外，还包括基于网络的类似互联网或数字卫星网络的发行介质。

如上所述，对于音调发生装置、音调发生方法和发行介质，算术处理装置经总线读取被储存在主存储设备中的用来产生音调的数据，并且当它使用所读的数据产生音调的时候能够一次处理n倍于音调抽样周期的数据，这样可以有效地利用宽的比特宽度总线。

Claims (10)

1.音调发生器，它具有由总线相连的主存储设备和算术处理装置，

所说算术处理装置有经所说总线读被储存在主存储设备中、用来产生音调的数据的读装置，

使用由所说读装置读出的数据产生音调的音调发生装置，并且

所说读装置和所说音调发生装置一起处理n倍(n是大于或等于2的整数)于音调抽样周期的数据。

2.根据权利要求1所说的音调发生装置，其特征在于n值的设定使得用户不会察觉到从作出预定音调表达请求起直到所说预定音调由所说发生装置产生并表达为止的延迟时间，并且该总线可以有效利用。

3.根据权利要求1所说的音调发生装置，其特征在于所说总线是高速、宽的比特宽度总线。

4.至少具有主中央处理器、主总线和产生音调的介质处理器的计算机娱乐系统，在所说计算机娱乐系统中，

所说介质处理器有算术处理装置、主存储设备、和数据传送于其间的高速宽的比特宽度总线，以及

在所说数据传送中，n倍(n是大于或等于2的整数)于音调抽样周期的数据被一起处理。

5.根据权利要求4所说的计算机娱乐系统，其特征在于算术处理装置、主存储设备、以及总线形成在一个半导体芯片上。

6.根据权利要求4所说的计算机娱乐系统，其特征在于算术处理装置由一或二或更多的数字信号处理器构成。

7.根据权利要求1所说的计算机娱乐系统，其特征在于每个数字信号处理器由扩展音调压缩数据的扩展处理装置、当音调产生时改变其频率的的声调转换处理装置、改变音调的音色的包络处理装置，以及对音调进行改变的音效装置构成。

8.用于具有由总线相连的主存储设备和算术处理装置的音调发生器的音调发生方法，在所说音调发生方法中

所说算术处理装置包括经所说总线读被储存在主存储设备中的用来产生音调的数据的步骤，和

使用在所说读步骤读出的数据来产生音调的步骤，并且

所说读步骤和所说发生步骤将n倍(n是等于或者大于2的整数)于音调抽样周期的数据一起处理。

9.根据权利要求8所说的音调发生方法，其特征在于n值的设定使得用户不会察觉到从作出预定音调表达请求起直到所说预定音调由所说发生装置产生并表达为止的延迟时间，并且该总线可以有效利用。

10.具有由总线相连的主存储设备和算术处理装置的音调发生器，

提供其处理操作可由音调发生装置执行、并可由计算机读出的程序的发行介质，

所说算术处理装置包括经所说总线从主存储设备中读出用来产生音调的数据的步骤，和

使用在所说读步骤读出的数据来产生音调的步骤，并且

所说读步骤和所说发生步骤将n倍(n是等于或者大于2的整数)于音调抽样周期的数据一起处理。

Images