JP2002515607A - 楽音生成装置並びに方法、及び提供媒体 - Google Patents

Abstract

(57)【要約】 本発明の目的は、バンド幅の広いバスを効率よく利用し、且つ、発音要求からその発音までの遅延を実質的になくした楽音生成を行う装置を提供することである。楽音を生成する演算処理装置は、楽音データが記憶されているメモリから、データを一括して読み出す。これは、楽音生成の要求があってから、実際に楽音が生成されて発音されるまでの遅延時間が無視できる程度のデータ量である。

Description

【発明の詳細な説明】発明の背景 発明の分野 本発明は楽音生成装置並びに方法、及び提供媒体に関し、特に、楽音生成用デ
ータをメモリから読み出し、処理し、再びメモリに記憶させる等の各処理段階に
おいて扱われるデータ量が、所定の音の発音要求があってから実際に発音される
までの遅延時間が問題とならない量であり、かつ、バスを効率よく利用できるデ
ータ量で、一括して取り扱われるようにした楽音生成装置並びに方法、及び提供
媒体に関する。 半導体技術の向上により、演算処理装置（例えば中央処理装置（ＣＰＵ）やデ
ジタル信号プロセッサ（ＤＳＰ））と主記憶装置（例えば、ダイナミック・ラン
ダム・アクセス・メモリー（ＤＲＡＭ）やスタティック・ランダム・アクセス・
メモリー（ＳＲＡＭ））を、１つのチップ上に混載することが可能となった。両
者の間では、バスを介してデータが授受される。 ところで、従来の楽音生成装置においては、これらの演算処理装置により、４
４．１ｋＨｚや４８．０ｋＨｚといったサンプリング周波数に対応した期間Ｔｓ
（サンプリング周期の時間）、即ち、１／４４１００秒或いは１／４８０００秒
毎に、ピッチ変換やエンベロープ処理などの音源処理を施すようにしていた。 例えば、図１に示すように、メモリなどに記憶されている楽音生成用データが
、演算処理装置により、１Ｔｓ分読み出される。そして、演算処理装置が、この
読み出した１Ｔｓ分のデータをピッチ変換などの音源処理を施し、次の処理（後
段の演算処理装置の処理）のために一旦メモリに書き込ませる。この動作が必要
回数だけ、繰り返されることにより、楽音が生成されていた。発明の開示 演算処理装置と主記憶装置とがクロック周波数が高く（高速）且つビット幅が
広いバスを介して接続されている場合には、一時に大量のデータ（広いビット幅
に対応するデータ量）を授受でき、最も効率よく動作する。ビット幅とは、一時
に転送されるビット数を意味し、データバスの幅とも言う。 しかしながら、上述したように従来の楽音生成装置では、サンプリング周波数
に対応した１Ｔｓという小さい単位で、楽音生成に必要なデータを演算処理装置
と主記憶装置（メモリ）間で授受していた。 従って、演算処理装置と主記憶装置と、それらの間の高速でビット幅の広いバ
スを用いて楽音生成装置を構成した場合、授受するデータが小さいために、効率
よくデータを転送することが困難であるという課題があった。 本発明は、このような状況に鑑みてなされたものであり、一時にｎＴｓ分のデ
ータをメモリから読み出し、音源処理し、そして、必要に応じて再びメモリに記
憶させるようにし、高速でビット幅の広いバスを効率よく利用することができる
ようにするものである。 本発明に係る楽音生成装置の演算処理装置が、主記憶装置に記憶されている楽
音生成用データを、バンド幅の広いバスを介して読み出す読み出し手段と、読み
出し手段により読み出されたデータを用いて楽音を生成する生成手段とを備え、
読み出し手段と生成手段は、楽音のサンプリング周期のｎ倍（但し、ｎは２以上
の整数）のデータを一括して取り扱う。 更に本発明に係る楽音生成方法は、演算処理装置での処理が、主記憶装置に記
憶されている楽音生成用データを、バンド幅の広いバスを介して読み出すステッ
プと、読み出しステップで読み出されたデータを用いて楽音を生成するステップ
とを含み、読み出しステップと生成するステップは、楽音のサンプリング周期の
ｎ倍（但し、ｎは２以上の整数）のデータを一括して取り扱うことを特徴とする
。 更に本発明に係る提供媒体は、演算処理装置での処理が、主記憶装置に記憶さ
れている楽音生成用データを、バンド幅の広いバスを介して読み出す読み出しス
テップと、読み出しステップで読み出されたデータを用いて楽音を生成する生成
ステップとを含み、読み出しステップと生成ステップは、楽音のサンプリング周
期のｎ（但し、ｎは２以上の整数）のデータを一括して取り扱うことを特徴とす
る処理を楽音生成装置に実行させるコンピュータが読み取り可能なプログラムを
提供する。 上述の楽音生成装置、楽音生成方法、および提供媒体においては、楽音生成用
データが読み出され、読み出されたデータを用いて楽音が生成され、この読み出
しと生成において、楽音のサンプリング周期のｎ倍のデータが一括して取り扱わ
れて行われる。 以下に本発明の実施形態に関して、添付の図面を参照しながら説明する。発明を実施するための最良の形態 本発明に係る楽音生成装置の演算処理装置（図２の符号８−１〜８−４）が、
主記憶装置（５）に記憶されている楽音生成用データを、バス（１２）を介して
読み出す読み出し手段（例えば、図６のステップＳ３）と、読み出し手段により
読み出されたデータを用いて楽音を生成する生成手段（例えば、図６のステップ
Ｓ４）とを備え、読み出し手段と生成手段は、楽音のサンプリング周期のｎ倍（
但し、ｎは２以上の整数）のデータを一括して取り扱い、処理する。 図２は、本発明の楽音生成装置をコンピュータ・エンタテイメント装置に適用
した場合の構成例を示すブロック図である。このコンピュータ・エンタテイメン
ト装置においては、ホストＣＰＵ５７に、ホストバス５５を介して１つのＬＳＩ
チップよりなるメディア・プロセッサ６０が接続されている。メディア・プロセ
ッサ６０のホスト・インタフェース１は、ＦＩＦ０３１、レジスタ３２、および
ダイレクトバス３３により構成されており、それぞれホスト・バス５５と接続さ
れている。 メディア・プロセッサ６０のＣＰＵバス１１には、レジスタ３２、ダイレクト
バス３３、ＣＰＵ３、命令キャッシュ６、ＳＲＡＭ７、およびビット変換部１０
が接続されている。メディア・プロセッサ６０のメイン・バス１２には、ＦＩＦ
Ｏ３１、バスアービタ２、命令キャッシュ６、ＳＲＡＭ７、ビット変換部１０、
ＤＭＡＣ（ダイレクト・メモリ・アクセス・コントローラー）４、ＤＲＡＭ５、
およびデジタル信号プロセッサー（ＤＳＰ）８−１乃至８−４が、それぞれ接続
されている。 ホストＣＰＵ５７は、図示せぬメモリに記憶されたプログラムに従って、各種
の処理ステップを実行するようになされている。例えば、ホストＣＰＵ５７は、
図示せぬＣＤ−ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｋ−Ｒｅａｄ Ｏｎｌｙ Ｍｅ
ｍｏｒｙ）などの記録媒体から、プログラムやデータを、ＤＲＡＭ５に記憶させ
たり、逆にＤＲＡＭ５に記憶されているプログラムやデータを取得することがで
きるようになされている。その際、ホストＣＰＵ５７は、ＤＭＡＣ４に要求し、
ＦＩＦ０３１とＤＲＡＭ５との間でＤＭＡ転送を実行させる。また、ホストＣＰ
Ｕ５７は、ダイレクトバス３３を介して、ＤＲＡＭ５、その他の装置に直接アク
セスすることもできる。 バスアービタ２はメインバス１２の使用権を調停するようになされている。例
えば、ホストＣＰＵ５７からＤＭＡＣ４へのデータ転送などの要求があったとき
、バスアービタ２は、ホストＣＰＵ５７からＤＲＡＭ５に、ＤＭＡ（ダイレクト
・メモリ・アクセス）によるデータ転送ができるように、バス権をＤＭＡＣ４に
与える。 ＦＩＦ０３１は、ホストＣＰＵ５７から出力されるデータを一時記憶し、メイ
ンバス１２を介して、ＤＲＡＭ５に出力したり、またＤＲＡＭ５から転送される
データを一時記憶し、ホストＣＰＵ５７に出力する。レジスタ３２は、ホストＣ
ＰＵ５７とＣＰＵ３との間でハンドシェイクするときに用いられるレジスタであ
り、コマンドや処理のステータスを表すデータなどを記憶する。 ＣＰＵ３は、命令キャッシュ６にアクセスし、そこに記憶されているプログラ
ムをロードし、実行し、また、必要に応じてＳＲＡＭ７にアクセスし、所定のデ
ータの供給を受けるようになされている。また、ＣＰＵ３は、ＳＲＡＭ７に必要
とするデータがない場合、ＤＭＡＣ４に要求し、ＤＲＡＭ５からＳＲＡＭ７への
ＤＭＡによるデータの転送を実行させる。また、ＣＰＵ３は、命令キャッシュ６
に必要とするプログラムがない場合、ＤＭＡＣ４に要求し、ＤＲＡＭ５から命令
キャッシュ６へのＤＭＡによるプログラムの転送を実行させる。 ＳＲＡＭ７は、ＣＰＵ３とＤＭＡＣ４の両方から同時に、任意のアドレスにア
クセスしてデータを読み書きすることができる、例えば、デュアルポートのＳＲ
ＡＭであり、データキャッシュ用として設けられ、ＤＲＡＭ５に記憶されている
データのうち、ＣＰＵ３からのアクセスの頻度が高いデータを、記憶するように
なされている。ＳＲＡＭ７は、２バンク構成にして、一方がＣＰＵバス１１に接
続され、他方がメインバス１２に接続されるようにしてもよい。 命令キャッシュ６は、任意のアドレスにアクセスしてデータを読み書きするこ
とができるキャッシュメモリであり、ＤＲＡＭ５に記憶されているプログラムの
うち、ＣＰＵ３からのアクセスの頻度が高いプログラムを、記憶するようになさ
れている。 ビット変換部１０は、ＣＰＵバス１１を介して入力されるデータのビット幅を
、メインバス１２に対応するビット幅（例えば、１２８ビット）に変更して出力
したり、メインバス１２を介して入力されるデータのビット幅（例えば、３２ビ
ット）を、ＣＰＵバス１１に対応するビット幅に変更して出力する。 ＤＳＰ８−１は、ＤＳＰコア２３−１が各種の動作を行う際に用いられるプロ
グラムを記憶しているプログラムＲＡＭ２１−１、データを記憶しているデータ
ＲＡＭ２２−１、これらのメモリーに記憶されたプログラムやデータの転送の管
理を行うＤＭＡＣ２０−１、およびＤＳＰコア２３−１により生成されたオーデ
ィオデータを、マルチプレクサ部９に出力するオーディオインタフェース２４−
１から構成されている。 説明は省略するが、ＤＳＰ８−２乃至８−４も、それぞれＤＳＰ８−１と同様
の内部構造を有している。マルチプレクサ部９は、オーディオインタフェース２
４−１乃至２４−４から出力されたオーディオデータを選択し、スピーカ５０に
出力する。 図３は、楽音生成装置の構成を示すブロック図である。主記憶部４１は、図示
されていないＣＤ−ＲＯＭなどの記録媒体から読み出された楽音生成用データお
よび生成過程におけるデータを記憶する。この主記憶部４１と演算処理部４２−
１乃至４２−４は、それぞれ充分広いビット幅（１２８ビット）のバス４３と接
続されている。 図３と図２との対応をとると、主記憶部４１はＤＲＡＭ５に相当し、演算装置
４２−１乃至４２−４は、それぞれＤＳＰ８−１乃至８−４に相当し、バス４３
はバス１２に相当する。 主記憶部４１に記憶されているデータは、必要に応じて、演算装置４２−１乃
至４２−４に読み出され、伸張、ピッチ変換、エンベロープ処理、エフェクト処
理などが施され、図示されていない再生装置に伝送され、再生される。 図４は、主記憶部４１をＤＲＡＭ５とし、演算装置４２−１乃至４２−４を、
それぞれＤＳＰ８−１乃至８−４とし、バス４３をメインバス１２として、各部
で行う処理とそのデータの流れを記入した図である。 ホストＣＰＵ５７が、図示せぬＣＤ−ＲＯＭなどの記録媒体から読み出した楽
音の圧縮されたデータは、ＤＲＡＭ５の圧縮データ部５ａに記憶される。記憶さ
れたデータは、バス１２を介してＤＳＰ８−１に転送される。ＤＳＰ８−１は、
転送された圧縮データをデコード（伸張）する。そして、この伸張されたデータ
は、ＤＲＡＭ５の伸張後データ部５ｂに転送され記憶されるか、又は、必要に応
じて、マルチプレクサ部９を介してスピーカ５０により再生される。 伸張後データ部５ｂに記憶されたデータは、ＤＳＰ８−２に読み出され、ピッ
チ変換が施される。ピッチ変換とは、楽音を生成する際、例えはドの音を原音と
し、その原音の周波数を変化することにより、他の（より高い）音程を生成する
ことである。例えば、カセットテープレコーダにおいて、早送りを行った場合（
単位時間内に通常よりも多くのデータを再生させた場合）、音が高くなったよう
に聞こえる。このことから、音を高い方に変化させるには、読み取り速度（ピッ
チ）を変化させ、先のデータを読み取り、データ量を多くすることが必要である
ことがわかる。逆に原音よりも低い音で発音させる場合は原音で発音させる場合
よりも少ないデータで済む。 ＤＳＰ８−２によりピッチ変換されたデータは、ＤＲＡＭ５のピッチ変換済み
データ部５ｃに転送され記憶されるか、又は、必要に応じて、マルチプレクサ部
９を介してスピーカ５０で再生される。 ピッチ変換済みデータ部５ｃに記憶されたデータは、ＤＳＰ８−３により読み
出され、エンベロープ処理が施される。このエンベロープ処理は、音色を変える
（設定する）ために行われる。同音程の音の音色を変化させるには、音を出すと
きと消すとき（アタックと減衰時）の音量を変化させれば良い。例えば、図５（
Ａ）に示すように、発音後、すぐにその音量が最大値に達し、一定の音量が継続
した後、消音後、すぐにその音量が最小値になる（消える）ように音量を変化さ
せれば、オルガンの音色が再現でき、図５（Ｂ）に示すように、発音後、徐々に
最大音量に達し、漸次減衰した後、消音後、徐々にその音量が小さくなるように
音量を変化させれば、ピアノの音色が再現できる。 ＤＳＰ８−３において、エンベロープ処理が施されたデータは、ＤＲＡＭ５の
エンベロープ済みデータ部５ｄに転送され記憶されるか、又は、必要に応じて、
マルチプレクサ部９を介してスピーカ５０により再生される。 エンベロープ済みデータ部５ｄに記憶されたデータは、ＤＳＰ８−４により読
み出され、エフェクト処理が施される。エフェクト処理は、例えば、エコーや歪
みなど、音に変化を付ける処理である。エフェクト処理されたデータは、ＤＲＡ
Ｍ５のエフェクト済みデータ部５ｅに転送され記憶される。エフェクト処理を１
回だけ施して終了の場合、処理が施されたデータは、マルチプレクサ部９を介し
てスピーカ５０により発音される。 エフェクト処理が２回以上施される場合、まずＤＳＰ８−４により１回目のエ
フェクト処理が施され、そのデータがエフェクト済みデータ部５ｅに一旦転送さ
れ、記憶される。そしてさらに、２回目のエフェクト処理が施される場合、ＤＳ
Ｐ８−４は、エフェクト済みデータ部５ｅに記憶さているデータを読み出し、２
回目のエフェクト処理を施す。このようにして、ＤＳＰ８−４とエフェクト済み
データ部５ｅとの間で、データの授受が行われることにより複数回のエフェクト
処理が施される。 図４に示した楽音生成装置の各ＤＳＰの動作について図６のフローチャートを
参照して説明する。ここでは、伸張処理を施すＤＳＰ８−１を例に挙げて説明す
る。ＤＳＰ８−１のＤＳＰコア２３−１は、ステップＳ１において、メインバス
１２の占有状態を調べる。そして、ステップＳ２において、ＤＳＰコア２３−１
は、ステップＳ１で調べたメインバス１２の占有状態の調査結果を用いて、メイ
ンバス１２が使用可能な状態か否か、換言すると、他のＤＳＰ８−２乃至８−４
、ＣＰＵ３、ＤＭＡＣ４などがそのバス上でデータの送受信を行っているか否か
が判断される。この判断はバスアービタ２の回答から行われる。メインバス１２
が使用可能ではないと判断された場合、ステップＳ１に戻り、それ以降の処理が
繰り返される。 一方、ステップＳ２において、メインバス１２が使用可能であると判断された
場合、ステップＳ３に進む。ＤＳＰコア２３−１は、ステップＳ３において、Ｄ
ＲＡＭ５の圧縮データ部５ａに記憶されているデータを読み出す。この際、ｎＴ
ｓ分のデータが一括して読み出される。このＴｓは楽音生成用波形データのサン
プリング周波数に対応しており、そのサンプリング周波数が４４．１ｋＨｚであ
るとすると、１Ｔｓは１／４４１００秒となる。すなわち、ＤＭＡＣ２０−１は
、ＤＲＡＭ５からメインバス１２を介してｎＴｓ分のデータをデータＲＡＭ２２
−１にＤＭＡ転送させる。 ｎＴｓのｎの値が２以上であるなら、具体的には以下の事を考慮して上記の決
定がなされる。まずｎの値を大きく取ると、一括して処理する量が増大すること
となり、発音要求があった時点から、ＤＳＰ８−１乃至８−４において、上述し
た各処理（ピッチ変換やエンベロープ処理など）が施され、スピーカ５０で発音
されるまでにかかる時間、すなわち、発音要求から実際に発音されるまでの遅延
時間が無視できない値になる、すなわち、使用者が遅延を認識できるようになる
可能性がある。 逆に、ｎの値を小さくした場合、上述した遅延の問題が発生するおそれはほと
んどないが、バンド幅の広い（従って、１回に多くのデータを転送できる）メイ
ンバス１２を有効に利用することができない。これらの事を考慮し、ｎの値は、
発音要求があってから再生されるまでに生じる遅延が使用者に認識されず、かつ
、メインバス１２を有効に利用できる値に設定される。 ステップＳ３においてＤＳＰコア２３−１により読み出されたｎＴｓ分の圧縮
されたデータは、ステップＳ４において、伸張処理が施される。そして、ステッ
プＳ５において、ＤＳＰコア２３−１は、伸張したデータをＤＲＡＭ５に記憶さ
せるか否か、換言すると、そのデータに対するピッチ変換の処理が必要か否かを
判断する。データをＤＲＡＭ５に記憶させる必要がないと判断された場合、ステ
ップＳ９に進み、伸張処理が施されたｎＴｓ分のデータは、マルチプレクサ部９
に転送される。そして、転送されたデータは、マルチプレクサ部９により選択さ
れ、スピーカ５０に出力され、発音される。 一方、ステップＳ５において、データをＤＲＡＭ５に記憶させると判断された
場合、ステップＳ６に進み、メインバス１２の占有状態が調べられる。このステ
ップＳ６と、あのステップＳ７の処理は、ステップＳ１とステップＳ２の処理と
同様の処理なので、その説明は省略する。 ＤＳＰコア２３−１が、ステップＳ７において、メインバス１２が使用可能な
状態であると判断した場合、ステップＳ８に進み、ＤＭＡＣ２０−１は伸張処理
が施されたデータをＤＲＡＭ５の伸張後データ部５ｂにメインバス１２を介して
ＤＭＡ転送させ、記憶させる。 図６のフローチャートの処理は、ＤＳＰ８−２乃至８−４においても同様に行
われる。但し、ＤＳＰ８−２においては、ステップＳ３で読み出されるデータは
、伸張後データ部５ｂに記憶されているデータであり、ステップＳ４で行われる
処理は、ピッチ変換処理であり、ステップＳ８において、データが転送される先
はピッチ変換済みデータ部５ｃである。また、ＤＳＰ８−３においては、ステッ
プＳ３で読み出されるデータは、ピッチ変換済みデータ部５ｃに記憶されている
データであり、ステップＳ４で行われる処理は、エンベロープ処理であり、ステ
ップＳ８において、データが転送される先はエンベロープ済みデータ保持部５ｄ
である。 さらに、ＤＳＰ８−４においては、ステップＳ３で読み出されるデータは、エ
ンベロープ済みデータ部５ｄまたはエフェクト済みデータ部５ｅ（２回以上エフ
ェクト処理を施す場合）に記憶されているデータであり、ステップＳ４で行われ
る処理は、エフェクト処理であり、ステップＳ８において、データが転送される
先はエフェクト済みデータ部５ｅである。 上述したように、本発明の楽音生成装置では、図７に示すように、各ＤＳＰ（
演算装置）が、ｎＴｓ分のデータを一括に読み出し、その読み出したｎＴｓ分の
データを一括処理し、さらに後段の処理のために、処理したｎＴｓ分のデータを
一括に、ＤＲＡＭなどのメモリに書き込むようにしたので、バンド幅の広いバス
を有効に利用することが可能となり、かつ、遅延を生じない楽音生成が可能とな
る。 なお、本明細書中において、上記処理を実行するコンピュータプログラムをユ
ーザに提供する提供媒体には、磁気ディスク、ＣＤ−ＲＯＭなどの情報記録媒体
の他、インターネットデジタル衛星などのネットワークによる伝送媒体も含まれ
る。 以上の如く、本発明に係る楽音生成装置、楽音生成方法、および提供媒体によ
れば、演算処理装置が、主記憶装置に記憶されている楽音生成用データをバスを
介して読み出し、読み出されたデータを用いて楽音を生成するに際し、楽音のサ
ンプリング周期のｎ倍のデータを一括して取り扱うようにしたので、バンド幅の
広いバスを有効に利用することが可能になる。

【図面の簡単な説明】

【図１】 従来のデータの読み出し、処理、および書き込みを説明する図である
。

【図２】 本発明の楽音生成装置を広く用いられ用いたコンピュータエンタテイ
メント装置の一実施の形態の構成を示すブロック図である。

【図３】 楽音生成装置の構成を表すブロック図である。

【図４】 楽音生成装置のデータの流れを説明する図である。

【図５】 エンベロープ処理を説明する図である。

【図６】 図４の各ＤＳＰの動作を説明する図である。

【図７】 データの読み出し、処理、および書き込みを説明する図である。

Claims (10)

【特許請求の範囲】
1. 【請求項１】 バスで接続されている演算処理装置と主記憶装置とを有する楽音
   生成装置において、 前記演算処理装置が前記主記憶装置から楽音生成用データを前記バスを介して
   読み出す読み出し手段と、 前記読み出し手段により読み出されたデータを用いて楽音を生成する楽音生成
   手段とを備え、 前記読み出し手段と前記楽音生成手段は、楽音のサンプリング周期のｎ倍（但
   し、ｎは２以上の整数）のデータを一括して取り扱うことを特徴とする楽音生成
   装置。
2. 【請求項２】 前記ｎは、所定の楽音の発音が要求されてから、前記生成手段に
   より前記所定の楽音が生成され、発音されるまでの遅延時間が、使用者が認識さ
   れず、かつ、前記バスを有効に利用できる値になるように設定されることを特徴
   とする請求項１に記載の楽音生成装置。
3. 【請求項３】 前記バスは、高速でビット幅の広いバスであることを特徴とする
   、請求項１に記載の楽音生成装置。
4. 【請求項４】 少なくともホストＣＰＵ、ホストバス、及び楽音を生成するメデ
   ィア・プロセッサを備えたコンピュータ・エンタテインメント・システムにおい
   て、 前記メディア・プロセッサが、演算処理装置、主記憶装置、及び両者間のデー
   タ転送を行う高速でビット幅の広いバスを有し、 上記データ転送は、楽音のサンプリング周期のｎ倍（但し、ｎは２以上の整数
   ）のデータを一括して取り扱うことを特徴とする、コンピュータ・エンタテイン
   メント・システム。
5. 【請求項５】 前記演算処理装置、前記主記憶装置、及び前記バスは、１つの半
   導体チップに形成されていることを特徴とする、請求項４に記載のコンピュータ
   ・エンタテインメント・システム。
6. 【請求項６】 前記演算処理装置は、１又は２以上のディジタル・シグナル・プ
   ロセッサからなることを特徴とする、請求項４に記載のコンピュータ・エンタテ
   インメント・システム。
7. 【請求項７】 各々の前記ディジタル・シグナル・プロセッサは、楽音の圧縮デ
   ータを伸張する伸張処理手段、楽音生成時に周波数を変化させるピッチ変換処理
   手段、楽音の音色を変化させるエンベロープ処理手段、及び楽音に変化を付ける
   エフェクト処理手段のいずれかからなることを特徴とする、請求項４に記載のコ
   ンピュータ・エンタテインメント・システム。
8. 【請求項８】 演算処理装置と主記憶装置とが、バスで接続されている楽音生成
   装置の楽音生成方法において、 前記演算処理装置での処理が、前記主記憶装置から楽音生成用データを、前記
   バスを介して読み出すステップと、 前記読み出しステップで読み出されたデータを用いて楽音を生成するステップ
   とを含み、 前記読み出しステップと生成ステップは、楽音のサンプリング周期のｎ倍（但
   し、ｎは２以上の整数）のデータを一括して取り扱うことを特徴とする楽音生成
   方法。
9. 【請求項９】 前記ｎは、所定の楽音の発音が要求されてから、前記生成スッテ
   ップにより前記所定の楽音が生成され、発音されるまでの遅延時間が、使用者が
   認識されず、かつ、前記バスを有効に利用できる値になるように設定されること
   を特徴とする請求項８に記載の楽音生成方法。
10. 【請求項１０】 演算処理装置と主記憶装置とがバスで接続されている楽音生成
    装置に用いられ、その処理を楽音生成装置に実行させ、コンピュータが読み取り
    可能なプログラムを提供する提供媒体において、 前記演算処理装置での処理が、前記主記憶装置から楽音生成用データを、前記
    バスを介して読み出すステップと、 前記読み出しステップで読み出されたデータを用いて楽音を生成する生成ステ
    ップとを含み、 前記読み出しステップと生成ステップは、楽音のサンプリング周期のｎ倍（但
    し、ｎは２以上の整数）のデータを一括して取り扱うように処理されるプログラ
    ムを提供する提供媒体。