CN1269028A - 用于全定制及半定制脉冲组的接口电路 - Google Patents

Abstract

一种集成电路,在其模拟电路部分FC(全定制)与数字电路部分SC(半定制)之间装有一种接口电路,以用于交换各个信号。该接口电路排列在接口框图的中心位置上。因此,可以事先预定导线的长度及负载大小,以便简化门电路及其驱动能力的选择工作,同时,还能确保准确模拟SC部分的脉冲。在发明的继续发展中,涉及到预定信号的应用,还涉及到依次将信号接到接口电路朝向数字电路部分的输出端子上。

Description

用于全定制及半定制脉冲组的接口电路

本专利申请涉及具有权利要求1前序部分所述特征的一种集成电路。

对于一些复杂程度较高的集成电路IC，它们都含有模拟电路部分FC(用于：全定制)以及数字电路部分SC(用于：半定制)，且带有多个脉冲组。SC部分总共包含有一个脉冲组，其形式为一种脉冲树，而FC部分则包含多个脉冲组。在实现FC部分的脉冲组时，它可根据以下条件以一种脉冲树的形式从各个FC脉冲组之间分离出来，这些条件有：FC部分的不规则线路结构；必要时所需要的较大驱动能力；有时还要尤其考虑到脉冲的宽度，这在专业电路中也被称作专用脉冲。

当成百个数据信号从FC脉冲组过渡到SC脉冲组时，或者相反地，当信号从SC脉冲组过渡到FC脉冲组时，要想做到准确模拟，难度都很大，而且，在测试接口信号的时候，若同时还想建立和安装一个设计，且希望其耗费的时间可不受约束，这都是很困难的。

在SC部分内，首先由门选择电路对VHDL码进行转换作用。通过一种位置&线路的算法，这些门电路被局部分散地放置在线路中。为此，对于每个单个的SC输入/输出信号I/O(输入/输出)，都需要一个单独的时间脉冲。在大量I/O信号处于局部分散的情形下，再也不可能根据线路数据进行准确的脉冲模拟了。

此外，对于每个FC输出信号，在选择其驱动能力时，必须考虑其单个信号在可控SC门电路处的输入容量，以及引入的延迟时间等等，对此，这些值要经过一种位置&线路算法后才能被使用，也就是说，它们在设计的较晚阶段才被使用。

本专利申请的目的就是为了克服上述困难。

根据权利要求1的特征部分所述的特征，本申请可解决以上问题。

本专利申请具有以下优点：

—采用特征标准元件，由此可实现一种封闭的回路，同时，根据抽取的线路数据，还能对SC部分实行既完全又准确的脉冲模拟。

—预先给定接口门电路及其在线路中的位置，这样，选择相应FC门电路的尺寸就会变得非常简单，特别地，在根据给定的导线长度及负载来选择驱动器时，其过程也会大大得到简单。

发明的优选改进展在从属权利要求中给出。

为了便于理解，下面根据附图来详细阐述本专利申请的一种实施例。其中：

附图1为本专利申请的一种集成电路简图；

附图2为附图1中接口I处的电路原理图；

附图3，4，5及6为接口单元I的详细电路图。

在附图中，相同的符号表示相同的元件。

附图1示出了一种集成电路IC的布置(线路)图，它的结构比较复杂，典型地，它可带3百万个晶体管。该集成电路带有一个SC部分和一个FC部分，SC部分在实施时基本上为一种数字电路技术，下文称之为数字电路部分，而FC部分在实施时基本上为一种模拟电路技术，下文称之为模拟电路部分。在集成电路的周围有一个衬垫区PB，附图只示出了几个典型的接触面PAD。数字电路部分SC带有一个脉冲组TDS，如图所示，其构成形式可为一种脉冲树。模拟电路部分FC则带有多个脉冲组TDC1，...，TDCn_1及TDCn。根据本专利申请，在数字电路部分与模拟电路部分之间装有一种接口I。从数字电路部分输至模拟电路部分的信号，或者从模拟电路部分输至数字电路部分的信号，可经过接口I进行传送。在本专利申请的一种具体实施方案中，从一个电路部分输至另一个电路部分的所有信号都要经过接口I进行传送。根据本专利申请的一种优选实施方案，从数字电路部分输至模拟电路部分的所有信号，以及从模拟电路部分输至数字电路部分的所有信号，都要经过接口I进行传送。电路框图fc_sc0，fc_sc1以及sc_fc都包含在一个总接口之内，且位于集成电路的数字电路部分与模拟电路部分之间的中心位置上。

附图2详细地示出了接口单元I。为了将信号DIN_(i-1)、DIN_(i)从模拟电路部分输送到数字电路部分，电路提供了框图fc_sc0及fc_sc1。为了将数字信号从数字电路部分输送到模拟电路部分，电路提供了框图sc_fc。电路框图fc_sc及sc_fc的数目对应于传送信号的数目。电路框图上装载有第一个脉冲信号CK_FC、第二个脉冲信号CK_SC、信号TEST以及激发信号SCAN_EN等。信号TEST为高电平“1”时表示有效信号。电路框图还带有一种输入端子SCAN_IN。电路框图fc_sc0、fc_sc1的输出端D_OUTSC接在其它电路框图fc_sc0、fc_sc1的输入端子SCAN_IN上。

第一个脉冲信号CK_FC可以与第二个脉冲信号CK_SC的频率相同，且相互可有半个脉冲周期的相差。

附图3详细地示出了电路框图单元fc_sc0。在触发器FF1的数据输入端上，接有模拟电路部分提供的数字信号D_IN，它的触发输入端上则接有第一个脉冲信号CK_FC。门电路AND实现的是一种与逻辑功能，在其输入侧，除接有一个来自触发器FF1输出侧的信号外，另外还接有一个倒置的TEST信号。在数据预选器MUX(多路复用器)的输入侧，接有来自门电路AND的输出侧信号及一个SCANIN信号。根据信号SCAN_EN的大小，数据预选器的两个输入信号中有一个被接通到输出端子上。在触发器FF2的数据输入端上，接有数据预选器输出侧发出的信号，而它的触发输入端上则接有第二个脉冲信号CK_SC。触发器FF2的输出端提供有D_OUTSC及D_OUT两种信号，在此，信号D_OUT是通过缓冲器B的中间放大作用得到的。

首先，将发生以下情况，一方面，TEST为低电平信号“0”，因此它不产生作用，门电路AND的另一个输入信号便可以通过，另一方面，SCANEN的信号状态能够让门电路AND的输出信号通过。信号D_IN同脉冲信号CK_FC一起，由触发器FF1进行接收，然后再送入触发器FF2，继而连同脉冲信号CK_SC一起，由触发器FF2送入数字电路部分。

假使信号TEST为高电平信号“1”，它便产生有效作用，为此，对于逻辑与功能门电路AND，不管其另一个输入端为何种电平，它的输出侧都一直是低电平信号“0”，之后也形成D_OUTSC及D_OUT信号。由于TEST的有效作用，所有电路框图fc_sc0的输出信号D_OUT都被置为低电平“0”。附图3及4所示的TEST信号在数字电路的输入端生成预定的信号，以便对SC部分进行分离测试。

如果SCANEN的信号状态能够使数据预选器MUX的SCANIN信号通过，那么该信号也就可从电路框图fc_sc0、fc_sc1及sc_fc中通过。于是，第一个电路框图中输入的SCANIN信号会在所有电路框图fc_sc、fc_sc1、sc_fc中出现。在所有接通FF输出信号DOUT_SC的过程中，都依次经过了SCANEN信号、多路复用器MUX以及触发器FF2等的作用，我们可将该次序作为一种扫描路径。通过建立这种扫描路径，可对所有的接口数据信号进行监视。

在附图3展示的电路框图fc_sc0中，门电路在实施时为一种逻辑与功能，附图4的电路框图fc_sc1则与fc_sc0不同，它的门电路在实施时为一种逻辑或门OR1。TEST信号为有效状态时，不论门电路OR1的另一个输入端为何种电平，它的输出信号都是高电平“1”，之后也形成信号D_OUTSC及D_OUT。于是，在有效信号TEST的作用下，所有电路框图fc_sc1的输出端都可置为高电平信号“1”。

附图5详细地示出了电路框图单元sc_fc。数据预选器MUX的输入侧接有一个来自数字电路部分的数字信号D_IN，此外还接有一个SCANIN信号。根据信号SCAN_EN的大小，数据预选器的两个输入信号中有一个被接通到输出端子上。在触发器FF2的数据输入端上，接有数据预选器输出侧发出的信号，而它的触发输入端上则接有第二个脉冲信号CK_SC。触发器FF2的输出端提供有D_OUTSC信号。在触发器FF1的数据输入端上，接有一个来自触发器FF2输出侧的信号D_OUTSC，而它的触发输入端上则接有第一个脉冲信号CK_FC。触发器FF1的输出端将D_OUT信号提供给模拟电路部分，在此，信号D_OUT是通过缓冲器B的中间放大作用得到的。

附图6示出了一种脉冲延迟电路，利用该电路，可将现有的脉冲信号CK_FC变成一个带有固定相位延迟的脉冲信号CK_DELAY，然后将它作为CK_SC脉冲。

逻辑或门OR2的一个输入端上接有脉冲信号CK_FC，另一个输入端则与参考电位(大地)相连。数据预选器MUX的输入侧接有或门OR2的输出信号，同时也接入参考电位(大地)。数据预选器的选择输入端也接在参考电位上。数据预选器的输出信号在经过变换器INV1、INV2、无倒置缓冲器B的作用后，变成可使用的延迟信号CK_DELAY。

利用附图6所示的接口电路，可对附图3、4、5接口电路的延迟作用进行调谐，这样，FC脉冲就能控制住SC脉冲树，使两个脉冲组之间产生足够的时间延迟，在接口内部，建立、安装所需的时间损耗也就得到了消除。

Claims (8)

1.一种集成电路(IC)，它包括

—一个基本由模拟电路技术构成的模拟电路部分(FC)，该部分带有第一个脉冲组(TDC1，...，TDCn)，以生成第一种脉冲信号(CK_FC)，

—一个基本由数字电路技术构成的数字电路部分(SC)，该部分带有一个脉冲组(TDS)，以生成第二种脉冲信号(CK_SC)，

其特征在于，

—在模拟电路部分与数字电路部分之间插入一种接口电路，在该接口电路中，从数字电路部分输送到模拟电路部分的数据信号，首先由第二个脉冲信号脉冲化，然后再与第一个脉冲信号一起送至模拟电路部分。

2.一种集成电路(IC)，它包括

—一个基本由模拟电路技术构成的模拟电路部分(FC)，该部分带有第一个脉冲组(TDC1，...，TDCn)，以生成第一种脉冲信号(CK_FC)，

—一个基本由数字电路技术构成的数字电路部分(SC)，该部分带有一个脉冲组(TDS)，以生成第二种脉冲信号(CK_SC)，

其特征在于，

在模拟电路部分与数字电路部分之间插入一种接口电路，在该接口电路中，从模拟电路部分输送到数字电路部分的数据信号，首先由第一个脉冲信号脉冲化，然后再与第二个脉冲信号一起送至数字电路部分。

3.一种集成电路(IC)，它包括

—一个基本由模拟电路技术构成的模拟电路部分(FC)，该部分带有第一个脉冲组(TDC1，...，TDCn)，以生成第一种脉冲信号(CK_FC)，

—一个基本由数字电路技术构成的数字电路部分(SC)，该部分带有一个脉冲组(TDS)，以生成第二种脉冲信号(CK_SC)，

其特征在于，

在模拟电路部分与数字电路部分之间插入一种接口电路，在该接口电路中，一方面，从模拟电路部分输送到数字电路部分的数据信号，首先由第一个脉冲信号脉冲化，然后再与第二个脉冲信号一起送至数字电路部分，另一方面，从数字电路部分输送到模拟电路部分的数据信号，首先由第二个脉冲信号脉冲化，然后再与第一个脉冲信号一起送至模拟电路部分。

4.根据上述权利要求之一的集成电路，其特征在于，

接口插在模拟电路部分与数字电路部分之间的中心位置上。

5.根据上述权利要求之一的集成电路，其特征在于，

模拟电路部分与数字电路部分之间的所有流通信号都经过接口电路传输。

6.根据上述权利要求之一的集成电路，其特征在于，

带有一种延迟电路，第一个脉冲信号在经过延迟作用后形成第二个脉冲信号。

7.根据上述权利要求2-6之一的集成电路，其特征在于，

接口根据信号TEST的大小，在其朝向数字电路的输出端上发出预定的信号“0”或“1”。

8.根据上述权利要求2-7之一的集成电路，其特征在于，

接口根据信号SCAN_EN的大小，将其朝向数字电路部分的输出端上的信号依次送至另一个输出端子上。

Images