JPH0756503B2 - 論理回路診断方法 - Google Patents
論理回路診断方法Info
- Publication number
- JPH0756503B2 JPH0756503B2 JP60263743A JP26374385A JPH0756503B2 JP H0756503 B2 JPH0756503 B2 JP H0756503B2 JP 60263743 A JP60263743 A JP 60263743A JP 26374385 A JP26374385 A JP 26374385A JP H0756503 B2 JPH0756503 B2 JP H0756503B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- logic
- scan
- data
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318572—Input/Output interfaces
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、論理回路の診断に関し、特に、診断用のスキ
ヤン回路を内蔵する論理回路の診断方法に関する。
ヤン回路を内蔵する論理回路の診断方法に関する。
ある程度以上の規模の論理回路は、データ保持段（フリ
ツプフロツプ群、ラツチ群等）を介して接続される複数
の論理ブロツク（通常は複数段の組合せ論理回路）から
構成される。LSIとして形成され、あるいはプリント配
線板上に実装された前記の型の論理回路は、診断用入力
データの設定と診断用出力データの読出しのために各デ
ータ保持段を直接制御するスキヤン回路を備え、論理ブ
ロツクとスキヤン回路とは、スキヤンイネーブルエツジ
ピンに印加される信号により、排他的に、すなわち、一
方が動作中は他方が非動作状態にあるように、制御され
るのが普通である。
ツプフロツプ群、ラツチ群等）を介して接続される複数
の論理ブロツク（通常は複数段の組合せ論理回路）から
構成される。LSIとして形成され、あるいはプリント配
線板上に実装された前記の型の論理回路は、診断用入力
データの設定と診断用出力データの読出しのために各デ
ータ保持段を直接制御するスキヤン回路を備え、論理ブ
ロツクとスキヤン回路とは、スキヤンイネーブルエツジ
ピンに印加される信号により、排他的に、すなわち、一
方が動作中は他方が非動作状態にあるように、制御され
るのが普通である。
このような論理回路の診断の従来方法は、特開昭60−10
2021号に記載されたように、全回路を、各論理ブロツク
とその入力側データ保持段及び出力側データ保持段とこ
れらに関連するスキヤン回路部分とからなる部分回路
に、論理的に分割し、各部分回路ごとに、スキヤン回路
部分を動作させて診断用入力データを入力側データ保持
段にて設定した後、スキヤン回路部分の動作を抑止して
論理ブロツクを動作させ、次いで再びスキヤン回路部分
を動作させて、出力側データ保持段に設定された論理ブ
ロツクからの出力を診断データとして読出すものであ
る。この方法は、論理ブロツクとデータ保持段からなる
論理回路系についての診断データを得るためのものであ
り、診断用入力データは、スキャン回路系が正常である
ことを前提に、論理回路系のどこに故障があるかを診断
できるように作成されている。したがつて、スキヤン回
路系（スキヤン回路に接続された各種エツジピンを含
む）についての診断は、このようにして得られた診断デ
ータからは行なうことができない。
2021号に記載されたように、全回路を、各論理ブロツク
とその入力側データ保持段及び出力側データ保持段とこ
れらに関連するスキヤン回路部分とからなる部分回路
に、論理的に分割し、各部分回路ごとに、スキヤン回路
部分を動作させて診断用入力データを入力側データ保持
段にて設定した後、スキヤン回路部分の動作を抑止して
論理ブロツクを動作させ、次いで再びスキヤン回路部分
を動作させて、出力側データ保持段に設定された論理ブ
ロツクからの出力を診断データとして読出すものであ
る。この方法は、論理ブロツクとデータ保持段からなる
論理回路系についての診断データを得るためのものであ
り、診断用入力データは、スキャン回路系が正常である
ことを前提に、論理回路系のどこに故障があるかを診断
できるように作成されている。したがつて、スキヤン回
路系（スキヤン回路に接続された各種エツジピンを含
む）についての診断は、このようにして得られた診断デ
ータからは行なうことができない。
もつとも、スキヤン回路系に故障があれば、それらは何
らかの形で診断データに反映されるから、それを解析す
れば、どこかに故障があることは発見できるけれども、
論理回路系の故障かスキヤン回路系の故障かを見分ける
ことは困難であり、まして、スキヤン回路系のどこに故
障があるかを突き止めること、すなわち診断は、全く不
可能である。さりとて、前記従来の手順で、診断用入力
データを工夫することにより、論理回路系のみならずス
キヤン回路系の故障までも一度に診断しようとすれば、
そのための診断用入力データの生成と診断データの解析
は、たとえ可能であるとしても、膨大な時間を要し、到
底実用的でない。
らかの形で診断データに反映されるから、それを解析す
れば、どこかに故障があることは発見できるけれども、
論理回路系の故障かスキヤン回路系の故障かを見分ける
ことは困難であり、まして、スキヤン回路系のどこに故
障があるかを突き止めること、すなわち診断は、全く不
可能である。さりとて、前記従来の手順で、診断用入力
データを工夫することにより、論理回路系のみならずス
キヤン回路系の故障までも一度に診断しようとすれば、
そのための診断用入力データの生成と診断データの解析
は、たとえ可能であるとしても、膨大な時間を要し、到
底実用的でない。
しかしながら、スキヤン回路系に故障があれば、前記の
ようにして得られた診断データから正しい結論を導くこ
とはできず、したがつて、スキヤン回路系についての診
断データを欠いては、充分な診断データとはいえない。
ようにして得られた診断データから正しい結論を導くこ
とはできず、したがつて、スキヤン回路系についての診
断データを欠いては、充分な診断データとはいえない。
本発明の目的は、診断用スキヤン回路を内蔵する論理回
路の診断のために、スキヤン回路系についての診断デー
タを含む総合的な診断データを収集することにある。
路の診断のために、スキヤン回路系についての診断デー
タを含む総合的な診断データを収集することにある。
本発明は、各論理ブロツクとその入力側及び出力側デー
タを保持段とそれらに関連するスキヤン回路部分とから
なる部分回路ごとに、そのスキヤン回路部分を用いて診
断データを採取する診断方法において、各部分回路ごと
にスキヤン回路のみを動作させて、その結果としての出
力保持段の内容を読出すことによりスキヤン回路系につ
いての診断データを得るステツプを、従来の論理回路系
のための診断ステツプに追加する。スキヤン回路の動作
中は論理ブロツクは動作しないから、本方法によりスキ
ヤン回路系についての診断データが得られる。
タを保持段とそれらに関連するスキヤン回路部分とから
なる部分回路ごとに、そのスキヤン回路部分を用いて診
断データを採取する診断方法において、各部分回路ごと
にスキヤン回路のみを動作させて、その結果としての出
力保持段の内容を読出すことによりスキヤン回路系につ
いての診断データを得るステツプを、従来の論理回路系
のための診断ステツプに追加する。スキヤン回路の動作
中は論理ブロツクは動作しないから、本方法によりスキ
ヤン回路系についての診断データが得られる。
第３図は、診断の対象となる論理回路の一例を概念的に
示す。ブロツク１は、LSIとして形成され、あるいはプ
リント配線板上に実装された論理回路の全体を表わして
おり、この論理回路は、診断の目的で、複数の部分回路
２に論理的に分割される。各部分回路２は、組合せ論理
回路からなる論理ブロツク３と、入力側フリツプフロツ
プ段（以下入力FF段という）４と、出力側フリツプフロ
ツプ段（以下出力FF段という）５と、これらに関連する
スキヤン回路部分６とからなる。スキヤンイネーブルエ
ツジピン７が“0"値にある時は、スキヤン回路部分６が
非動作状態で、論理ブロツク３が動作状態にあり、スキ
ヤンイネーブルエツジピン７が“1"値にある時は、スキ
ヤン回路部分６が動作状態で、論理ブロツク３が非動作
状態にある。通常動作時には、スキヤンイネーブルエツ
ジピン７に“0"が与えられて、スキヤン回路部分６の動
作は抑止され、論理ブロツク３は、入力FF段４の内容に
論理演算を行なつて、その結果を出力FF段５に入れる。
示す。ブロツク１は、LSIとして形成され、あるいはプ
リント配線板上に実装された論理回路の全体を表わして
おり、この論理回路は、診断の目的で、複数の部分回路
２に論理的に分割される。各部分回路２は、組合せ論理
回路からなる論理ブロツク３と、入力側フリツプフロツ
プ段（以下入力FF段という）４と、出力側フリツプフロ
ツプ段（以下出力FF段という）５と、これらに関連する
スキヤン回路部分６とからなる。スキヤンイネーブルエ
ツジピン７が“0"値にある時は、スキヤン回路部分６が
非動作状態で、論理ブロツク３が動作状態にあり、スキ
ヤンイネーブルエツジピン７が“1"値にある時は、スキ
ヤン回路部分６が動作状態で、論理ブロツク３が非動作
状態にある。通常動作時には、スキヤンイネーブルエツ
ジピン７に“0"が与えられて、スキヤン回路部分６の動
作は抑止され、論理ブロツク３は、入力FF段４の内容に
論理演算を行なつて、その結果を出力FF段５に入れる。
第２図は、従来の方法による論理回路系の診断が行なわ
れるときの、部分回路２を示す。入力FF段４は、入力端
点（入力値設定点）として使用され、出力FF段５は、出
力端点（出力値観測点）として使用される。最初に、ス
キヤンイネーブルエツジピン７に、“1"が与えられて、
スキヤン回路部分６を動作させ、それにより、予め定め
られた診断用入力データを入力FF段４に設定（スキヤン
イン）し、それから、スキヤンイネーブルエツジピン７
に“0"を与えて、スキヤン回路部分６の動作を抑止する
とともに、論理ブロツク３を動作させて、その演算結果
を出力FF段５に受取る。出力FF段５の内容は、再びスキ
ヤンイネーブルエツジピン７に“1"を与えてスキヤン回
路部分を動作させることにより、診断データとして外部
に取出される（スキヤンアウト）。論理ブロツク３の動
作中にもしもスキヤン回路部分６が動作を続けると、入
力端点としての入力FF段４の内容が変化するおそれがあ
り、その場合には、予定された診断用入力データとは異
なるデータに対する演算結果が読出されることになり、
適正な診断データを得ることができない。これを防ぐた
めに、論理ブロツク３の動作とスキヤン回路部分６の動
作が排他的に制御されるのである。しかし、このように
して得られた診断データからは、既述のように、スキヤ
ン回路部分６の故障（特に“0"縮退故障又は“1"縮退故
障）を診断することができない。
れるときの、部分回路２を示す。入力FF段４は、入力端
点（入力値設定点）として使用され、出力FF段５は、出
力端点（出力値観測点）として使用される。最初に、ス
キヤンイネーブルエツジピン７に、“1"が与えられて、
スキヤン回路部分６を動作させ、それにより、予め定め
られた診断用入力データを入力FF段４に設定（スキヤン
イン）し、それから、スキヤンイネーブルエツジピン７
に“0"を与えて、スキヤン回路部分６の動作を抑止する
とともに、論理ブロツク３を動作させて、その演算結果
を出力FF段５に受取る。出力FF段５の内容は、再びスキ
ヤンイネーブルエツジピン７に“1"を与えてスキヤン回
路部分を動作させることにより、診断データとして外部
に取出される（スキヤンアウト）。論理ブロツク３の動
作中にもしもスキヤン回路部分６が動作を続けると、入
力端点としての入力FF段４の内容が変化するおそれがあ
り、その場合には、予定された診断用入力データとは異
なるデータに対する演算結果が読出されることになり、
適正な診断データを得ることができない。これを防ぐた
めに、論理ブロツク３の動作とスキヤン回路部分６の動
作が排他的に制御されるのである。しかし、このように
して得られた診断データからは、既述のように、スキヤ
ン回路部分６の故障（特に“0"縮退故障又は“1"縮退故
障）を診断することができない。
第１図は、本発明によるスキヤン回路系の診断が行なわ
れるときの、部分回路２を示す。スキヤンイネーブルエ
ツジピン７には“1"が与えられ、したがつて、スキヤン
回路部分６は動作状態にあり、論理ブロツク３は非動作
状態にある。入力FF段４は不確定値（ハザード）挿入素
子群として扱われ、したがつて、スキヤン回路部分６
は、動作しても、入力FF段４に特定の値を設定すること
はしない。入力FF段４に対するこの処置は、入力FF段を
操作対象から除外することにより、診断用入力データの
量の節減をもたらす。ある部分回路の入力側FF段４は、
他の部分回路の出力側FF段５であり、そして、診断はす
べての部分回路について行なわれるので、ある部分回路
の入力側FF段４は、他の部分回路の出力側FF段５として
診断されることになり、したがつて、各部分回路の診断
に際しては、その入力側FF段の診断を省略することがで
きる。スキヤン回路部分６は、出力FF段５に診断用入力
データをスキヤンインし、その内容をスキヤンアウトす
ることにより、診断データを作成する。
れるときの、部分回路２を示す。スキヤンイネーブルエ
ツジピン７には“1"が与えられ、したがつて、スキヤン
回路部分６は動作状態にあり、論理ブロツク３は非動作
状態にある。入力FF段４は不確定値（ハザード）挿入素
子群として扱われ、したがつて、スキヤン回路部分６
は、動作しても、入力FF段４に特定の値を設定すること
はしない。入力FF段４に対するこの処置は、入力FF段を
操作対象から除外することにより、診断用入力データの
量の節減をもたらす。ある部分回路の入力側FF段４は、
他の部分回路の出力側FF段５であり、そして、診断はす
べての部分回路について行なわれるので、ある部分回路
の入力側FF段４は、他の部分回路の出力側FF段５として
診断されることになり、したがつて、各部分回路の診断
に際しては、その入力側FF段の診断を省略することがで
きる。スキヤン回路部分６は、出力FF段５に診断用入力
データをスキヤンインし、その内容をスキヤンアウトす
ることにより、診断データを作成する。
この手順では、論理ブロツクが動作しないので、得られ
る診断データには論理ブロツクの故障が全く反映されて
おらず、したがつて、スキヤン回路系の故障診断が極め
て容易になる。もつとも、この診断データには、出力側
データ保持段の故障が反映されているが、出力側データ
保持段の故障は、従来の論理回路系診断データから診断
することができるので、両診断データの解析結果を組合
せることにより、出力側データ保持段の故障とスキヤン
回路系の故障を見分けることは容易である。
る診断データには論理ブロツクの故障が全く反映されて
おらず、したがつて、スキヤン回路系の故障診断が極め
て容易になる。もつとも、この診断データには、出力側
データ保持段の故障が反映されているが、出力側データ
保持段の故障は、従来の論理回路系診断データから診断
することができるので、両診断データの解析結果を組合
せることにより、出力側データ保持段の故障とスキヤン
回路系の故障を見分けることは容易である。
第４図は、本発明による診断過程の一例を示すフローチ
ヤートである。ステツプ10,11は、従来方法による論理
回路系の診断である。ステツプ10において、第３図に示
されるような一つの部分回路２が形成され、ステツプ11
において、その論理ブロツク３及び入・出力FF段4,5に
ついての診断データが作成される。これらのステツプが
相次ぐ部分回路について繰返されて、診断対象回路１内
の論理回路系の全体についての診断データが収集され
る。
ヤートである。ステツプ10,11は、従来方法による論理
回路系の診断である。ステツプ10において、第３図に示
されるような一つの部分回路２が形成され、ステツプ11
において、その論理ブロツク３及び入・出力FF段4,5に
ついての診断データが作成される。これらのステツプが
相次ぐ部分回路について繰返されて、診断対象回路１内
の論理回路系の全体についての診断データが収集され
る。
次いで、本発明の特徴であるスキヤン回路系の診断が行
なわれる。ステツプ12において、第１図に示されるよう
な一つの部分回路２が形成され、ステツプ13において、
そのスキヤン回路部分６についての診断データの作成
が、前述のようにして行なわれる。これらのステツプが
相次ぐ部分回路について繰返されて、スキヤン回路系の
全体についての診断データが収集され、かくて、診断対
象回路１の全体（論理回路系とスキヤン回路系）につい
ての完全な診断データが得られる。
なわれる。ステツプ12において、第１図に示されるよう
な一つの部分回路２が形成され、ステツプ13において、
そのスキヤン回路部分６についての診断データの作成
が、前述のようにして行なわれる。これらのステツプが
相次ぐ部分回路について繰返されて、スキヤン回路系の
全体についての診断データが収集され、かくて、診断対
象回路１の全体（論理回路系とスキヤン回路系）につい
ての完全な診断データが得られる。
本発明によれば、従来方法によつては診断できないスキ
ヤン回路系の縮退故障を容易に診断することができる。
スキヤン回路系は論理回路全体の数十％を占めるから、
少なくともその程度の故障検出率の向上が期待できる。
ヤン回路系の縮退故障を容易に診断することができる。
スキヤン回路系は論理回路全体の数十％を占めるから、
少なくともその程度の故障検出率の向上が期待できる。
第１図は本発明による診断のための部分回路のブロツク
ダイヤグラム、第２図は従来方法による診断のための部
分回路のブロツクダイヤグラム、第３図は診断対象回路
の全体のブロツクダイヤグラム、第４図は本発明の一実
施例の診断過程のフローチャートである。 ２……部分回路、３……論理ブロツク、４……入力側デ
ータ保持段、５……出力側データ保持段、６……スキヤ
ン回路部分、12,13……スキヤン回路部分診断ステツ
プ。
ダイヤグラム、第２図は従来方法による診断のための部
分回路のブロツクダイヤグラム、第３図は診断対象回路
の全体のブロツクダイヤグラム、第４図は本発明の一実
施例の診断過程のフローチャートである。 ２……部分回路、３……論理ブロツク、４……入力側デ
ータ保持段、５……出力側データ保持段、６……スキヤ
ン回路部分、12,13……スキヤン回路部分診断ステツ
プ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石山 俊 神奈川県秦野市堀山下１番地 株式会社日 立製作所神奈川工場内
Claims (2)
- 【請求項１】複数の論理ブロツクと、各前記論理ブロツ
クの間に介在する複数のデータ保持段と、診断のために
各前記データ保持段への値の設定とその内容の読出しと
を制御し前記論理ブロツクと排他的に動作するスキヤン
回路系とを有する論理回路の診断のために、各前記論理
ブロツクとその入力側及び出力側のデータ保持段とそれ
らに関連するスキヤン回路部分とからなる部分回路ごと
に前記スキヤン回路部分を用いて診断データを採取する
方法において、各前記部分回路ごとにそのスキヤン回路
部分のみを動作させてその結果としての出力側データ保
持段の内容を読出すことにより前記スキヤン回路系につ
いての診断データを得るステツプを含む、論理回路診断
方法。 - 【請求項２】特許請求の範囲１において、前記ステツプ
の遂行に際して診断対象部分回路の入力側データ保持段
は不確定値挿入素子群として扱われる、論理回路診断方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60263743A JPH0756503B2 (ja) | 1985-11-26 | 1985-11-26 | 論理回路診断方法 |
| US06/935,259 US4743840A (en) | 1985-11-26 | 1986-11-26 | Diagnosing method for logic circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60263743A JPH0756503B2 (ja) | 1985-11-26 | 1985-11-26 | 論理回路診断方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62124470A JPS62124470A (ja) | 1987-06-05 |
| JPH0756503B2 true JPH0756503B2 (ja) | 1995-06-14 |
Family
ID=17393670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60263743A Expired - Lifetime JPH0756503B2 (ja) | 1985-11-26 | 1985-11-26 | 論理回路診断方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4743840A (ja) |
| JP (1) | JPH0756503B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6480884A (en) * | 1987-09-24 | 1989-03-27 | Toshiba Corp | Scan path constituting method |
| US5008885A (en) * | 1988-12-29 | 1991-04-16 | International Business Machines Corporation | Event-controlled error injection system |
| US5179345A (en) * | 1989-12-13 | 1993-01-12 | International Business Machines Corporation | Method and apparatus for analog testing |
| US5095747A (en) * | 1989-12-26 | 1992-03-17 | Barnstead Thermolyne Corporation | Cryogenic liquid level sensing apparatus |
| US5153882A (en) * | 1990-03-29 | 1992-10-06 | National Semiconductor Corporation | Serial scan diagnostics apparatus and method for a memory device |
| JPH0599993A (ja) * | 1991-04-15 | 1993-04-23 | Internatl Business Mach Corp <Ibm> | 試験可能な走査ストリングを有する論理回路 |
| FR2716019B1 (fr) * | 1994-02-04 | 1996-04-26 | Sgs Thomson Microelectronics | Circuit de traitement numérique comportant des registres de test. |
| DE19737589C1 (de) * | 1997-08-28 | 1998-11-26 | Siemens Ag | Interfaceschaltung für fullcustom- und semicustom-Taktdomänen |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6015569A (ja) * | 1983-07-08 | 1985-01-26 | Hitachi Ltd | 論理パッケージの診断方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5283046A (en) * | 1975-12-30 | 1977-07-11 | Fujitsu Ltd | Check system of error detection circuit |
| JPS5483341A (en) * | 1977-12-15 | 1979-07-03 | Nec Corp | Digital integrated circuit |
| US4567593A (en) * | 1983-10-06 | 1986-01-28 | Honeywell Information Systems Inc. | Apparatus for verification of a signal transfer in a preselected path in a data processing system |
| JPS6095369A (ja) * | 1983-10-31 | 1985-05-28 | Hitachi Ltd | テストパターン発生方法 |
| EP0146661B1 (fr) * | 1983-12-28 | 1988-03-02 | International Business Machines Corporation | Procédé de diagnostic électrique pour identifier une cellule défectueuse dans une chaîne de cellules formant un registre à décalage |
| US4625313A (en) * | 1984-07-06 | 1986-11-25 | Tektronix, Inc. | Method and apparatus for testing electronic equipment |
| US4602210A (en) * | 1984-12-28 | 1986-07-22 | General Electric Company | Multiplexed-access scan testable integrated circuit |
-
1985
- 1985-11-26 JP JP60263743A patent/JPH0756503B2/ja not_active Expired - Lifetime
-
1986
- 1986-11-26 US US06/935,259 patent/US4743840A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6015569A (ja) * | 1983-07-08 | 1985-01-26 | Hitachi Ltd | 論理パッケージの診断方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4743840A (en) | 1988-05-10 |
| JPS62124470A (ja) | 1987-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4601034A (en) | Method and apparatus for testing very large scale integrated memory circuits | |
| JP3265614B2 (ja) | 検査系列生成方法 | |
| US5570376A (en) | Method and apparatus for identifying faults within a system | |
| Kundu | On diagnosis of faults in a scan-chain | |
| US20020176288A1 (en) | Semiconductor integrated circuit device and test method thereof | |
| Kundu | Diagnosing scan chain faults | |
| JPH0827738B2 (ja) | オンラインテスト方法 | |
| JPH0756503B2 (ja) | 論理回路診断方法 | |
| US5515517A (en) | Data processing device with test circuit | |
| US7111212B2 (en) | Debugging system for semiconductor integrated circuit | |
| JP2837703B2 (ja) | 故障診断装置 | |
| JP3180303B2 (ja) | プリント板における論理素子間接続状態の診断方法 | |
| JPH11101859A (ja) | 半導体装置 | |
| JPS6046742B2 (ja) | 情報処理装置診断方式 | |
| JPH0766030B2 (ja) | 論理パッケージの診断方法 | |
| JP2501202B2 (ja) | 論理回路診断方法 | |
| JPH1183945A (ja) | 論理回路の故障診断方式 | |
| JPH03105431A (ja) | 大規模集積回路の故障診断方法 | |
| Chakraborty et al. | Automatic test generation for digital electronic circuits | |
| JPS6319571A (ja) | 集積回路 | |
| JPH0782071B2 (ja) | 故障診断機能を有する論理回路 | |
| JPS6342482A (ja) | チツプ品名判別方式 | |
| JPS59121434A (ja) | 論理回路装置 | |
| JPH0389178A (ja) | 半導体集積回路 | |
| JPS5833581B2 (ja) | 診断に適した論理パッケ−ジ |