CN1267180A - 其上将连接电子部件的端子结构 - Google Patents

其上将连接电子部件的端子结构 Download PDF

Info

Publication number
CN1267180A
CN1267180A CN00103436A CN00103436A CN1267180A CN 1267180 A CN1267180 A CN 1267180A CN 00103436 A CN00103436 A CN 00103436A CN 00103436 A CN00103436 A CN 00103436A CN 1267180 A CN1267180 A CN 1267180A
Authority
CN
China
Prior art keywords
connecting portion
electrode connecting
splicing ear
terminal structure
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00103436A
Other languages
English (en)
Other versions
CN1183810C (zh
Inventor
斋藤浩一
杉山和弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN1267180A publication Critical patent/CN1267180A/zh
Application granted granted Critical
Publication of CN1183810C publication Critical patent/CN1183810C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47L—DOMESTIC WASHING OR CLEANING; SUCTION CLEANERS IN GENERAL
    • A47L9/00—Details or accessories of suction cleaners, e.g. mechanical means for controlling the suction or for effecting pulsating action; Storing devices specially adapted to suction cleaners or parts thereof; Carrying-vehicles specially adapted for suction cleaners
    • A47L9/10—Filters; Dust separators; Dust removal; Automatic exchange of filters
    • A47L9/14—Bags or the like; Rigid filtering receptacles; Attachment of, or closures for, bags or receptacles
    • A47L9/1427—Means for mounting or attaching bags or filtering receptacles in suction cleaners; Adapters
    • A47L9/1436—Connecting plates, e.g. collars, end closures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

在薄膜衬底的上表面上设置连接端子。各端子包括电极连接部分和与电极连接部分的末端连接的圆形增强部分。在半导体芯片的下表面上按预定间距P设置连接电极。可以减小连接电极的侧边长度L和间距P,以实现精细定位。在这种情况下,考虑到连接精度,将连接端子1的宽度T减小到某一程度。尽管如此,如果各连接端子的增强部分的直径等于连接电极侧边长度L,那么该增强部分也很难从薄膜衬底上剥落。

Description

其上将连接电子部件的端子结构
本发明涉及其上将连接例如半导体芯片之类的电子部件的端子结构。
某些类型的液晶显示器例如包括液晶显示板、对液晶板供给数据和控制信号的电路板、和连接液晶板与电路板的柔性布线板。柔性布线板可以是被称为“COF(薄膜上的芯片)”的东西，它包括薄膜衬底和安装于该薄膜衬底上的半导体芯片。例如，该半导体芯片为用于驱动液晶板的LSI。
这种常规的柔性布线板具有配置于薄膜衬底上表面上的连接端子和配置于半导体芯片下表面上的连接电极。图8表示连接端子与连接电极之间的位置关系。腐蚀通过直接淀积或使用粘接剂叠置于薄膜衬底(未示出)上的铜箔等，形成了连接端子1。它们是直线状的，彼此平行和间隔预定间距地排列。连接电极2(凸起电极)的截面为正方形，该连接电极设置于半导体芯片下表面上，并且按与连接端子1的间距相同的间隔并排排列。利用各向异性的导电粘接剂(未示出)，电极2与连接端子1连接。由此在薄膜衬底上安装半导体芯片。
正方形连接电极2的各侧边长度为L，按间距P排列连接电极2。因此，在任何两个相邻连接电极2之间的间隙D为(P-L)。假定半导体芯片连接到薄膜衬底上的精度是±A。那么，必须防止各连接端子1位移到其一个边缘超出一个连接电极2的左侧或右侧。为此，连接端子1的宽度T必须最大为(L-2A)。即，考虑到连接精度±A，宽度T必须最大为(L-2A)，以减小连接电极2的侧边长度L和间距P，从而实现精细定位。结果，连接端子1的宽度T远远小于连接电极2的侧边长度L。端子1相对于薄膜衬底的剥离强度不可避免地较小。特别是，各连接端子1的端部很可能与薄膜衬底剥离。由此不可避免地存在对精细定位的限制。
本发明的目的在于提供一种端子结构，即使以短的间距设置端子，也可以以高粘结强度在其上连接电子部件。
按照本发明的端子结构包括衬底和多个连接端子。在衬底上以预定间距设置连接端子。各连接端子具有电极连接部分和增强部分。电极连接部分有预定宽度。增强部分设置于电极连接部分附近，具有大于电极连接部分宽度的最大宽度。
在下列说明中将提出本发明的其它目的和优点，并且在某种程度上，根据该说明将明了或可从本发明的实施中理解本发明的其它目的和优点。利用以下特别指出的那些装置和其组合，可实现本发明的目的和优点。
结合上面给出的概括说明和下面将给出的最佳实施例的详细描述，包含于说明书中且构成说明书一部分的附图将展示本发明的优选实施例，用于解释发明的原理。
图1是表示本发明第一实施例的其上连接半导体芯片的端子结构的放大平面图，展示设置于薄膜衬底上表面上的连接端子与设置于半导体芯片下表面上的连接电极之间的位置关系；
图2是表示以特殊方式将半导体芯片连接于薄膜衬底上的平面图；
图3是沿图2中线III-III截取的剖面图；
图4是表示本发明第二实施例的其上连接半导体芯片的端子结构的放大平面图，展示设置于薄膜衬底上表面上的连接端子与设置于半导体芯片下表面上的连接电极之间的位置关系；
图5是表示本发明第三实施例的端子结构的放大平面图，展示设置于薄膜衬底上表面上的连接端子与设置于半导体芯片下表面上的连接电极之间的位置关系；
图6A-6C是表示分别设置于薄膜衬底上的连接电极的三个不同类型的增强部分的平面图；
图7是表示以另一种方式连接于薄膜衬底上的半导体芯片的剖面图；和
图8是表示常规柔性布线板的平面图，展示设置于薄膜衬底上表面上的连接端子与设置于半导体芯片下表面上的连接电极之间的位置关系。
图1表示本发明第一实施例的柔性布线板10。柔性布线板10包括薄膜衬底和配置于薄膜衬底上表面上的连接端子11。更具体地说，图1展示连接端子11与设置于半导体芯片下表面上的连接电极12之间的位置关系。腐蚀直接形成于薄膜衬底上的导电膜，例如铜箔，形成连接端子11(参见图2和3)。可如下那样有效地形成连接端子11。首先，利用溅射或化学镀敷形成厚度为几千埃的诸如铜之类的第一金属膜。接着，利用电解电镀在第一膜上形成厚度为5-20μm的相同金属的第二金属膜，由此形成两层膜。最后，用众所周知的光刻法构图该两层膜。
以预定间距设置连接端子11。各连接端子11包括直线形主体部分11a和圆形增强部分11b。增强部分11b与主体部分11a的一个端部形成为一体。主体部分11a的与增强部分11b相邻的部分是电极连接部分11c，如后面所述，在电极连接部分11c上将连接半导体芯片的一个连接电极12。
在半导体芯片的下表面上设置连接电极12(凸起电极)(下面参照图2和3描述)。连接电极12基本上是正方形的。电极12并排设置并按与连接端子11相同的间距间隔开。利用焊料等，电极12分别连接于连接端子11的电极连接部分11c上。
正方形连接电极12的各侧边长度为L，连接电极12按间距P设置。因此在任何两个相邻连接电极12之间的间隙D为(P-L)。假定半导体芯片连接到薄膜衬底上的精度是±A。那么，必须防止各连接端子11位移到其一个边缘超出一个连接电极12的左侧或右侧。为此，连接端子11的宽度T必须最大为(L-2A)。可以减小连接电极12的侧边长度L和间距P，以实现精细定位。在这种情况下，考虑到连接精度±A，将连接端子11的宽度T减小到(L-2A)。尽管这样，如果各连接端子11的增强部分11b具有几乎与连接电极12的侧边长度L相等的直径(最大宽度)，那么增强部分11b也很难从薄膜衬底上剥落。这可实现更好的精细定位。
图2是表示连接于参照图1所述结构的柔性布线板10上的半导体芯片20的平面图。图3是沿图2中线III-III截取的剖面图。
如图2所示，用点划线表示的半导体芯片20具有两排彼此间隔开的连接电极12。第一排设置于芯片20的长边边缘。第二排设置于芯片20的另一长边边缘。如图3所示，柔性布线板10包括薄膜衬底13和多个连接端子11。薄膜衬底13由聚酰亚胺等制备并具有20-50μm的厚度。在薄膜衬底13上直接形成连接端子11，并这样排列连接端子11，以便当半导体芯片20安装于薄膜衬底13上时它们与连接电极12对准。各连接端子11的增强部分11b位于半导体芯片20的中心部分。各连接端子11的包括电极连接部分11c的主体部分11a从增强部分11b延伸到薄膜衬底13的一个长边边缘。应该指出，电极连接部分11c与半导体芯片20的一个连接电极12对准。也就是说，芯片20的各连接电极12与一个连接端子11的电极连接部分11c连接。电极连接部分11c位于连接端子11的增强部分11b附近。借助增强部分11b，各连接端子11的末端部分牢固地连接于薄膜衬底13上。因此，连接端子11很难从薄膜衬底13上剥落。
为了将柔性布线板10(即，第一实施例)装入液晶显示器中，只要将沿薄膜衬底13的一个长边边缘设置的连接端子11连接到液晶显示板上，和将设置于薄膜衬底13的另一个长边边缘上的连接端子连接到控制电路基片上即可。在这种情况下，相对于液晶显示板连接的连接端子数量来说，较少的连接端子11与控制电路基板连接。因此与控制电路基片连接的端子11可按较大的间距设置，并且可以比连接到液晶显示板上的端子11的宽度更宽。从而与控制电路基片连接的连接端子11可以没有增强部分11b，而仅仅是与液晶板连接的端子11具有增强部分11b。
图4表示本发明的第二实施例。在第二实施例中，仅仅各连接端子11的电极连接部分11c薄于其它部分。主体部分11a象连接电极12的侧边长度那样宽。假定在这种情况下半导体芯片连接于柔性布线板10上的精度为±A。那么，必须防止各连接端子11不仅向左或向右而且向上或向下相对一个连接电极12位移，如图1所示的结构那样。图4展示连接端子11与连接电极12之间的期望的位置关系。在这种结构中，在各连接电极12与连接端子11的增强部分11b之间的距离D1等于或大于A(半导体芯片连接到薄膜衬底上的精度绝对值)，在电极12与端子11的主体部分11a之间的距离D2也等于或大于A。因此，可防止各连接端子11相对于一个连接电极12向左或向右位移。
图5表示本发明第三实施例的端子结构。在第三实施例中，在半导体芯片的下表面上按两排设置连接电极12。第一排的电极12与第二排的电极交错。换言之，一排中的任何连接电极12都不存在于另一排的两个相邻连接电极12之间。亦即，第一和第二排不对准，但相互平行。各连接端子11的电极连接部分11c比第二实施例中的电极连接部分11c(图4)长，因而它可以位于两排连接电极12之下。各连接端子11的主体部分11a的长度几乎与连接电极12的长度相同。由于按两排设置连接电极12，因而相互不重叠。并且，各连接端子11的电极连接部分11c长于连接电极12的宽度。因此，任何连接端子11的电极连接部分11c将不会与任何相邻连接电极12短路。
在第三实施例中，未连接到连接电极12上的各连接端子11的电极连接部分11c可以制备成象增强部分11b那样宽。
并且，各连接端子11的增强部分11b的直径(最大宽度)可以大于主体部分11a的长度(宽度)，和小于连接电极12的侧边长度(宽度)。此外，主体部分11a的宽度可大于电极连接部分11c的宽度和小于连接电极12的侧边长度。
在上述各实施例中，增强部分11b并不限于圆形。相反地，它们可以是图6A中所示的正方形，图6B中所示的矩形，或图6C中所示的梯形。此外，连接电极12也不限于正方形，它们可以为矩形、圆形或其它任何形状。
图7表示本发明的另一实施例，更准确地说，表示半导体芯片20连接于柔性布线板30上的结构。在该实施例中，用粘结剂14将连接端子11粘结于薄膜衬底13上。用各向异性的导电粘结剂15将半导体芯片20的连接电极12连接于连接端子11上。
在上述任何实施例中，在可容易地弯折的薄膜衬底上形成连接端子。尽管如此，可在半导体衬底或由例如环氧树脂、包含玻璃纤维的环氧树脂、陶瓷等硬绝缘材料制备的衬底上设置连接端子。将要与连接端子连接的电子部件并不限于半导体芯片。它可以是例如CSP(芯片尺寸封装)或BGA(网格焊球阵列)等半导体器件(带有半导体芯片)或其它任何非半导体芯片的电子部件。
如上所述，本发明的端子结构包括连接端子，各连接端子包括电极连接部分和比电极连接部分宽的增强部分。因此，即使电极连接部分的宽度减小到某种程度，增强部分也很难从薄膜衬底上剥落。这有助于以较短的间距设置连接端子，从而完成精细定位。
本领域的技术人员将容易理解其它优点和进行修改。因此，本发明的更宽的方面并不限于本说明书中所特别详细和有代表性的实施例。因此，可进行各种修改而不会脱离由所附权利要求及其等效范围所限定的总发明构思的精神或范围。

Claims (18)

1.一种端子结构，包括：
衬底；和
以预定间距设置于衬底上的多个连接端子，各连接端子具有电极连接部分和增强部分，电极连接部分有一宽度，增强部分设置于电极连接部分附近并具有大于电极连接部分宽度的宽度。
2.如权利要求1的端子结构，其中增强部分位于各连接端子的末端。
3.如权利要求1的端子结构，其中衬底是薄膜衬底。
4.如权利要求1的端子结构，其中电极连接部分的宽度小于将要连接到电极连接部分上的连接电极的最大宽度。
5.如权利要求4的端子结构，其中电极连接部分与连接端子的主体部分连接，该主体部分具有与电极连接部分相同的宽度。
6.如权利要求4的端子结构，其中增强部分基本上为圆形。
7.如权利要求1的端子结构，其中电极连接部分与连接端子的主体部分连接，该主体部分的宽度大于电极连接部分的宽度。
8.一种端子结构，包括：
衬底；
以某一间距设置于衬底上的多个连接端子；和
电子部件，具有将要分别连接到连接端子上的连接电极，
各连接端子具有在其上将连接电子部件的一个连接电极的电极连接部分，和设置于电极连接部分附近并且其最大宽度大于电极连接部分宽度的增强部分。
9.如权利要求8的端子结构，其中增强部分位于各连接端子的末端。
10.如权利要求8的端子结构，其中衬底是薄膜衬底。
11.如权利要求8的端子结构，其中电极连接部分的宽度小于连接电极的最大宽度。
12.如权利要求11的端子结构，其中电极连接部分与连接端子的主体部分连接，该主体部分具有与电极连接部分的宽度相同的宽度。
13.如权利要求11的端子结构，其中增强部分的最大宽度大于电极连接部分的宽度。
14.如权利要求8的端子结构，其中电极连接部分与连接端子的主体部分连接，该主体部分的宽度大于电极连接部分的宽度。
15.一种端子结构，包括：
衬底；
以某一间距设置于衬底上的多个连接端子；和
具有连接电极的矩形半导体芯片，连接电极设置于至少两个相对边缘上并且设置成分别与连接端子连接，
其中沿半导体芯片的至少一侧设置连接端子，各连接端子具有将连接至半导体芯片的一个连接电极的电极连接部分，和设置于电极连接部分附近并且其最大宽度大于电极连接部分宽度的增强部分，增强部分和电极连接部分设置于半导体芯片的下表面上。
16.如权利要求15的端子结构，其中电极连接部分的宽度小于连接电极的最大宽度。
17.如权利要求15的端子结构，其中增强部分是圆形。
18.如权利要求15的端子结构，其中在半导体芯片的至少一侧上按两排设置半导体芯片的连接电极。
CNB001034367A 1999-03-16 2000-03-08 端子结构 Expired - Fee Related CN1183810C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP69939/1999 1999-03-16
JP06993999A JP3986199B2 (ja) 1999-03-16 1999-03-16 フレキシブル配線基板

Publications (2)

Publication Number Publication Date
CN1267180A true CN1267180A (zh) 2000-09-20
CN1183810C CN1183810C (zh) 2005-01-05

Family

ID=13417147

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001034367A Expired - Fee Related CN1183810C (zh) 1999-03-16 2000-03-08 端子结构

Country Status (5)

Country Link
US (1) US6437253B1 (zh)
JP (1) JP3986199B2 (zh)
KR (1) KR100342036B1 (zh)
CN (1) CN1183810C (zh)
TW (1) TW493362B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738087A (zh) * 2011-03-31 2012-10-17 瑞鼎科技股份有限公司 晶片接线结构
CN101533822B (zh) * 2008-03-10 2012-11-07 精工爱普生株式会社 安装构造体及电光学装置
CN103515329A (zh) * 2012-06-25 2014-01-15 矽品精密工业股份有限公司 基板结构与使用该基板结构的半导体封装件
CN109215516A (zh) * 2017-06-30 2019-01-15 乐金显示有限公司 显示装置及其制造方法
US20220211238A1 (en) * 2016-08-25 2022-07-07 Lg Electronics Inc. Vacuum cleaner

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3653460B2 (ja) * 2000-10-26 2005-05-25 三洋電機株式会社 半導体モジュールおよびその製造方法
JP4271435B2 (ja) * 2002-12-09 2009-06-03 シャープ株式会社 半導体装置
JP2004342993A (ja) * 2003-05-19 2004-12-02 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP2004349343A (ja) 2003-05-20 2004-12-09 Seiko Epson Corp 半導体装置の製造方法および電子デバイスの製造方法
JP2007305881A (ja) 2006-05-12 2007-11-22 Sharp Corp テープキャリアおよび半導体装置並びに半導体モジュール装置
JP2007036283A (ja) * 2006-09-29 2007-02-08 Sharp Corp 半導体装置
CN101309551A (zh) 2007-05-18 2008-11-19 富葵精密组件(深圳)有限公司 电路板
JP5001731B2 (ja) * 2007-07-02 2012-08-15 日東電工株式会社 配線回路基板と電子部品との接続構造
US20140175658A1 (en) * 2012-12-21 2014-06-26 Qualcomm Incorporated Anchoring a trace on a substrate to reduce peeling of the trace
JP6215784B2 (ja) * 2014-06-27 2017-10-18 京セラ株式会社 配線基板
US20160260660A1 (en) * 2015-03-04 2016-09-08 Delta Electronics, Inc. Electronic device and electronic package thereof
TWI715485B (zh) * 2020-04-16 2021-01-01 常州欣盛半導體技術股份有限公司 一種提高cof-ic封裝過程中引腳剝離強度的線路結構

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677632A (ja) * 1992-02-24 1994-03-18 Matsushita Electric Ind Co Ltd 回路基板
JP2678958B2 (ja) 1992-03-02 1997-11-19 カシオ計算機株式会社 フィルム配線基板およびその製造方法
KR940023325A (ko) * 1993-03-11 1994-10-22 토모마쯔 켕고 땜납층을 프리코팅해서 사용되는 회로기판 및 땜납층이 프리코팅된 회로기판

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101533822B (zh) * 2008-03-10 2012-11-07 精工爱普生株式会社 安装构造体及电光学装置
CN102738087A (zh) * 2011-03-31 2012-10-17 瑞鼎科技股份有限公司 晶片接线结构
CN102738087B (zh) * 2011-03-31 2016-03-23 瑞鼎科技股份有限公司 晶片接线结构
CN103515329A (zh) * 2012-06-25 2014-01-15 矽品精密工业股份有限公司 基板结构与使用该基板结构的半导体封装件
CN103515329B (zh) * 2012-06-25 2018-04-06 矽品精密工业股份有限公司 基板结构与使用该基板结构的半导体封装件
US20220211238A1 (en) * 2016-08-25 2022-07-07 Lg Electronics Inc. Vacuum cleaner
US11889973B2 (en) * 2016-08-25 2024-02-06 Lg Electronics Inc. Vacuum cleaner
CN109215516A (zh) * 2017-06-30 2019-01-15 乐金显示有限公司 显示装置及其制造方法

Also Published As

Publication number Publication date
JP3986199B2 (ja) 2007-10-03
TW493362B (en) 2002-07-01
CN1183810C (zh) 2005-01-05
US6437253B1 (en) 2002-08-20
JP2000269611A (ja) 2000-09-29
KR20000076775A (ko) 2000-12-26
KR100342036B1 (ko) 2002-07-02

Similar Documents

Publication Publication Date Title
CN1183810C (zh) 端子结构
US9113545B2 (en) Tape wiring substrate and chip-on-film package including the same
CN109523912B (zh) 显示面板和显示装置
US9332641B2 (en) Connection structure of circuit board
US8089774B2 (en) Printed circuit board and semiconductor memory module using the same
CN102270619B (zh) 用于电子封装组件的焊盘配置
US7429177B2 (en) Flexible printed circuit board with contoured conductive lines
US10187975B2 (en) Multilayer substrate and electronic device
US6224395B1 (en) Flex cables with increased three-dimensional conformity and design flexibility
CN100546431C (zh) 柔性布线基板及其制造方法、半导体装置和电子设备
JP2001068907A (ja) Ｆｐｃケーブルおよびｆｐｃケーブル用コネクタ
US20070252263A1 (en) Memory package structure
US8039959B2 (en) Microelectronic connection component
JPH0511472U (ja) 電子部品付きフレキシブル基板
TW548482B (en) Structure of outer leads
JP3013433B2 (ja) 配線接続構造および電気光学装置
US12100700B2 (en) Light-emitting diode panel and spliced panel
JP3063713B2 (ja) 半導体装置
CN103957657B (zh) 柔性线路板及具有所述柔性线路板的光模块
JP4902060B2 (ja) 液晶パネル用配線基板およびその取付構造
JP2001053409A (ja) チップ実装モジュール
JPH0538934U (ja) プリント配線板
JPS62161187A (ja) 液晶表示装置
JP2005191079A (ja) 半導体チップ及び半導体装置並びに半導体装置の製造方法
CN116583002A (zh) 显示模组与显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050105

Termination date: 20140308