CN1260913A - 降低在σ－δ调制器中周期性噪声的设备与方法 - Google Patents

降低在σ－δ调制器中周期性噪声的设备与方法 Download PDF

Info

Publication number
CN1260913A
CN1260913A CN98805577A CN98805577A CN1260913A CN 1260913 A CN1260913 A CN 1260913A CN 98805577 A CN98805577 A CN 98805577A CN 98805577 A CN98805577 A CN 98805577A CN 1260913 A CN1260913 A CN 1260913A
Authority
CN
China
Prior art keywords
signal
integral
output signal
bit time
time discrete
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98805577A
Other languages
English (en)
Inventor
M·O·弗莱恩哈根
P·H·弗雷姆洛特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN1260913A publication Critical patent/CN1260913A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/02—Delta modulation, i.e. one-bit differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3006—Compensating for, or preventing of, undesired influence of physical parameters
    • H03M7/3008—Compensating for, or preventing of, undesired influence of physical parameters by averaging out the errors, e.g. using dither
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3024—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M7/3028—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
    • H03M7/304—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明涉及一种在∑－△调制器中降低周期性噪声(无用噪声)的∑－△调制设备与方法,这种降低是藉助于将两种不同的脉动信号(217,218)加到∑－△调制器中获得的,第一脉动信号(218)是由一个一定周期的特定的位图组成,而第二脉动信号(217)是由某个其它周期的伪随机信号组成。

Description

降低在∑-Δ调制器中周期性 噪声的设备与方法
技术领域
本发明涉及一种降低周期性噪声的∑-Δ调制的方法。
相关技术描述
在大多数声频设备，例如，移动电话或CD唱机中，要进行模拟/数字或数字/模拟转换，在模拟/数字或数字/模拟转换器中通常采用∑-Δ调制器。
依据现有技术的一种∑-Δ调制器包括许多积分器，许多放大器和一个量化器。将它们以对∑-Δ调制器具有特征的方式进行排列。将∑-Δ调制器的线路结构描述在下面。
在∑-Δ调制器中，当它的输入信号为低，恒定，或变化缓慢时，产生一种所谓的周期性噪声，或无用音。即使此周期性噪声具有相当低的幅度，对于人耳而言，它完全是可听到的。因此，必须将这种噪声降低到听不见的水平。
在EP 0709 969 A2中，一种藉助脉动信号降低周期性噪声的∑-Δ调制器被公开。该脉动信号是一种随机信号，例如，一种伪-噪声码(PN-码)。这种脉动信号可在∑-Δ调制器的一处或多处加入。取决于将脉动信号加入∑-Δ调制器的何处，在加入前，此信号由一种特定的滤波器滤波。
该PN码的最佳长度是PN码的周期大于被∑-Δ调制器处理的最低频率的周期。PN码至少应是21位长。该脉动信号整流后的AC功率取决于∑-Δ调制器的阶数。
这种解决办法的一个缺点是取决于脉动信号被选取加到何处，将需要一个或多个滤波器。
用于降低∑-Δ调制器中周期性噪声的另一种通常的解决办法是将脉动信号加入一个积分器中。将该脉动信号加入不需要滤波。
这种解决办法也有缺点，使∑-Δ调制器的性能变坏。
在∑-Δ调制器中信号/噪声比的恶化意味着∑-Δ调制器的复杂性必定增加。这就意味着必将较大量的积分器用于∑-Δ调制以保持所希望的性能水准。
如果将∑-Δ调制器包括在D/A转换器中，则有另一种对付信号/噪声比恶化的解决办法。可以增加D/A转换器中一个内插滤波器内的过采样率或者增加安排在∑-Δ调制器输出的低通滤波器的复杂性。
然而，以上提到的三种解决办法导致增加功率消耗和增加∑/Δ调制器的复杂性，这对于无线电通信设备，例如移动电话是不希望的。
发明概述
本发明解决降低在∑-Δ调制器中周期性噪声(无用音)的问题。
本发明解决的另一个问题是，当降低周期性噪声时保持从∑-Δ调制器的输出信号的信号/噪声比而不增加∑-Δ调制器的复杂性。
本发明解决的还有一个问题是，当降低周期性噪声而将用于∑-Δ调制的本发明的设备与方法包括在一个D/A转换器中时，要保持来自D/A转换器的输出信号的信号/噪声比而不增加D/A转换器的复杂性。
因此本发明的一个目的是提供用于∑-Δ调制而能降低已调输出信号中周期性噪声的设备和方法。
另一个目的是当降低周期性噪声时，获得对于∑-Δ调制器输出信号良好的信号/噪声比而不增加实现调制步骤的∑-Δ调制器的复杂性。
依据本发明通过将两个不同信号加入到∑-Δ调制器而解决以上提到的问题。第一信号具有较短的周期。将所述的第一信号加到∑-Δ调制器的最高位之一，第二信号与所述的第一信号相比，具有较长的周期。将第二信号加到包括在∑-Δ调制器中的积分器之一的最低位。
本发明设备和方法的一个优点是实现降低周期性噪声而未使来自∑-Δ调制器的输出信号的信号/噪声比恶化。
本发明的另一个优点是由于降低周期性噪声时复杂性可得到控制，因而∑-Δ调制器消耗比较少的功率。
现在将通过最佳实施方案并参考附图更详尽地描述本发明。
附图简述
图1是包含一个∑-Δ调制器的D/A转换器的方框图。
图2是展示本发明的设备和方法的一个实施方案的一种∑-Δ调制器的方框图。
图3是展示本发明的设备和方法的另一个实施方案的一种∑-Δ调制器的方框图。
图4是展示本发明的设备和方法的又一个实施方案的一种∑-Δ调制器的方框图。
图5是展示本发明的设备和方法的另外一个实施方案的一种∑-Δ调制器的方框图。
优选实施方案详述
图1是依据现有技术的一种D/A转换器100的方框图。D/A转换器100包括一个时间一离散内插滤波器102，安排来接收包括许多N位的时间-离散信号101，例如，若D/A转换器100被安排在一个GSM移动电话中，时间一离散信号101是一个数字化的13位信号，时间-离散内插滤波器102增加接收到的时间-离散信号101的采样率，所以获得一个具有较高采样率的新的时间一离散信号103，实现采样率的增加得以在从D/A转换器100接收到的模拟输出信号中获得较好的信号/噪声比，较高采样率与较低采样率之间的比在此称为过采样率(OSR)。新的时间-离散信号103被送到∑-Δ调制器104，∑-Δ调制器104，包括许多积分器和一个量化器，被用来产生输出信号106，输出信号106可假定有预先规定的幅度电平数。所述的输出信号106通常是一个只有两个不同电平的1位信号，在这种情况下，实现了一种从由N位表示的值到可假定有两个不同幅度值的许多样本的转换。时间-离散信号106被送到低通滤波器107，用来使不同幅度值之间的时间-离散1位信号106变平滑，以便用这种方法获得模拟信号108。
A/D转换器的作用基本上与以上描述的相反。一个差别在于D/A转换器100主要用数字硬件105来实现，而A/D转换器主要用模拟元件来实现。
图2是展示本发明的设备和方法的一种实施方案的一个∑-Δ调制器的方框图，∑-Δ调制器104被安排来接收出现在所述的∑-Δ调制器的一个输入206上的时间-离散信号103并且产生输出信号106作为∑-Δ调制器的一个输出207。输出信号106取决于时间-离散信号103。∑-Δ调制器104包括两个积分器200，201，一个量化器202，三个相加器203，204，205，一个第一脉动产生器216，用来产生第一脉动信号218和一个第二脉动产生器215，用来产生第二脉动信号217。
在第一脉动产生器216中，例如，可以是一个存贮器或一个移位寄存器，第一脉动信号218被存贮。第一脉动信号218是一个预先规定幅度的1位序列并具有较短周期，较短周期意味着第一脉动信号218并不包括D/A转换器100预期的频率范围中的任何频率成分。例如，用于人耳的声频设备中，这个频率范围相应于可被人耳觉察的频率，即在基本上等于0-20KHz的频率范围中，如何选择第二脉动信号的幅度和周期将在以下解释。
从第二脉动发生器215，例如，可以是一个最大长度移位寄存器，产生第二脉动信号217，具有长的周期，低的幅度并有与白噪声类似的统计性质。如何选择其长度和幅度将在以下描述。第二脉动信号217是一个1位序列、当用长度为22、周期大于4秒的一个最大长度移位寄存器产生时，获得类似于白噪声的统计性质，4秒的周期在此应看成是一个相当长的周期，此脉动信号主要指望避免∑-Δ调制器产生一种输出信号，其音调落在预期取决于第一脉动信号218的∑-Δ调制器的频率范围中。
相加器203被安排将时间一离散信号103加到输出信号106上，该输出信号藉助于反馈连接208通过乘法器219被回送。由此获得第一和信号209。用于乘法器219的乘法因数K以技术上已知的方法选取。如果K被选为K＜0，实现从所述的时间-离散信号103减去所述的输出信号。所述的第一和信号209在积分器200中被积分，由此获得第一积分信号210。相加器204被安排来将所述的第一积分信号210加到输出信号106上，该信号通过乘法器220以与上述相同的方式被回送，在此相加中获得第一部分和，相加在器204被安排来将第一脉动信号218加到第一部分和的最高位之一。在相加器中实现的相加，当然可以按相反的次序实施。由此获得第二和信号211，第二和信号211在积分器201中被积分，由此获得第二积分信号212。相加器205被安排来将第二积分信号加到被回送到乘法器221的输出信号106，和第二脉动信号217，由此获得第三和信号214。第二脉动信号217被加到最低位之一。第三和信号作为用于产生输出信号106的量化器202的输入213，输出信号106是一个可假定为两电平的信号。
输出信号106被通过各自的乘法因数为k，l，m的三个乘法器219，220，221回送。乘法因数k，l，m可用不同的方法确定。然而，通常必须进行对噪声与信号的传递函数的分析。如何确定所述的乘法系数是本领域的技术人员已知的。
第一脉动信号218是一个具有预先确定的谱性质的1位信号。对于预先确定的接收到的信号101的采样频率fs和已确定的OSR(过采样率)，第一脉动信号不应包括预期用于D/A转换器100的范围fB中的频率分量，例如，可以是移动电话的基带范围，为了满足上述要求，第一脉动信号218的长度最好应该短于预期用于D/A转换器的频率范围的最高频率fBH的周期，如果第二脉动信号217被选取为短于 位的位序列，就可做到这点，人耳可觉察到的音调高达20KHz，这就给出了，例如在移动电话中安排给D/A转换器的最高频率，例如采取采样率fs＝8000Hz和DSR＝64，如果第一脉动信号被选取短于26位，要求第一脉动信号218不包括对人可听到的频率范围的频率分量是被满足的。将以上提到的值代入以上提到的等式中就可得到：
第一脉动信号的幅度最好选为低于被回送的输出信号的幅度的4-32倍，第一脉动信号幅度的选择取决于∑-Δ调制器的结构和第一脉动信号所加的位，在∑-Δ调制器的结构被确定以后，第一脉动信号的幅度可被模拟。
第二脉动信号217是一个统计特性与白噪声相应的位序列，这可以是，例如，由最大长度移位寄存器产生的伪噪声(PN)码，此脉动信号的周期应该是长的，最好是几秒，如果，例如，当采样率fs等于8000Hz与OSR等于64时，周期为4秒是希望的，此位序列，周期，应长于2048000位(4×8000×64＝2048000)此序列是利用长度为22的最大长度移位寄存器得到的，给出的周期是(222-1)＝2194303。如何设计一定长度的最大长度移位寄存器对本领域的技术人员是熟知的。
第一脉动信号的幅度是通过将可控幅度的脉动发生器216连到∑-Δ调制器中的相加器确定的。此幅度被增加到在输出信号108中未发现周期性噪声为止，这可用几种方法检查，例如，通过连接一个记录信号的频率分量的谱分析仪以记录输出信号108。
在本实施方案中，第一脉动信号218同样可被连接到相加器205，第二脉动信号217可被连接到相加器203，204，将获得与上相同的结果。
图3是展示本发明的设备与方法的第二实施方案的一个∑-Δ调制器的方框图。在随同图2描述的实施方案与示于图3中的实施方案的差别在于示于图3的实施方案包括一个附加的积分器300，因此被称为三阶∑-Δ调制器，一个相加器302和一个放大器301。
输入信号103在相加器302中被加到在放大器301中被放大的输出信号106上，由此得到和信号，此和信号在积分器300中被积分，产生积分信号303。代替随同图2被描述的输入信号103，由此相加器203获得输入信号303。除此以外，∑-Δ调制器如随同图2被描述的那样起作用。
使用在以上描述的两个实施方案中的脉动信号217和脉动信号218，当然，并不是精确地相同的信号，但已依据以上的描述作了调节。
在本实施方案中，第一脉动信号218同样可被连到相加器203，205之一，第二脉动信号217可被连到相加器203，204，302之一，将获得以上相同的结果。
图4是展示本发明的设备与方法的另一个实施方案的一个∑-Δ调制器的方框图。在本实施方案与连同图2描述的实施方案之间的差别是脉动产生器216，215已被改变位置，由脉动发生器215之一产生的第一脉动信号417被加到第一积分信号210，输出信号106通过放大器220送回到相加器204中，这与连同对于脉动信号217的图2所描述的方法相同，由此获得第二和信号411，此和信号411在积分器201中被积分，由此获得第二积分信号412。第二脉动信号418被加到第二积分信号412以及通过放大器221回送的输出信号106上，由此获得第三和信号414，所述的加法与图2对于脉动信号218所描述的相同方法进行。通过第三和信号414的量化，以与上述相同的方法在输出106上获得输出信号106。
图5是所发明的∑-Δ调制器的又一个实施方案的方框图，在本实施方案与随同图3描述的实施方案之间的差别在于脉动发生器216，215已经改变了位置，由脉动发生器215产生的第一脉动信号417在相加器204中被加到第一积分信号210以及通过放大器220回送的输出信号106上。与随同对于脉动信号217的图3所描述的方法相同，由此获得第二和信号511，和信号511在积分器201中被积分，由此获得第二积分信号512，第二脉动信号418被加到第二积分信号512以及通过放大器221回送的输出信号106上，由此获得第三和信号514。所述的加法以与对于脉动信号218的图3所描述相同的方法实现，通过对第三和信号414的量化，以与上述相同的方法在输出106上获得输出信号106。
本发明当然不限于以上所描述和附图所示的内容而可在权利要求的范围内作出修改。

Claims (24)

1.一种∑-Δ调制方法，所述的方法实现降低周期性噪声，包括以下步骤：
a)至少一个相应于输入信号(103)的信号(209，图2)的第一积
  分(200)相加到被预定的因数K相乘的输出信号(106)上，由
  此获得第一积分信号(210)；
b)至少一个所述的第一积分信号(210)的第二积分(201)加到第
  一信号(218)上，由此获得第二积分信号(212)；
c)所述的第二积分信号(212)的量化(202)被加到第二信号上
  (217)。由此获得所述的输出信号(106)，
其特征在于：
第一信号(218)是由一定周期的一个特定的位图组成；和
第二信号(217)是由一定周期的伪随机信号组成。
2.依据权利要求1的方法，其特征在于：第一信号(218)是由一定的被确定周期的一位时间离散序列组成，其周期相对于所述的第二信号(217)的周期是短的；和
第二信号(217)是由一定的确定的周期的一位时间离散序列组成。
3.依据权利要求2的方法，其中所述的输入信号(103)和所述的第一积分信号(210)是由一个N位时间离散信号组成，
其特征在于：
第一信号(218)被加到在所述的第一积分信号(210)中的预先确定的位上；和
第二信号(217)被加到第二积分信号(212)中的一个最低位上；和
所述的输出信号(106)是由一个1位的时间离散信号组成。
4.一种依据权利要求2和3中任一项的方法，其特征在于：第一信号(218)的周期是这样选择的，即其频率分量位于∑-Δ调制器的频率范围以外；和
第二信号(217)的周期是如此之长，以致此序列以对人听不到的频率重复自身。
5.依据权利要求4的方法，其中∑-Δ调制器的频率范围是人可听到的，其特征在于：第一信号(218)的周期是以人听不到的频率重复自身。
6.依据以前的权利要求中任一项的方法，其特征在于：第二积分(201)前面加上由所述的输出信号(106)乘以预先规定的因数l；和
量化(202)前面加上所述的输出信号(106)乘以预先规定的因数m。
7.一种∑-Δ调制的方法，所述的方法实现降低周期性噪声，包括以下步骤：
a)至少一个相应于输入信号(103)的信号(209，图4)的第一积
  分(200)加上乘以预先规定的因数K的输出信号(106)，因此
  获得第一积分信号(210)；
b)至少一个所述的第一积分信号(210)的第二积分(201)加到第
  一信号(417)上，由此获得第二积分信号(412)；
c)所述的第二积分信号(412)的量化(202)加到第二信号(418)
  上，由此获得所述的输出信号(106)；
其特征在于：
第一信号(417)由一个一定周期的伪随机信号组成；和
第二信号(418)由一个一定周期的特定的位图组成。
8.依据权利要求7的一种方法，其特征在于：
第一信号(417)由一个一定的周期的一位时间离散序列组成；和
第二信号(418)由一个一定周期的一位时间离散序列组成，其周期相对于所述的第一信号的周期是短的。
9.依据权利要求8的一种方法，其中所述的输入信号(103)和所述的第一积分信号(210)由一个N位时间离散信号组成，
其特征在于：
第一信号(417)被加到第二积分信号(212)中的一个最低位上；和
第二信号(418)被加到所述的第一积分信号(210)中预先规定的位上；和
所述的输出信号(106)由一个一位时间离散信号组成。
10.依据权利要求8和9中任一项的方法，其特征在于：
第一信号(417)的周期是如此之长，使此序列以人听不到的频率重复自身；和
第二信号(418)的周期是如此选择，使其频率位于∑-Δ调制器的频率范围以外。
11.依据权利要求10的方法，其中∑-Δ调制器的频率范围是人可听到的，其特征在于第一信号(418)的周期以人听不到的频率重复自身。
12.依据前面的权利要求中任一项的方法，其特征在于：第二积分(201)前面加上所述的输出信号(106)乘以预先确定的因数l；和
量化(202)前面加上所述的输出信号(106)乘以预先确定的因数m。
13.一种用于∑-Δ调制的设备，所述的∑-Δ调制实现降低周期性噪声，所述的设备包括：
a)至少一个第一积分器(200)，被安排对相对应于输入信号(103)
  相加上乘以预定因数K的输出信号(106)的信号(209，图2)
  的积分，由此获得第一积分信号(210)；
b)至少一个第二积分器(201)，被安排对所述的加上第一信号(218)
  的第一积分信号(210)的积分，由此获得第二积分信号(212)；
c)一个量化器(202)，被安排对所述的加上第二信号(217)的第
  二积分信号(212)量化，由此获得所述的输出信号(106)；
其特征在于：
一个第一脉动产生器(216)被安排来产生由一定周期的特定的位图组成的第一信号(218)；和
一个第二脉动产生器(215)被安排来产生由一定周期的伪随机信号组成的第二信号(217)。
14.依据权利要求13的一种设备，其特征在于：第一脉动产生器(216)由一个存贮设备组成；第二脉动产生器(215)由一个最大长度移位寄存器组成。
15.依据权利要求13的一种设备，其特征在于：第一脉动产生器(216)由一个移位寄存器组成；第二脉动产生器(215)由一个最大长度移位寄存器组成。
16.依据权利要求13-15中任一项的设备，其特征在于：第一相加器(204)被安排来将所述的乘以预定因数l的输出信号(106)加到第一积分信号(210)上；和第二相加器(205)被安排来将所述的乘以预定因数m的输出信号(106)加到第二积分信号(212)上。
17.一种用于∑-Δ解调的设备，所述的∑-Δ解调实现降低周期性噪声，所述的设备包括：
a)至少一个第一积分器(200)，被安排对相应于加上乘以预定因
  数k的输出信号(106)的输入信号(103)的一个信号(209，
  图4)积分，由此获得第一积分信号(210)；
b)至少一个第二积分器(201)，被安排对所述的加上第一信号(417)
  的第一积分信号(210)积分，由此获得第二积分信号(412)；
c)一个量化器(202)被安排对所述的加上第二信号(418)的第二
  积分信号(412)量化，由此获得所述的输出信号(106)；
其特征在于：
一个第一脉动发生器(215)被安排来产生由一定周期的伪随机信号组成的第一信号(417)；和
一个第二脉动发生器(216)被安排来产生由一定周期的一个特定的位图组成的第二信号(418)。
18.依据权利要求17的设备，其特征在于：
第一脉动发生器(215)由一个最大长度移位寄存器组成；和
第二脉动发生器(216)由一个存贮器装置组成。
19.依据权利要求17的设备，其特征在于：
第一脉动发生器(215)由一个最大长度移位寄存器组成；和
第二脉动发生器(216)由一个移位寄存器组成。
20.依据权利要求17-19中任一项的设备，其特征在于：
第一相加器(204)，被安排来将所述的乘以预定因数l的输出信号(106)加到第一积分信号(210)上；和
第二相加器(205)，被安排来将所述的乘以预定因数m的输出信号(106)加到第二积分信号(212)上。
21.一种将N位时间离散信号(101)数/模转换为与所述的时间离散信号(101)对应的模拟信号(108)并降低周期性噪声的一种方法，所述的方法包括以下步骤：
以特定的采样率将N位时间离散信号(101)内插滤波(102)，由此得到一个一定的较高采样率的时间离散信号(103)；
具有所述的较高采样率的时间离散信号(103)的∑-Δ调制(104)，由此获得具有一定数量幅度电平的输出信号(106)；和
所述的输出信号(106)的低通滤波(107)，由此获得与N位时间离散信号(101)对应的模拟信号(108)，其特征在于，∑-Δ调制是依据权利要求1的方法实现的。
22.一种将一个N位时间离散信号(101)数/模转换为对应于所述的时间离散信号(101)的模拟信号(108)并降低周期性噪声的方法，所述的方法包括以下步骤：
以特定的采样率将N位时间离散信号(101)内插滤波(102)，由此获得一个一定的较高采样率的时间离散信号(103)；
具有所述的较高采样率的时间离散信号(103)的∑-Δ调制(104)，由此获得具有一定数量幅度电平的输出信号(106)；和
所述的输出信号(106)的低通滤波(107)，由此获得对应于N位时间离散信号(101)的模拟信号(108)，其特征在于，∑-Δ调制是依据权利要求7的方法实现的。
23.一种用于将一个N位时间离散信号(101)数/模转换为对应于所述的时间离散信号(101)的模拟信号(108)并降低周期性噪声的设备，所述的设备包括：
具有一定的采样率的N位时间离散信号(101)的内插滤波装置(102)，由此获得一定的较高采样率的时间离散信号(103)；
具有所述的较高采样率的时间离散信号(103)的∑-Δ调制(104)装置，由此获得具有一定数量幅度电平的输出信号(106)；
所述的输出信号(106)的低通滤波(107)装置，由此获得对应于N位时间离散信号(101)的模拟信号(108)，其特征在于，所述的用于∑-Δ调制的装置由一个依据权利要求13的设备组成。
24.一种将一个N位时间离散信号(101)数/模转换为对应于所述的时间离散信号(101)的模拟信号(108)并降低周期性噪声的设备，所述的设备包括：
具有一定的采样率的N位时间离散信号(101)的内插滤波装置(102)，由此获得一个一定的较高采样率的时间离散信号(103)；
具有所述的较高采样率的时间离散信号(103)的∑-Δ调制(104)装置，由此获得具有一定数量幅度电平的输出信号(106)；
所述的输出信号(106)的低通滤波(107)装置，由此获得对应于N位时间离散信号(101)的模拟信号(108)，其特征在于，所述的∑-Δ调制装置是由依据权利要求17的一种设备组成。
CN98805577A 1997-05-27 1998-05-26 降低在σ－δ调制器中周期性噪声的设备与方法 Pending CN1260913A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE97019863 1997-05-27
SE9701986A SE509408C2 (sv) 1997-05-27 1997-05-27 Anordning och förfarande för reducering av periodiskt brus i en sigma-delta modulator

Publications (1)

Publication Number Publication Date
CN1260913A true CN1260913A (zh) 2000-07-19

Family

ID=20407109

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98805577A Pending CN1260913A (zh) 1997-05-27 1998-05-26 降低在σ－δ调制器中周期性噪声的设备与方法

Country Status (12)

Country Link
US (1) US6175321B1 (zh)
EP (1) EP1080534B1 (zh)
JP (1) JP4027434B2 (zh)
KR (1) KR20010013111A (zh)
CN (1) CN1260913A (zh)
AR (1) AR012873A1 (zh)
AU (1) AU751275B2 (zh)
BR (1) BR9809163A (zh)
CO (1) CO4790202A1 (zh)
EE (1) EE03500B1 (zh)
SE (1) SE509408C2 (zh)
WO (1) WO1998054840A2 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528776B1 (en) 1999-11-19 2003-03-04 New Focus, Inc. Electro optic converter having a passive waveguide and exhibiting impedance mismatch
US6456223B1 (en) * 1999-12-28 2002-09-24 Texas Instruments Incorporated Pipelined analog to digital converter using digital mismatch noise cancellation
US6897772B1 (en) * 2000-11-14 2005-05-24 Honeywell International, Inc. Multi-function control system
JP4649777B2 (ja) * 2001-02-09 2011-03-16 ソニー株式会社 デルタシグマ変調装置及び方法、並びにデジタル信号処理装置及び方法
US6823033B2 (en) * 2002-03-12 2004-11-23 Qualcomm Inc. ΣΔdelta modulator controlled phase locked loop with a noise shaped dither
TWI235000B (en) * 2002-09-24 2005-06-21 Mstar Semiconductor Inc Apparatus and method for masking interference noise contained in signal source
US20040141559A1 (en) * 2002-10-24 2004-07-22 Tewfik Ahmed H. Generating UWB-OFDM signal using sigma-delta modulator
DE60307974T2 (de) * 2002-12-24 2007-02-15 Fujitsu Ltd., Kawasaki Taktgenerator mit spektraler Dispersion Jittergenerator und Halbleitervorrichtung
US7561635B2 (en) * 2003-08-05 2009-07-14 Stmicroelectronics Nv Variable coder apparatus for resonant power conversion and method
US7394418B2 (en) * 2004-07-01 2008-07-01 Telefonaktiebolaget Lm Ericsson (Publ) Apparatus comprising a sigma-delta modulator and method of generating a quantized signal-delta modulator
DE602004005437T2 (de) * 2004-07-01 2007-07-19 Ericsson Technology Licensing Ab Vorrichtung mit einem Sigma-Delta-Modulator und Verfahren zur Erzeugung eines quantisierten Signals in einem Sigma-Delta Modulator
US6980145B1 (en) * 2004-07-30 2005-12-27 Broadcom Corporation System and method for noise cancellation in a signal processing circuit
US7362250B2 (en) * 2005-01-31 2008-04-22 Texas Instruments Incorporated Dynamic dither for sigma-delta converters
GB0514677D0 (en) 2005-07-18 2005-08-24 Queen Mary & Westfield College Sigma delta modulators
WO2007038280A1 (en) * 2005-09-23 2007-04-05 University Of Rochester Blue-noise-modulated sigma-delta analog-to-digital converter
US7215267B1 (en) * 2005-12-19 2007-05-08 Cirrus Logic, Inc. Analog-to-digital converter with dither control
US7821436B2 (en) * 2006-06-08 2010-10-26 Cosmic Circuits Private Limited System and method for reducing power dissipation in an analog to digital converter
JP2009088924A (ja) 2007-09-28 2009-04-23 Fujitsu Ltd 信号変調方法、信号変調装置、電子装置および信号変調プログラム
JP4856659B2 (ja) * 2008-01-30 2012-01-18 ルネサスエレクトロニクス株式会社 半導体集積回路装置
KR101182407B1 (ko) 2008-12-22 2012-09-13 한국전자통신연구원 펄스 생성기 및 연속시간 시그마-델타 변조기
US8866655B2 (en) * 2012-08-10 2014-10-21 Infineon Technologies Ag Modulator with variable quantizer
EP3694109B1 (en) * 2014-02-25 2023-05-03 ams AG Microphone arrangement
US11121718B1 (en) * 2020-08-12 2021-09-14 Analog Devices International Unlimited Company Multi-stage sigma-delta analog-to-digital converter with dither

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3999129A (en) * 1975-04-16 1976-12-21 Rolm Corporation Method and apparatus for error reduction in digital information transmission systems
JPS62140518A (ja) * 1985-12-13 1987-06-24 Advantest Corp Ａｄ変換装置
EP0308982B1 (en) 1987-09-25 1995-09-06 Nec Corporation Analog-to-digital converter having an excellent signal-to-noise ratio for small signals
JP2647136B2 (ja) * 1988-05-13 1997-08-27 株式会社東芝 アナログ−デジタル変換回路
JP3012887B2 (ja) * 1989-03-13 2000-02-28 日本テキサス・インスツルメンツ株式会社 信号変換装置
US5055843A (en) * 1990-01-31 1991-10-08 Analog Devices, Inc. Sigma delta modulator with distributed prefiltering and feedback
US5144308A (en) * 1991-05-21 1992-09-01 At&T Bell Laboratories Idle channel tone and periodic noise suppression for sigma-delta modulators using high-level dither

Also Published As

Publication number Publication date
AU751275B2 (en) 2002-08-08
JP4027434B2 (ja) 2007-12-26
AR012873A1 (es) 2000-11-22
CO4790202A1 (es) 1999-05-31
EP1080534A2 (en) 2001-03-07
WO1998054840A2 (en) 1998-12-03
EE03500B1 (et) 2001-08-15
AU7793898A (en) 1998-12-30
WO1998054840A3 (en) 1999-03-11
JP2002502565A (ja) 2002-01-22
KR20010013111A (ko) 2001-02-26
US6175321B1 (en) 2001-01-16
SE9701986L (sv) 1998-11-28
EE9900536A (et) 2000-06-15
SE509408C2 (sv) 1999-01-25
BR9809163A (pt) 2000-08-01
SE9701986D0 (sv) 1997-05-27
EP1080534B1 (en) 2006-02-22

Similar Documents

Publication Publication Date Title
CN1260913A (zh) 降低在σ－δ调制器中周期性噪声的设备与方法
US7009543B2 (en) Multiple non-monotonic quantizer regions for noise shaping
US6317468B1 (en) IF exciter for radio transmitter
US6249237B1 (en) System and method for bandpass shaping in an oversampling converter
EP0617516A1 (en) Sigma-delta modulator with improved tone rejection and method therefor
US20070018866A1 (en) Quantizer overload prevention for feed-back type delta-sigma modulators
EP1488525B1 (en) A system and method for adaptive sigma-delta modulation
Gersho Quantization
CN1561578A (zh) 用于移动终端的自适应∑－△数据转换器
CN1388964A (zh) 具有自适应噪声整形调制的音频信号处理系统
CN1175819A (zh) 供声扬处理∑△调制过的数字信号的信号处理设备和方法
US6885326B2 (en) Accumulator for adaptive Σ-Δ modulation
US8855187B2 (en) Signal processing method for enhancing a dynamic range of a signal
US6034629A (en) Analog-to-digital conversion apparatus
KR19980020740A (ko) 디지탈/아날로그(d/a)변환장치
CN1112777C (zh) 信号处理方法和装置
EP1678832A1 (en) Delta sigma modulator with integral decimation
JPH08307281A (ja) 非線形量子化方法及び非線形逆量子化方法
US20070290906A1 (en) Noise-Shaping Device and Method with Improved Lossless Compression and Good Audio Quality for High Fidelity Audio
CN1145707A (zh) 减少量化噪声的方法和装置
Norsworthy Dynamic dithering of delta-sigma modulators
EP1665544B1 (en) Accumulator for adaptive sigma-delta modulation
Prosalentis et al. Elimination of Idle Tones by a 2‐Bit Adaptive Sigma‐Delta Modulation System
WO2004030221A1 (en) Sigma-delta modulation
Aldajani Adaptive techniques for data conversion and coding with application to power control in CDMA wireless systems

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1029459

Country of ref document: HK