CN1260880C - 高频宽低电压增益单元及具强化跨导的电压跟随器 - Google Patents

高频宽低电压增益单元及具强化跨导的电压跟随器 Download PDF

Info

Publication number
CN1260880C
CN1260880C CNB028106679A CN02810667A CN1260880C CN 1260880 C CN1260880 C CN 1260880C CN B028106679 A CNB028106679 A CN B028106679A CN 02810667 A CN02810667 A CN 02810667A CN 1260880 C CN1260880 C CN 1260880C
Authority
CN
China
Prior art keywords
circuit
current
coupled
source
hard disk
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB028106679A
Other languages
English (en)
Other versions
CN1524340A (zh
Inventor
E·巴赫
T·布伦
S·赛勒斯安
S·弗兰克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1524340A publication Critical patent/CN1524340A/zh
Application granted granted Critical
Publication of CN1260880C publication Critical patent/CN1260880C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45659—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H03F3/45206—Folded cascode stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H04N25/773—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters comprising photon counting circuits, e.g. single photon detection [SPD] or single photon avalanche diodes [SPAD]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45418—Indexing scheme relating to differential amplifiers the CMCL comprising a resistor addition circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45454—Indexing scheme relating to differential amplifiers the CSC comprising biasing means controlled by the input signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)

Abstract

一电压缓冲器(buffer)和跟随器(follower)包含一单端(singleended)输出、一源极跟随器和一电流反馈回路。该电流反馈回路耦合于该源极跟随器(source follower)和该单端输出。当两个电压跟随器被使用在一差动构成(differential configuration)时，该电压跟随器可以变成一高频宽增益单元的一部份。该高频宽增益单元包含一第一和第二源极跟随器电路，其分别耦合于该第一和第二电流反馈回路。该第一和第二源极跟随器电路进一步分别的耦合于一第一和第二电流镜(mirror)电路。该第一和第二电流镜电路耦合于一与一共模(common-mode)反馈回路耦合的负载。该共模反馈回路控制一恒定电流源，其汲入(sinks)流经该第一和第二电流镜电路的镜射直流电。

Description

高频宽低电压增益单元及具强化跨导的电压跟随器
技术领域
本发明关于一种电压缓冲器和跟随器，尤指一种使用在高频宽低电压增益单元的电压跟随器。
背景技术
差动电路(differential circuit)产生一正比于两输入信号间的代数差(algebraic dfference)的信号。这些电路只有在该输入信号间有差异时，才产生一输出信号。
理想中，差动电路的输出信号并不由它的输入信号的大小决定。然而，当输入信号十分“微弱”时，这些信号可以小到使得它们不能再被确实的处理。因此，当“微弱”输入信号提供到一差动电路时，这个“微弱”输入信号可以被缩小且将无法被检测出这些可以存在于输入信号的小信号差异。换句话说，包含在这些输入信号的信息和它们之间的代数差可能被遗失。
概念上，在差动电路处理输入信号之前，信号放大器可以用来影响输入信号。假如使用信号放大器，信号放大器必须被匹配且需进一步的保持包含在输入信号理的信息。使用信号放大器的一缺点是结果电路(resulting circuit)有一限制的频宽。信号放大器的极(poles)可以在高频缩小该输入信号，如此便限制差动电路的频宽。
发明内容
本发明关于高频宽低电压增益单元，其可克服习知潜在的缺点。本发明也与具强化跨导的电压跟随器和缓冲器有关。本发明较佳实施例将信号衰减最小化并将在硬盘机及其它机电装置与电子装置的频宽最大化。本发明较佳的缓冲器和跟随器包含一单端(single ended)输出、一源极跟随器和一电流反馈回路。电流反馈回路耦合于该源极跟随器和该单端输出。藉由使用一由共源(common-source)晶体管执行的高增益的电流/电压转换和电压/电流转换，该电流反馈回路获得在输入和输出电流间的高电流增益。
本案较佳实施例的增益单元包含一第一和第二源极跟随器、一在源极跟随器周围的第一和第二电流反馈回路、一第一和第二电流镜电路、一负载、一共模反馈电路和一第一和第二恒定电流源。较佳地，一差动安排包含该第一和第二源极跟随器，其分别地耦合该第一和第二电流反馈回路。该第一和第二源极跟随器电路也分别耦合于该第一和第二电流镜电路。该第一和第二电流镜电路耦合至一耦合于共模反馈电路的该负载。该共模反馈电路控制该恒定电流源，其汲入(sink)流经该第一和第二电流镜电路的镜射电流。
附图说明
图标中，在不同视图的相同组件数字符号表示相似的组件。
图1为本案较佳实施例的电压跟随器的示意图；
图2为包含于图1的本案较佳实施例的增益单元的示意图；
图3为包含于图2的本案较佳实施例的替代负载的示意图；
图4为包含于图2的本案另一较佳实施例的替代负载的示意图；
图5为包含于图2、3、4的本案较佳实施例的串叠示意图；
图6为包含于图2、3、4的本案较佳实施例的数字逻辑的示意图；
图7为包含于图2、3、4的本案另一较佳实施例的数字逻辑的示意图。
具体实施方式
一硬盘是一种机电装置，其可从一由可储存资料的材料来制造或者仅覆盖其表面的转盘(platter)读出或写入资料。一硬盘可包含一用来支持转盘的转轴(spindle)、一驱动转盘的马达、一或多个读写头、一读写头定位机构、一电源供应器和一控制器。在一硬盘机中，一电压缓冲器(buffer)可以被用来暂存信号，其驱动信号可用一高源电阻到一低阻抗负载来提供。例如，电压跟随器可以使用在当电压来源电阻比负载电阻大的时候。不使用电压跟随器而直接将电压源与负载耦合将导致一明显的信号衰减。在这个案例中，具有一高于负载阻抗的高输入阻抗和低输出阻抗的电压跟随器可以用来当成一电压缓冲器。相同地，在一些应用，如在硬盘读取电路中，两输入信号的差异必须在不改变输入信号的完整性下被检测出来。
图1是本案较佳实施例的电压跟随器100的示意图。本案的具有一单端输出102的较佳实施例100包含三个晶体管：源极跟随器(source-follower)晶体管T1 104、共源(common-source)晶体管T2106和折叠式串叠(folded-cascode)晶体管T3 108和两恒定电流源I1110、I2 112。该第一和第二晶体管T1 104和T2 106较佳为P沟道金属氧化物半导体场效应晶体管(PMOS FETs)，而第三晶体管T3 108较佳为N沟道金属氧化物半导体场效应晶体管(NMOS FET)。
较佳地，本案较佳实施例的电压跟随器100的输出电压伴随着输入电压。在本案较佳实施例100中，输出电压不像输入电压，是按照一取决于源极跟随器晶体管T1 104的阈值(threshold)电压Vt的栅源(gate-source)电压。该阈值电压Vt在制程中定义，其中该阈值电压Vt是在源极(source)和漏极(drain)之间的电流产生(onset)的最低需求的栅电压。此外，源极跟随器晶体管T1 104的栅源电压取决于从源极流到漏极的偏压电流。
较佳地，一电流汲入(sink)或该电流源I2 112加偏压于该源极跟随器晶体管T1 104和该折叠式串叠晶体管T3 108。该晶体管T3 108的漏极电流IDC1由电流源I1 110所定义。该源极跟随器晶体管T1 104的漏极偏压电流IDC2较佳为从电流源I1 110流经I2 112的电流差异，其中电流源I2 112传导一结合直流电(IDC1+IDC2)。互连于该共源晶体管T2 106的源极(source)和栅极(gate)之间的符号R0 114代表电流源I1 110的输出阻抗。由于本发明的较佳实施例的该共源晶体管T2 106的一高栅极阻抗，R0 114是从节点A(node A)到接地端(ground)118测量出的全部阻抗的重要部分。然而，从节点A到接地端118的全部阻抗将取决于该折叠式串叠晶体管T3 108、该电流源I2 112的输出阻抗与从该源极跟随器晶体管T1 104的漏极调查的阻抗的相互传导。
较佳地，产生在端子Vout 102的输出电压伴随在端子Vin 120接收的输入电压。然而，本案较佳实施例的电压跟随器100的动态表现可由当输入电压改变时发生的时间延迟(time delays)或传输延迟(propagation delays)所描述。因为大部分的开关表示出非零的切换次数且必然地有一些在节点间的电容，电路功能可以取决于该开关的延迟反应，如使用在本案较佳实施例的电压跟随器100的该晶体管。
当在端子Vin 120接收的输入信号减少，例如一传输延迟导致源极跟随器晶体管T1 104的栅源电压Vgs开始增加。在端子Vout 102产生的信号没有立即跟着在端子Vin 120接收的信号改变。当Vgs增加，由源极跟随器晶体管T1 104引起的导电通路增加，且对应产生一输出交流电。该交流电(isource follower或isf)加到流过源极跟随器晶体管T1 104的导电通路的静态直流电IDC2。因为I2 112没有被构成或规划至汲入电流isf，isf基本上被加至在共源晶体管T2 106的栅的IDC1还有在节点A116的folded-cascode晶体管T3 108的漏极。当在节点A 116的交流电增加时，部分由于该大阻抗R0，一相当大的交流栅极电压补充该共源晶体管T2 106的直流栅极电压。这些栅极电压导致共源晶体管T2106的导电通路减少。在栅源电压Vgs的有效衰减，减少了从一直流供应Vdd 122流经T2 106的电流。因此产生了一交流电icommon source(ics)。最后，在端子Vin 120接收的输入电压和在端子Vout 102产生的输出电压间的差异出现在一电压区里，其一般由源极跟随器晶体管T1 104的阈值电压Vt和直流偏电流IDC2所定义。
如图所示，该折叠式串叠晶体管T3 108、该两电流源(I1 110，I2112)和该共源晶体管T2 106形成一在源极跟随器晶体管T1 104周围的电流反馈回路。本案较佳实施例的输入交流电到输出交流电(gm)的全部跨导或比率远高于该源极跟随器晶体管T1 104或是该偏压电流IDC2所构成的共源晶体管T2 106的跨导。该共源晶体管T2 106的跨导的增加或提高可由将该共源晶体管T2 106的栅加上一传导交流电压所达成。该交流电压可通过一高增益的电流/电压转换所达成，其转换利用了在节点116A感测的交流电isf。较佳地，本案较佳实施例的电压跟随器100的该共源晶体管T2 106的漏极交流电ics被增大且与交流电isf反相。该电流反馈回路最小化流经源极跟随器晶体管T1 104的交流电isf，来获得流经靠近直流电IDC2的源极跟随器的电流。因此源极跟随器晶体管T1 104的栅源电压是一在输入Vin 120和输出Vout 102之间的定补偿(offset)电压并且完全独立于交流操作(AC operation)之外。该共源晶体管T2 106驱动该输出交流电iout，其用来改变在输出节点Vout 102的电位(voltage level)，且iout的大小相等或近似于ics的大小。依上所述，本案较佳实施例的电压跟随器100的跨导远高于单独的源极跟随器晶体管T1 104的跨导。
本案较佳实施例的电压跟随器100的小信号增益取决于电压跟随器的输出阻抗和负载阻抗。本案较佳实施例的电压跟随器100的小信号输出阻抗反比于该共源晶体管T2 106的跨导。由于本案较佳实施例100的增强跨导操作，电路信号衰减将变小。
较佳地，源极跟随器晶体管T1 104的栅源(gate-source)电压近乎不变，甚至于它带有输入信号的小信号改变。被该电路或该栅极(gate)观察的电容和驱动在端子Vin 120的该源极跟随器晶体管T1 104的栅极较佳地是由该栅源电容和该源极跟随器晶体管T1 104的栅漏(gate-drain)电容所决定。既然因为是电流反馈回路的操作，栅源电压的变化较佳地非常小，而由于栅源电容的关系，负载较佳地减少。由于电流反馈回路的高频宽，这减少的负载效应甚至在非常高的频率中是确实的。栅漏电容的效应也较佳地变小，由于在饱和范围中该源极跟随器晶体管T1 104的操作和由于在该折叠式串叠晶体管T3 108源极的低阻抗，该折叠式串叠晶体管T3 108避免一在米勒效应(Miller-effect)电容中的动态增加。
如图1所示，该源极跟随器晶体管T1 104的总体(bulk)和源极端子较佳地直接耦合。在总体和源极端子的直接耦合进一步最小化由可被耦合到Vout 102端子的负载引起的信号衰减，因为源极跟随器晶体管Tt 104的gm是最理想的。在另一本案较佳实施例的具有耦合到一交流接地电压的总体端子，例如在PMOS FET源极跟随器晶体管T1 104的例子中的正供(positive supply)电压，一栅极和和总体的跨导的增强将会达成。该总体跨导因此有一负面影响且减少电流反馈跨导增强回路的好处。在这个例子中的小信号衰减取决于栅极和和总体的跨导比率。较佳地，该信号衰减比较少依赖或是独立于耦合至Vout 102端子的负载之外。
上述的本案较佳的电压跟随器100并不限制在图标组件中(如PMOS或NMOS晶体管)，本案较佳实施例100也可包含将PMOS FETs以NMOS FETs取代且将NMOS FETs以PMOS FETs取代的方式的晶体管。此外，例如许多合适的电流供应或晶体管，如串叠晶体管，可以用来当作电流源I1 110，和I2 112来增强电源的输出阻抗如同在折叠式串叠晶体管T3 108的Vbias 124端子的栅极电压(gate bias)可以被任何合适的外部或内部源极、偏压区块(bias block)或偏压产生器(biasvoltage generator)所驱动。
本案较佳的电压跟随器100也可是一单一部份或是整合于本案较佳的实施例的在一分离或整合电路中的一固定或变动的增益单元。如图2所示，本案较佳的增益单元200包含两个电压跟随器202和204，其皆具有由一被动组件(如图标的R0 206)耦合的输出端子。后来的或是被动组件可用一主动组件如可变电阻或晶体管来实行。在一较佳实施例中，该晶体管可以是一在线性范围内操作且被一高栅电压加上偏压的NMOS装置。藉由调整NMOS装置在线性区的栅压，引诱传导通路的电阻值将对应着改变如同本案另一较佳实施例中的可变增益的改变。
本案较佳的增益单元200利用一对晶体管T4a 208和T4b 210去追踪和输出流经R0 206的电流。较佳地，这成双的晶体管T2a 106a、T4a208和T2b 106b、T4b 210是在一别地追踪流经共源晶体管T2a 106a和T2b 106b的电流中的电流镜(current-mirror)配置中。虽然晶体管T4a208和T4b 210没有分别的与T2a 106a和T2b 106b相匹配，而来提供一在其它替代实施例中可以用在其它成双的相匹配的晶体管的增益N。如上述，本案较佳实施例可利用一一对一电流镜配置或一一对N的电流镜配置，其取决于产生在Voutp 212和Voutm 214端子的理想输出增益。调整本案另一较佳的增益的数字逻辑也可用来控制该电流镜比N，藉由控制平行地位于晶体管T4a 208和T4b 210的晶体管。
如图所示，电流镜T2a 106a、T4a 208和T2b 106b、T4b 210提供流经共源晶体管T2a 106a和T2b 106b的多重参考电流至本案较佳的负载216。较佳地，本案较佳的负载216执行一电流/电压转换，其使用一等于R1a 218a加R1b 218b的差动电阻R1和由共模反馈电路228所控制的两电流源I3a 220和I3b 222。较佳地，在输出端子Voutp 212和Voutm214的共模电压是由电流源I3a 220和I3b 222所控制，其电流源汲入流经共模晶体管T2a 106a和T2b 106b。较佳地，电流源I3a 220和I3b 222分别汲入在输出端子Voutp 212和Voutm 214流经T4a 208和T4b 210的直流电流组件NxIDC2，其T4a 208和T4b 210只流过差动电流Nxicsa和Nxicsb。
横跨R1a 218a和R1b 218b(其皆等于R1的1/2)的电压降是本案较佳实施例的差动输出电压，且电压输出增益NxR1/R0是由电阻比和电流镜比所构成。如上所述，本案较佳的增益单元200可以捕捉在Vinp 120a和Vinm 120b端子间接收信号的差异，藉由量测流经R1a 218a和R1b 218b电阻的电流Nxiout。
较佳地，位于R1a218a和R1b218b电阻的节点B 224是一虚拟交流接地端。在该节点B 224的电压等于在输出端子Voutp 212和Voutm 214的共模电压且可与在电压参考端子Vref 226的参考电压比较，其参考电压由用来调整输出节点Voutp 212和Voutm 214的共模电压的共模反馈电路228所接收。较佳地，该共模电路228将虚拟交流接地节点B 224的电压与一内部参考电压或外部来源产生的电压做比较，并进一步控制电流源I3a 220和I3b 222来汲入合适的NxIDC2电流。
图3是本案的可用来取代图2的负载216的另一较佳负载300的示意图。较佳地，该替代负载执行一电流/电压转换，其使用差动电阻R1a 218a和R1b 218b和一由该共模反馈电路228控制的单一电流源I4302。较佳地，该单电流源I4 302传导一比图2的电流源I3a 220和I3b222的一大两倍的直流电。差动电阻R1x1/2 218a和218b的使用导致在端子Voutp 212a和Voutm 214b(NxR1x1/2xIDC2)的直流共模电压的直流电压偏移。此外，电流源I4 302的电容不作为在输出端子Voutp212a和Voutm 214b的负载电容。因为电流源I4 302是耦合到虚拟交流接地节点B 224，电流源I4 302的输出阻抗的选择可以改变。最后，应该注意到该共模电压是由该共模反馈电路228、接通在虚拟交流接地节点B 224的共模层、控制由电流源I4 302的直流电所汲入的直流电、和考虑流经负载电阻R1x1/2 218a和218b的直流电压偏移所控制。
图4是本案的对于图2的负载216的第三较佳负载400的示意图，其中图2的晶体管T4a 208和T4b 210(在图4为I5a 402a和I5b 402b)平行地耦合至恒定电流源I6a 406和I6b 408。如图所示，该替代负载400避免汲入流经输出端子Voutp 212和Voutm 214到接地端118的电流。当然，输出端子Voutp 212和Voutm 214与接地端118被两个晶体管R1 404所隔离。因为这些R1 404是平行于其它两个将Voutp 212耦合至Voutm 214的电阻R2 405，在Voutp 212和Voutm 214间的有效电阻将等于图2的较佳负载216的有效电阻。假如R2远大于R1，电阻R2 405的目的是用来接通输出节点的共模电压。此外，本案的第三较佳的负载400可执行一非常低的共模层。在其中一较佳实施例中，可以达到低于约400毫伏的共模层。
图4进一步表示该共模反馈电路228控制两个电流源I6a 406和I6b 408，其共模反馈电路228也监控在虚拟交流接地节点B 224的共模层。较佳地，电流源I6a 406和I6b 408提供一有效电流来增加或减少在Voutp 212和Voutm 214端子的共模层。电流源I6a 406和I6b 408两者可被设计成拥有非常高的输出阻抗，由于在输出端子Voutp 212和Voutm 214的共模层和VDD 122之间的差异。因此，小信号增益没有减少如电流源I6a 406和I6b 408的寄生(parasitic)输出阻抗一样。
为了改善共模反馈电源的输出阻抗，一串叠晶体管T4c 502可以串连到I5a 402a且一第二串叠晶体管T4c 502可以串连到I5b 402b，如图4所示。此外，一串叠晶体管T4c 502可以串连在T4a 208和Voutp 212端子之间而一第二串叠晶体管T4c 502可以串连在图2的T4b 210和Voutm214端子之间。较佳地，串叠晶体管(其中之一出现在图5)分别被耦合至T4a 208和T4b 210的漏极。较佳地，与输出共模电压的相同的直流电压加栅电压于该串叠晶体管。当在一整合电路里制造时，晶体管T4c可以有一W和L的比率，其比源极随耦晶体管T1a 104a和T1b 104b的W和L的比率大上N倍。依上所述，在本案较佳实施例中，串叠晶体管T4c 502的漏极节点将与共源晶体管T1a 104a和T1b 104b的漏极节点将约在相同的电位上。如此，本案较佳的串叠提供非常准确的具有非常高输出阻抗的电流镜电路。在该共模电源晶体管与信号路径(signal-path)晶体管T4a 208和T4b 210之间可以分享该串叠晶体管。
图6表示可以合并至图2、3、4中的本案较佳的数字逻辑的示意图。在这些较佳实施例中，图2的晶体管T4a 208和T4b 210和图4的电流源I5a 402a和I5b 402b可以分别的被图6的电路所实施。在这些较佳实施例中，N-1个晶体管T42-T4N被平行耦合至晶体管T41 602中。具有N-1个控制线606的数字逻辑604控制这些晶体管的栅极电压，该控制线606藉由一共栅极电压来分别的驱动被挑选的晶体管。为了驱动该晶体管T42-T4N，必须激活每一进行的晶体管。例如，为了打开T34，T42和T41必须先开。当一第二数字控制线被驱动达到一logichigh的时候，T43 610的栅将分享T42 608和T41 602的栅极电压。这个共栅极电压激活T43 610。
较佳地，图6的晶体管T42-T4N的每一本质上有相同的宽与长。每一被选的晶体管的连续激活单独或等量增加了T4c 502的源极偏压。较佳地，上述实施例是一整合电路的单一部份，虽然匹配的晶体管也可被用在分离的实施例中。较佳地，数字激活(dgitally actuated)晶体管的数量定义使用在这些较佳实施例的相乘系数(multiplicationfactors)或电流镜比。此外，温度计码(Thermometer Code)较佳地被使用来控制加偏压于栅的开关。
上述的实施例并不限制于温度计码(Thermometer Code)或连续逻辑(sequential logic)。如图7所示，具有”B”位长度的二进制位(Binary Code)和一非连续控制也可以被使用。较佳地，晶体管P1-P*的栅被平行耦合至晶体管T4a 208。因为图2使用两个电压随耦电路202和204，一较佳的理想电路被平行耦合至晶体管T4b 210。该配置较佳地允许输出电流的结合去偏压P11的源极。当图7出现一2n的乘法器(Multipler)时，例如2n*(W/L)，许多其它的乘法器包含整数和非整数的乘法器也可以被使用。较佳地，数字逻辑702产生的二进制位激活晶体管P1-P*，其中该数字逻辑702通过分离的控制线耦合至晶体管P1-P*。数字选择(digitally selected)晶体管的激活可以定义本案较佳的电流镜比。如图所示，该数字逻辑702驱动晶体管B。此外，上述的实施例可以在一整合或分离电路中完成。
较佳地，串叠晶体管T4c 502和图6、7的P11 704在全部电流镜的晶体管之间被分享。为了改善电流镜的准确性，每一电流镜的晶体管可以分别被串连到串叠晶体管，其具有一用来调整相关电流镜晶体管的W/L比的W/L比。在这些本案较佳的实施例，每一串叠晶体管被连到输出节点Vout。
从先前的详细描述，清楚的明白一高频宽增益单元可以包含两个高频宽电压跟随器电路202和204，其复制输入电压间的差异横越电阻R0 106至一差动电压。本案较佳的电压跟随器202和204包含具有嵌进电流反馈回路中的增强跨导的源极跟随器104a和104b。跨越R0 206的交流电压产生一通过正比于差动输入电压的R0 206的交流电iout。本案较佳的电压跟随器202和204维持流经R0 206的交流电iout的大小近似于流经晶体管T2a 106a和T2b 106b的交流电iCS的大小。借着使用两个额外装置T4a 208和T4b 210，可以建立具有比率N≥1的电流镜，使得镜射电流被提供至一输出负载。一较佳负载216包含两DC电源I3a220和I3b 222，其为DC组件IDC2减掉流经T4a 208和T4b 210的电流。假如耦合到端子Voutp 212和Voutm 214的外部负载阻抗且电源I2a 112a和I2b 112b的输出阻抗皆为高时，AC电流iout将会流过电阻R1 218a和218b。本案较佳的增益单元200的增益将由两个电阻R0 206和R1218a、218b的比和电流镜比N来构成。
上述实施例可以使用在许多包含重复储存装置、硬盘和其它机电装置的应用。在输入和输出端子的共源电压，使本案的较佳增益单元能够驱动许多外部负载和电路，如在硬盘读取信道中的电路。因此，该输入和输出共源电压两者能够相同的激活两个增益单元的一系列耦合而无须额外的用来减少信号频宽的电路。增强跨导电压跟随器的高频宽将不会减弱在高频的输入信号。此外，当本案较佳的电压跟随器被使用在暂存电阻R0 206时，差动输入电压的衰减是少的。此外，上述本案较佳实施例可以在非常低的供应电压下操作，例如在少于或约等于两伏特下(Vdd≤2V DC)。此外，本案较佳的实施例可以完全使用在互补式金氧半导体(CMOS)技术上。

Claims (21)

1.一种硬盘读取信道增益单元，其包含：
一第一和第二电流反馈回路；
一差动配对，其包含一第一源极跟随器电路和一第二源极跟随器电路，其中该第一源极跟随器电路耦合到该第一电流反馈回路且该第二源极跟随器电路耦合到该第二电流反馈回路；
一第一电流镜电路，其耦合到该第一源极跟随器电路；
一第二电流镜电路，其耦合到该第二源极跟随器电路；
一负载，其耦合到该第一和第二电流镜电路；
一共模反馈电路，其耦合到该负载；以及
一恒定电流源，其耦合到该第一和第二电流镜电路以及该共模反馈电路，当共模反馈电路控制时，该恒定电流源构成来汲入流经该第一和第二电流镜电路的镜射电流。
2.如权利要求1所述的硬盘读取信道增益单元，其中每一该第一和第二电流反馈回路包含一第一和第二恒定电流源和一折叠式串叠电路，其中每一该第一和第二恒定电流源加偏压于该折叠式串叠电路。
3.如权利要求2所述的硬盘读取信道增益单元，其中每一该第一和第二电流镜电路包含一共源电路，其耦合到该第二恒定电流源和该折叠式串叠电路。
4.如权利要求1所述的硬盘读取信道增益单元进一步包含一第三恒定电流源，其中每一该第一和第二电流镜电路的偏压由该第三恒定电流源分别提供。
5.如权利要求1所述的硬盘读取信道增益单元进一步包含一第二负载，其耦合于该差动配对之间。
6.如权利要求5所述的硬盘读取信道增益单元，其中该第一和第二负载包含一电阻性负载。
7.如权利要求6所述的硬盘读取信道增益单元，其中至少一该第一和第二负载是一MOS晶体管或是MOS晶体管在线性区域操作的组合。
8.如权利要求6所述的硬盘读取信道增益单元，其中该第一和第二负载包含一差动负载。
9.如权利要求1所述的硬盘读取信道增益单元，其中该恒定电流源包含一第一和第二恒定电流源，其中该第一恒定电流源耦合于该第一电流镜电路，该第二恒定电流源耦合于该第二电流镜电路。
10.如权利要求1所述的硬盘读取信道增益单元，其中该电流镜比大于一且由一数字逻辑所控制。
11.如权利要求9所述的硬盘读取信道增益单元，其中该负载包含一互连于一共节点的差动电阻性负载，该共节点耦合于该共模反馈电路。
12.如权利要求9所述的硬盘读取信道增益单元，其中该恒定电流源包含一第一和第二恒定电流源，其中该第一恒定电流源平行耦合于该第一电流镜电路，而该第二恒定电流源平行耦合于该第二电流镜电路。
13.如权利要求9所述的硬盘读取信道增益单元，其中每一该第一和第二电流镜电路包含一耦合于一电压供应的第三恒定电流源。
14.如权利要求12所述的硬盘读取信道增益单元，其中该第一和第二电流镜由该第一和第二电阻分别接地。
15.如权利要求14所述的硬盘读取信道增益单元进一步包含一第一和第二输出，其中该第一输出通过一差动电阻耦合至第二输出，且由该第一和第二电阻分别接地。
16.如权利要求15所述的硬盘读取信道增益单元，其中该共模反馈电路耦合一互连于该差动电阻的共节点。
17.如权利要求2所述的硬盘读取信道增益单元，每一该第一和第二电流镜电路分别包含折叠式串叠电路。
18.如权利要求1所述的硬盘读取信道增益单元，其中该差动配对、该第一电流镜电路、该第二电流镜电路、该共模反馈电路与该恒定电流源构成在一小于两伏特的供应电压下操作。
19.如权利要求1所述的硬盘读取信道增益单元，其中该差动配对、该第一电流镜电路、该第二电流镜电路、该共模反馈电路与该恒定电流源为CMOS装置。
20.如权利要求1所述的硬盘读取信道增益单元进一步包含一对输出端子和一第二硬盘读取信道增益单元，其中该输出端子耦合至该第一和第二电流镜电路且直接耦合至该第二硬盘读取信道增益单元。
21.一种硬盘读取信道增益单元，其包含：
一对输出端子；
一第一和第二电流反馈电路，其中每一该第一和第二反馈电路包含一第一和第二恒定电流源和一折叠式串叠电路，且其中每一该第一和第二恒定电流源加偏压于该折叠式串叠电路；
一差动配对包含一第一源极跟随器电路和一第二源极跟随器电路，该第一源极跟随器电路耦合于该第一电流反馈回路且该第二源极跟随器电路耦合于该第二电流反馈回路；
一第一电流镜电路，其耦合于该第一源极跟随器电路，该第一电流镜电路包含一耦合至输出端子之一的折叠式串叠电路；
一第二电流镜电路，其耦合于该第二源极跟随器电路，该第二电流镜电路包含一耦合至输出端子之一的折叠式串叠电路；
一耦合于该第一和第二电流镜电路之间的差动负载；
一耦合至该负载的共模反馈电路；
一第三恒定电流源，其耦合至该第一和第二电流镜电路与该共模反馈电路，当共模反馈电路控制时，该第三恒定电流源构成来汲入流经该第一和第二电流镜电路的镜射电流。
CNB028106679A 2001-05-25 2002-05-24 高频宽低电压增益单元及具强化跨导的电压跟随器 Expired - Lifetime CN1260880C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/865,744 US6580326B2 (en) 2001-05-25 2001-05-25 High-bandwidth low-voltage gain cell and voltage follower having an enhanced transconductance
US09/865,744 2001-05-25

Publications (2)

Publication Number Publication Date
CN1524340A CN1524340A (zh) 2004-08-25
CN1260880C true CN1260880C (zh) 2006-06-21

Family

ID=25346127

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028106679A Expired - Lifetime CN1260880C (zh) 2001-05-25 2002-05-24 高频宽低电压增益单元及具强化跨导的电压跟随器

Country Status (5)

Country Link
US (1) US6580326B2 (zh)
EP (1) EP1417752B1 (zh)
CN (1) CN1260880C (zh)
DE (1) DE60213101T2 (zh)
WO (1) WO2002097975A2 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847251B2 (en) * 2001-01-11 2005-01-25 Media Tek, Inc. Differential charge pump circuit
US6552865B2 (en) * 2001-05-25 2003-04-22 Infineon Technologies Ag Diagnostic system for a read/write channel in a disk drive
JP2003124757A (ja) * 2001-10-16 2003-04-25 Texas Instr Japan Ltd アーリー効果の影響を低減する方法および装置
DE60217881D1 (de) * 2002-11-28 2007-03-15 St Microelectronics Srl Schaltungsvorrichtung zur Herstellung eines nicht-lineares Skaliernetzwerks mit reaktiven Elementen
US6924674B2 (en) * 2003-10-27 2005-08-02 Agere Systems Inc. Composite source follower
US7151410B2 (en) * 2003-12-17 2006-12-19 Agere Systems Inc. Class AB enhanced transconductance source follower
US7236030B2 (en) * 2004-06-30 2007-06-26 Texas Instruments Incorporated Method to implement hysteresis in a MOSFET differential pair input stage
US7498858B2 (en) * 2004-11-01 2009-03-03 Hewlett-Packard Development Company, L.P. Interpolator systems with linearity adjustments and related methods
CN101881984B (zh) * 2009-05-05 2013-04-24 华为技术有限公司 基准信号产生器及其方法和系统
US8179194B2 (en) * 2009-05-05 2012-05-15 Futurewei Technologies, Inc. System and method for a reference generator
FR2955219B1 (fr) * 2010-01-14 2012-08-31 St Microelectronics Sa Amplificateur dephaseur
CN102324896B (zh) * 2011-07-11 2014-07-09 复旦大学 一种带线性度补偿的宽带低噪声放大器
CN103019287B (zh) * 2011-09-27 2015-12-16 联发科技（新加坡）私人有限公司 控制电路与电路控制方法
DE102011122894B4 (de) 2011-09-30 2019-05-09 Intel Deutschland Gmbh Schaltung und Leistungsverstärker
CN104518740A (zh) * 2013-09-29 2015-04-15 Lsi公司 电压跟随器放大器
US9525391B2 (en) * 2014-03-05 2016-12-20 Mediatek Singapore Pte. Ltd. Fully differential class A/AB amplifier and method thereof
EP2945286B1 (en) * 2014-05-12 2018-06-27 ams AG Amplifier arrangement and amplification method
US10063199B2 (en) * 2016-06-09 2018-08-28 Analog Devices Global Buffer with increased headroom
US10734958B2 (en) * 2016-08-09 2020-08-04 Mediatek Inc. Low-voltage high-speed receiver
KR102124241B1 (ko) * 2016-08-16 2020-06-18 선전 구딕스 테크놀로지 컴퍼니, 리미티드 선형 레귤레이터
CN107196644A (zh) * 2017-05-07 2017-09-22 长沙方星腾电子科技有限公司 一种模拟缓冲器
US10250999B1 (en) 2017-09-18 2019-04-02 Infineon Technologies Ag PVT compensated resistive biasing architecture for a capacitive sensor
FR3085564A1 (fr) * 2018-09-05 2020-03-06 Stmicroelectronics Sa Amplificateur a gain variable incorpore dans une chaine de reception
DE102018129910A1 (de) * 2018-11-27 2020-05-28 Intel Corporation Konzept für einen gepufferten umgedrehten Spannungsfolger und für einen Spannungsregler mit niedrigem Dropout
US10614860B1 (en) * 2019-04-15 2020-04-07 Micron Technology, Inc. Systems for discharging leakage current over a range of process, voltage, temperature (PVT) conditions
CN110212876A (zh) * 2019-06-24 2019-09-06 南京芯耐特半导体有限公司 带内置负反馈的跟随器电路结构
CN111313852B (zh) * 2020-05-15 2020-09-11 微龛(广州)半导体有限公司 一种驱动放大器及模数转换器
CN113972558B (zh) * 2021-10-18 2023-09-29 厦门优迅高速芯片有限公司 光学器件驱动电路、光组件及电子设备

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7102199A (zh) * 1971-02-19 1972-08-22
FR2488077A1 (fr) * 1980-07-31 1982-02-05 Thomson Csf Etage de sortie basse impedance pour couplage capacitif ou direct
US4420726A (en) * 1981-06-04 1983-12-13 Rca Corporation Voltage-followers with low offset voltages
US4835489A (en) * 1987-02-13 1989-05-30 National Semiconductor Corporation Single-ended, feed-forward gain stage
US4825174A (en) * 1988-06-20 1989-04-25 American Telephone And Telegraph Company, At&T Bell Laboratories Symmetric integrated amplifier with controlled DC offset voltage
JP2517472B2 (ja) * 1990-10-26 1996-07-24 菊水電子工業株式会社 Ｆｅｔ緩衝増幅器
US5198782A (en) * 1991-01-15 1993-03-30 Crystal Semiconductor Low distortion amplifier output stage for dac
US5221909A (en) * 1992-04-30 1993-06-22 Raytheon Company Active load biasing circuit
JP2944398B2 (ja) * 1993-07-05 1999-09-06 日本電気株式会社 Ｍｏｓ差動電圧電流変換回路
US5712739A (en) * 1993-11-08 1998-01-27 Kabushiki Kaisha Toshiba Magnetic disk drive system with a composite head unit including a magnetoresistive read only head and an inductive write only head
US5469104A (en) * 1994-03-28 1995-11-21 Elantec, Inc. Active folded cascode
US5717536A (en) * 1995-09-19 1998-02-10 Vtc Inc. Single-ended cascode amplifier for magnetoresistive sensors
CN1148723C (zh) * 1995-11-21 2004-05-05 皇家菲利浦电子有限公司 包括磁写入头和具有电容前馈补偿的写入放大器的装置
JPH11195202A (ja) * 1997-11-04 1999-07-21 Hitachi Ltd 微小信号増幅装置とそれを用いた磁気ディスクメモリ装置

Also Published As

Publication number Publication date
EP1417752A2 (en) 2004-05-12
US6580326B2 (en) 2003-06-17
DE60213101D1 (de) 2006-08-24
DE60213101T2 (de) 2007-01-11
WO2002097975A3 (en) 2004-03-11
EP1417752B1 (en) 2006-07-12
CN1524340A (zh) 2004-08-25
US20020175761A1 (en) 2002-11-28
WO2002097975A2 (en) 2002-12-05

Similar Documents

Publication Publication Date Title
CN1260880C (zh) 高频宽低电压增益单元及具强化跨导的电压跟随器
Ramirez-Angulo et al. Low-voltage circuits building blocks using multiple-input floating-gate transistors
US7633338B1 (en) Compensation circuit for amplifiers having multiple stages
JP2656714B2 (ja) 全差動増幅器
US7123082B2 (en) Variable time constant circuit and filter circuit using the same
US20070018725A1 (en) Variable transconductance circuit
GB2258107A (en) Operational amplifiers and response speeds thereof
US4661779A (en) Operational amplifier
EP3231088B1 (en) Subthreshold metal oxide semiconductor for large resistance
KR100877626B1 (ko) 클래스 ａｂ 증폭기 및 이를 위한 입력 스테이지 회로
US5801523A (en) Circuit and method of providing a constant current
CN1103215A (zh) 具有高电源抑制性能的反馈放大器
US6414552B1 (en) Operational transconductance amplifier with a non-linear current mirror for improved slew rate
CN112821875A (zh) 一种放大器电路
US20040160245A1 (en) Linear low noise transconductance cell
EP1303039A2 (en) Method and device for reducing influence of early effect
US7760012B1 (en) High linearity gmC filter
CN109643137B (zh) 低压参考电流电路
US20050134328A1 (en) Transconductor circuit for compensating the distortion of output current
CN110798163A (zh) 一种宽摆幅单位增益电压缓冲器
Ramírez-Angulo et al. Compact continuous-time analog rank-order filter implementation in CMOS technology
Kushima et al. Design of a floating node voltage-controlled linear variable resistor circuit
US6750716B2 (en) Class AB operational amplifier having high gain and low settling time
Sharma et al. Floating-gate MOS structures and applications
WO2022059378A1 (ja) 不揮発性メモリ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20060621

CX01 Expiry of patent term