FR3085564A1 - Amplificateur a gain variable incorpore dans une chaine de reception - Google Patents

Amplificateur a gain variable incorpore dans une chaine de reception Download PDF

Info

Publication number
FR3085564A1
FR3085564A1 FR1857957A FR1857957A FR3085564A1 FR 3085564 A1 FR3085564 A1 FR 3085564A1 FR 1857957 A FR1857957 A FR 1857957A FR 1857957 A FR1857957 A FR 1857957A FR 3085564 A1 FR3085564 A1 FR 3085564A1
Authority
FR
France
Prior art keywords
coupled
amplifier
resistive means
differential
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1857957A
Other languages
English (en)
Inventor
Renald Boulestin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR1857957A priority Critical patent/FR3085564A1/fr
Priority to US16/545,981 priority patent/US11128273B2/en
Publication of FR3085564A1 publication Critical patent/FR3085564A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/001—Digital control of analog signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/1607—Supply circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W4/00—Services specially adapted for wireless communication networks; Facilities therefor
    • H04W4/80—Services using short range communication, e.g. near-field communication [NFC], radio-frequency identification [RFID] or low energy communication
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45374—Indexing scheme relating to differential amplifiers the AAC comprising one or more discrete resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45676—Indexing scheme relating to differential amplifiers the LC comprising one cascode current mirror
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/10—Gain control characterised by the type of controlled element
    • H03G2201/103—Gain control characterised by the type of controlled element being an amplifying element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/10—Gain control characterised by the type of controlled element
    • H03G2201/106—Gain control characterised by the type of controlled element being attenuating element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/30—Gain control characterized by the type of controlled signal
    • H03G2201/307—Gain control characterized by the type of controlled signal being radio frequency signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/70—Gain control characterized by the gain control parameter
    • H03G2201/702—Gain control characterized by the gain control parameter being frequency, e.g. frequency deviations

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

L'amplificateur à gain variable comprend deux branches (BA1, BA2) d'amplification et d'atténuation, et un premier et un deuxième moyen résistif (MR1, MR2) couplés respectivement entre les deux branches (BA1, BA2). Chaque branche (BA1, BA2) comporte un étage suiveur en tension (EST1, EST2) et un étage d'amplification (EC1, EC2) configurable. Les étages suiveurs en tension (EST1, EST2) sont destinés à recevoir un signal différentiel (SSD1, SSD2) et configurés pour délivrer via le premier moyen résistif (MR1) un signal intermédiaire différentiel en courant (Issdl), et les étages d'amplification (EC1, EC2) sont destinés à recevoir le signal intermédiaire différentiel en courant (Issdl) et un mot numérique de contrôle (MNC), et configurés pour délivrer via le deuxième moyen résistif (MR2) un signal de sortie différentiel en tension (Vssd) selon la valeur dudit mot numérique de contrôle (MNC).

Description

Amplificateur à gain variable incorporé dans une chaîne de réception
Des modes de réalisation de l’invention concernent les appareils de communication, en particulier les appareils de communication radiofréquence, et plus particulièrement les appareils de communication en champ proche connus dans le domaine technique sous l’acronyme de la langue anglaise « NFC » (« Near Field Communication » en anglais), et notamment les dispositifs amplificateurs à gain variable (« Variable Gain Amplifier » : VGA en anglais) incorporés dans les chaînes de réception au sein de ces appareils de communication en champ proche.
D’une façon générale, un appareil de communication en champ proche comprend une chaîne de réception pour recevoir via une antenne associée un signal radiofréquence modulé autour de 13,56 MHz.
Afin de procéder à des traitements ultérieurs sur le signal reçu, il est nécessaire d’adapter préalablement son amplitude dans une gamme prédéterminée.
Fa figure 1 illustre une chaîne de réception classique Rx comportant un étage de couplage d’antenne 1 comprenant des condensateurs de liaison et un balun.
F’étage de couplage d’antenne 1 comporte une entrée couplée à une antenne 2 et une paire différentielle de sortie couplée à une entrée différentielle d’un étage amplificateur 3.
F’étage amplificateur 3 comporte un amplificateur 3a à gain variable et un atténuateur capacitif 3b et est couplé à un convertisseur analogique-numérique par l’intermédiaire d’un filtre anti-repliement connu de l’homme du métier.
Fa chaîne de réception Rx comporte en outre un contrôleur 6 de gain variable communément connu par l’homme du métier sous l’acronyme anglais « AGC » (« Automated Gain Control » en anglais). Fe contrôleur 6 est couplé au convertisseur 4 et l’étage amplificateur 3 est configuré pour piloter l’amplificateur 3a et l’atténuateur 3b en fonction de la résolution du convertisseur 4 pour que l’amplitude d’un signal reçu via l’antenne 2 ne dépasse pas la résolution maximale du convertisseur 4.
Pour ce faire, le contrôleur 6 est configuré pour atténuer l’amplitude du signal reçu via l’atténuateur 3b si cette amplitude est trop élevée et augmenter l’amplitude du signal reçu via l’amplificateur 3a si cette amplitude est trop faible.
Un amplificateur à gain variable classique comporte généralement un réseau de résistances pilotable permettant d’ajuster le gain en tension de l’amplificateur en modifiant la résistance du réseau de résistance pilotable.
L’utilisation d’un tel réseau de résistances introduit des capacités parasites variables qui ralentissent plus ou moins la durée de traitement du signal de l’amplificateur.
En outre, un tel amplificateur à gain variable est généralement configuré pour générer directement une tension de sortie amplifiée à partir d’un courant continu amplifié et cette tension de sortie amplifiée est généralement limitée par la tension d’alimentation de l’amplificateur.
Comme la tension d’alimentation de circuits intégrés ne cesse de diminuer au cours de ces dernières années afin de réduire la consommation énergétique globale, le gain en tension de l’amplificateur à gain variable atteint rapidement le plafond limité par la tension d’alimentation.
Il existe ainsi un besoin de proposer une solution technique à faible complexité et à faible consommation énergétique permettant d’assurer une faible distorsion sur un signal amplifié par un amplificateur à gain variable notamment avec une tension d’alimentation très faible, par exemple moins de 2,5V, et de diminuer la surface de silicium de l’amplificateur tout en stabilisant sa durée de traitement du signal.
Selon un aspect, il est proposé un amplificateur à gain variable comprenant deux branches d’amplification, et un premier et un deuxième moyen résistif couplés respectivement entre les deux branches.
Chaque branche comporte un étage suiveur en tension et un étage d’amplification configurable.
Les étages suiveurs en tension sont destinés à recevoir un signal différentiel et sont configurés pour délivrer via le premier moyen résistif un signal intermédiaire différentiel en courant.
Les étages d’amplification sont destinés à recevoir le signal intermédiaire différentiel en courant et un mot numérique de contrôle, et configurés pour délivrer via le deuxième moyen résistif un signal de sortie différentiel en tension selon la valeur dudit mot numérique de contrôle.
Avantageusement, un tel amplificateur utilise deux étages suiveurs en tension aptes à réaliser une adaptation d’impédance sur le signal différentiel de façon à obtenir un gain quasi-unitaire.
Par ailleurs, l’utilisation du premier moyen résistif permet avantageusement une première conversion du signal différentiel en tension en un signal alternatif différentiel en courant. Le signal intermédiaire différentiel en courant est la combinaison du signal alternatif différentiel en courant et un signal continu en courant.
Les étages d’amplification configurables sont pilotés par le mot numérique de contrôle de façon à permettre d’amplifier le signal intermédiaire différentiel en courant selon la valeur du mot numérique de contrôle. Il convient de noter qu’il est également possible d’atténuer le signal intermédiaire différentiel en courant en recevant une valeur adaptée du mot numérique de contrôle.
De ce fait, il est avantageusement possible de ne plus utiliser un atténuateur capacitif dans une chaîne de réception comme illustré sur la figure 1.
Là encore, l’utilisation du deuxième moyen résistif permet avantageusement une deuxième conversion du signal intermédiaire différentiel amplifié en courant en signal de sortie différentiel en tension.
De surcroît, le fait d’avoir réalisé de façon tardive une telle deuxième conversion diminue d’éventuelles distorsions sur le signal de sortie différentiel en tension.
Selon un mode de réalisation, chaque étage d’amplification comporte un premier réseau de miroirs de courant couplé à une première borne de sortie, un deuxième réseau de miroirs de courant couplé à une deuxième borne de sortie, et un troisième réseau de miroirs de courant couplé entre les première et deuxième bornes de sortie.
Chaque étage suiveur en tension est couplé à la première borne de sortie correspondante. Le premier moyen résistif est couplé entre les premières bornes de sortie. Le deuxième moyen résistif est couplé entre les deuxièmes bornes de sortie. Et les premier, deuxième et troisième réseaux de miroirs de courant sont aptes à être pilotés selon la valeur du mot numérique de contrôle.
Selon un autre mode de réalisation, les premier, deuxième et troisième réseaux de miroirs de courant sont configurés pour avoir respectivement un premier, un deuxième et un troisième taux de transfert en courant, le premier taux de transfert multiplié par le troisième taux de transfert est égal au deuxième taux de transfert.
Cette relation entre les premier, deuxième et troisième taux de transfert permet avantageusement de maintenir stable la partie continue du signal intermédiaire différentiel en courant.
A titre d’exemple non limitatif, le premier moyen résistif peut comporter une première résistance équivalente fixe et le deuxième moyen résistif peut comporter une deuxième résistance équivalente fixe.
L’absence de résistances variables, par exemple un réseau de résistances piloté par un mot numérique de contrôle permet un délai stable entre la réception d’un signal différentiel et la délivrance d’un signal de sortie différentiel en tension et une surface silicium peu encombrante de l’amplificateur.
Selon encore un autre mode de réalisation, la première résistance équivalente fixe est sensiblement égale à la deuxième résistance équivalente fixe.
Dans ce cas là, toutes les variations sur le gain de l’amplificateur sont réalisées par les premier, deuxième et troisième réseaux de miroirs de courant en fonction de la valeur du mot numérique de contrôle.
Selon un autre aspect, il est proposé une chaîne de réception comprenant un amplificateur à gain variable tel que défini ci-avant, un contrôleur de gain variable configuré pour délivrer audit amplificateur à gain variable ledit mot numérique de contrôle.
Selon encore un autre aspect, il est proposé un appareil de communication radiofréquence comprenant une chaîne de réception telle que définie ci-dessus.
L’appareil de communication radiofréquence peut par exemple être un appareil de communication en champ proche.
D’autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de modes de réalisation, nullement limitatifs, et des dessins annexés sur lesquels :
- la figure 1, précédemment décrite, illustre schématiquement un mode de réalisation d’une chaîne de réception selon l’état de la technique, et
- les figures 2 à 7 illustrent schématiquement des modes de réalisation de l’invention.
On se réfère tout d’abord à la figure 2 pour illustrer un exemple de mode de réalisation d’un appareil de communication ACOM radiofréquence, ici par exemple un appareil de communication en champ proche (« Near Field Communication » : NFC en anglais) comportant une antenne ANT et une chaîne de réception CR raccordée à l’antenne ANT.
La chaîne de réception CR comporte un étage d’entrée EE, un étage d’amplification et d’atténuation EA, un filtre anti-repliement FA, un convertisseur analogique-numérique CAN et un contrôleur de gain à variable CGV.
L’étage d’entrée EE est couplé à l’antenne ANT et comprend un amplificateur différentiel monté en suiveur et comportant une paire différentielle de sortie SEE1, SEE2.
L’étage d’amplification et d’atténuation EA comporte une paire différentielle d’entrée EEA1, EEA2 couplée respectivement à la paire différentielle de sortie SEE1, SEE2, et une paire différentielle de sortie SEA1, SEA2 couplée au convertisseur CAN via le filtre anti-repliement FA connu de l’homme du métier.
Le contrôleur CGV est couplé entre le convertisseur CAN et l’étage d’amplification et d’atténuation EA, et configuré pour délivrer un mot numérique de contrôle MNC selon la résolution du convertisseur CAN.
La valeur du gain de l’étage EA est pilotée par le mot numérique de contrôle MNC de sorte que l’amplitude d’un signal reçu par le convertisseur CAN soit comprise dans la résolution maximale du convertisseur CAN.
L’étage d’amplification et d’atténuation EA comporte ici un amplificateur à gain variable AGV destiné à recevoir un signal différentiel SSD1, SSD2 via la paire différentielle d’entrée EEA1, EEA2 et le mot numérique de contrôle MNC, et configuré pour adapter la valeur du gain de l’étage EA en fonction du mot numérique de contrôle MNC.
Il convient de noter que l’étage d’amplification et d’atténuation EA ne comporte pas un atténuateur capacitif incorporé généralement dans un étage équivalent classique comme illustré sur la figure 1 car l’amplificateur à gain variable AGV est configuré pour permettre avantageusement d’effectuer non seulement l’amplification mais aussi l’atténuation du signal différentiel SSD1, SSD2 en fonction de la valeur du mot numérique de contrôle MNC.
On se réfère maintenant à la figure 3 pour illustrer un exemple de réalisation de l’amplificateur à gain variable AGV.
L’amplificateur AGV comporte deux branches d’amplification
BAI, BA2, un premier moyen résistif MRI, et un deuxième moyen résistif MR2.
Chaque branche d’amplification BAI, BA2 comporte un étage suiveur en tension ESTI, EST2 et un étage d’amplificateur ECI, EC2 configurable.
Les étages suiveurs en tension ESTI, EST2 sont destinés à recevoir le signal différentiel SSD1, SSD2
Chaque étage d’amplificateur ECI, EC2 comporte une première borne de sortie PBS1, PBS2 et une deuxième borne de sortie DBS1, DBS2.
Chaque étage d’amplification ECI, EC2 est couplé à un étage suiveur en tension ESTI, EST2 correspondant via la première borne de sortie PBS1, PBS2.
Le premier moyen résistif MRI est couplé entre les premières bornes de sortie PBS1, PBS2 des deux branches BAI, BA2.
Le deuxième moyen résistif MR2 est couplé entre les deuxièmes bornes de sortie DBS1, DBS2 des deux branches BAI, BA2.
On se réfère maintenant à la figure 4 pour illustrer un exemple de réalisation de la structure de l’amplificateur AGV.
Chaque étage suiveur en tension ESTI, EST2 de l’amplificateur AGV comporte ici par exemple un amplificateur monté en suiveur AS1, AS2 dont la première entrée est couplée à l’entrée correspondante EEA1, EEA2, dont la deuxième entrée est couplée à la sortie, et dont la sortie est couplée à la première borne de sortie PBS1, PBS2.
L’utilisation d’un tel amplificateur suiveur AS1, AS2 permet avantageusement d’obtenir une adaptation d’impédance et un gain unitaire sur le signal différentiel SSD1, SSD2 correspondant.
Par conséquent, chaque amplificateur suiveur AS1, AS2 est configuré pour délivrer à la première borne de sortie PBS1, PBS2 correspondante une tension intermédiaire Vintl, Vint2. La différence entre ces tensions intermédiaire Vintl, Vint2 suit la variation de la tension du signal différentiel SSD1, SSD2.
Le premier moyen résistif MRI possède une première résistance équivalente fixe 2Ra, par exemple réalisée par deux premières résistances Ra identiques couplées en série.
En raison de la différence entre les tensions intermédiaires Vintl, Vint2, on obtient alors via le premier moyen résistif MRI un premier signal de sortie différentiel Issdl en courant dont la valeur est égale à (Vintl-Vint2)/(2*Ra).
Il convient de noter que le signal Issdl est un courant alternatif.
Chaque étage d’amplification ECI, EC2 comporte un premier réseau PRMC1, PRMC2 de miroirs de courant couplé entre une source de courant SC et la première borne de sortie PBS1, PBS2 correspondante, un deuxième réseau DRMC1, DRMC2 de miroirs de courant couplé entre la source de courant SC et la deuxième borne de sortie DBS1, DBS2 correspondante, et un troisième réseau TRMC1, TRMC2 de miroirs de courant couplé entre les première et deuxième bornes de sortie PBS1, PBS2, DBS1, DBS2 correspondante.
Il convient de noter que les premiers, deuxièmes et troisièmes réseaux PRMC1, PRMC2, DRMC1, DRMC2, TRMC1, TRMC2 sont illustrés à titre indicatif et fonctionnel sur la figure 4 et leurs structures seront illustrées plus en détail sur les figures 5 à 7.
La source de courant SC est configurée pour fournir aux premiers et deuxièmes réseaux PRMC1, PRMC2, DRMC1, DRMC2 de miroirs de courant un courant de polarisation Ibias en courant continu.
Chaque premier réseau PRMC1, PMRC2 de miroirs de courant est destiné à recevoir le mot numérique de contrôle MNC et configuré pour délivrer à la première borne de sortie PBS1, PBS2 correspondante un premier courant auxiliaire PCA1, PCA2 correspondant.
Chaque premier courant auxiliaire PCA1, PCA2 est généré à partir du courant de polarisation Ibias avec un premier taux de transfert TT1 déterminé par la valeur du mot numérique de contrôle MNC, à savoir PCA1 = PCA2 = Ibias*TTl.
Chaque deuxième réseau DRMC1, DMRC2 de miroirs de courant est destiné à recevoir le mot numérique de contrôle MNC et configuré pour délivrer à la deuxième borne de sortie DBS1, DBS2 correspondante un deuxième courant auxiliaire DCA1, DCA2 correspondant.
Chaque deuxième courant auxiliaire DCA1, DCA2 est généré à partir du courant de polarisation Ibias avec un deuxième taux de transfert TT2 déterminé par la valeur du mot numérique de contrôle MNC, à savoir DCA1 = DCA2 = Ibias*TT2.
Chaque troisième réseau TRMC1, TRMC2 de miroirs de courant est destiné à recevoir à la première borne de sortie PBS1, PBS2 correspondante, la combinaison du premier signal auxiliaire PCA1, PCA2 correspondant et une partie du premier signal de sortie différentiel Issdl en courant.
Chaque troisième réseau TRMC1, TRMC2 de miroirs de courant est configuré pour délivrer, à la deuxième borne de sortie DBS1, DBS2 correspondante via le deuxième moyen résistif MR2, la combinaison du deuxième courant auxiliaire DCA1, DCA2 correspondant et une partie d’un deuxième signal de sortie différentiel Issd2.
Le deuxième moyen résistif MR2 possède une deuxième résistance équivalente fixe 2Rb, par exemple réalisée par deux deuxièmes résistances Rb identiques couplées en série.
Il convient de noter que les premiers et deuxièmes courants auxiliaires PCA1, PCA2, DCA1, DCA2 sont les courants continus et les premier et deuxième signaux de sortie différentiels Issdl, Issd2 sont les courants alternatifs.
Le rapport entre les premiers et deuxièmes courants auxiliaires PCA1, PCA2, DCA1, DCA2 et le rapport entre les premier et deuxième signaux de sortie différentiels Issdl, Issd2 sont tous égaux au troisième taux de transfert TT3 du troisième réseau TRMC1, TRMC2 de miroirs de courant déterminé par la valeur du mot numérique de contrôle MNC.
Avantageusement, le premier taux de transfert TT1 multiplié par le troisième taux de transfert TT3 étant égal au deuxième taux de transfert TT2 de façon à assurer que le rapport entre les premiers et deuxièmes courants auxiliaires PCA1, PCA2, DCA1, DCA2 est toujours égal au troisième taux de transfert TT3.
De ce fait, on obtient un signal de sortie différentiel en tension Vssd = Voutl-Vout2 via le deuxième moyen résistif MR2 et la valeur de ce signal Vssd est égale à 2Rb*Issd2. Les deuxièmes courants auxiliaires DCA1, DCA2 en courant continu sont en conséquence maintenus stables.
La valeur de gain G de l’amplificateur AGV est ainsi égale à G=(Voutl-Vout2)/(Vintl-Vint2)=TT3 *Rb/Ra.
Dans le cas où les premières et deuxièmes résistances Ra, Rb sont configurées pour être égales, la valeur de gain G ne dépend que du troisième taux de transfert TT3 lui-même dépendant de la valeur du mot numérique de contrôle MNC.
Il convient de noter que si le troisième taux de transfert TT3 est inférieur à Ra/Rb, la valeur de gain G est inférieure à 1 et l’amplificateur AGV atténue alors le signal différentiel SSD1, SSD2.
L’utilisation du premier moyen résistif MRI permet de convertir la tension intermédiaire différentielle Vintl-Vint2 en premier signal de sortie différentiel Issdl et l’utilisation des étages d’amplification ECI, EC2 comportant les premiers, deuxièmes et troisièmes réseaux PRMC1, PRMC2, DRMC1, DRMC2, TRMC1, TRMC2 de miroirs de courant permet avantageusement d’amplifier ledit premier signal Issdl au lieu d’une amplification directe en tension en fonction du premier signal Issdl.
En outre, l’utilisation du deuxième moyen MR2 permet de reconvertir le courant amplifié, c'est-à-dire le deuxième signal de sortie différentiel Issd2 en signal de sortie différentiel en tension Vssd=Voutl-Vout2.
Là encore, il convient de noter que l’utilisation des premier et deuxième moyens résistifs MRI, MR2 ayant des résistances fixes au lieu de résistances variables comme proposées communément dans l’état de la technique, permet avantageusement une diminution sur la surface silicium de l’amplificateur AGV et une stabilisation sur le délai entre la réception du signal différentiel SSD1, SSD2 et la délivrance du signal de sortie différentiel Vssd en tension. Ce délai est généralement beaucoup influencé par des capacités parasites d’un moyen résistif variable.
On se réfère maintenant à la figure 5 pour illustrer plus en détail un exemple de réalisation d’un des premiers réseaux PRMC1, PRMC2 de miroirs de courant.
Le premier réseau PRMC1, PRMC2 de miroirs de courant comporte une borne d’entrée BEI couplée à la source de courant SC, une borne de sortie BS1 couplée à la première borne de sortie PBS1, PBS2 correspondante, un premier nombre NI de transistors de type NMOS couplés en cascode entre la borne d’entrée BEI et la masse GND, et un deuxième nombre N2 de transistors de type NMOS couplés entre la borne de sortie BS1 et la masse GND.
Tous ces transistors de type NMOS sont par exemple identiques.
La grille et le drain de chacun des N2 transistors NMOS sont couplés. La grille de chacun des NI, N2 transistors NMOS est couplée à un premier nœud intermédiaire Nil via un interrupteur correspondant.
Chaque interrupteur est contrôlé par la valeur du mot numérique de contrôle MNC et réalisé par exemple sous forme d’un transistor connu de l’homme du métier.
Si les interrupteurs associés à ni transistors parmi les NI transistors NMOS et à n2 transistors parmi les N2 transistors NMOS sont configurés pour être dans l’état passant selon la valeur du mot numérique de contrôle MNC, le premier taux de transfert TT1 est égal à n2/nl.
On se réfère maintenant à la figure 6 pour illustrer plus en détail un exemple de réalisation d’un des deuxièmes réseaux DRMC1,
DRMC2 de miroirs de courant.
Afin d’augmenter la tension de sortie minimale et la résistance de sortie, les deuxième réseaux DRMC1, DRMC2 de miroirs de courant utilisent par exemple une structure de miroir de courant en montage cascode et comportent chacun une borne d’entrée BE2 couplée à la source de courant SC, une borne de sortie BS2 couplée à la deuxième borne de sortie DBS1, DBS2 correspondante, un troisième nombre N3 de transistors NMOS couplés en cascode entre la borne d’entrée BE2 et la masse GND, et un quatrième nombre N4 de transistors NMOS couplés en cascode entre la borne de sortie BS2 et la masse GND.
Tous ces transistors de type NMOS sont par exemple identiques.
La grille et le drain de chacun des N3 transistors NMOS en cascode sont couplés. La grille de chacun des N3, N4 transistors NMOS cascode est couplée respectivement à un deuxième nœud intermédiaire NI2a, NI2b correspondant via un interrupteur correspondant.
Chaque interrupteur est contrôlé par la valeur du mot numérique de contrôle MNC et réalisé par exemple sous forme d’un transistor connu de l’homme du métier.
Si les interrupteurs associés à n3 transistors parmi les N3 transistors NMOS et à n4 transistors parmi les N4 transistors NMOS sont configurés pour être dans l’état passant selon la valeur du mot numérique de contrôle MNC, le deuxième taux de transfert TT2 est égal à n4/n3.
On se réfère maintenant à la figure 7 pour illustrer plus en détail un exemple de réalisation d’un des troisièmes réseaux TRMC1, TRMC2 de miroirs de courant.
Chaque troisième réseau TRMC, TRMC2 de miroirs de courant comporte une borne d’entrée BE3 couplée à l’amplificateur monté en suiveur AS1, AS2 correspondant, une borne de sortie BS3 couplée à la deuxième borne de sortie
DBS1, DBS2 correspondante, un cinquième nombre N5 de transistors de type PMOS couplés entre une tension d’alimentation VDD et la borne d’entrée BE3, et un sixième nombre N6 de transistors de type PMOS couplés entre la tension d’alimentation VDD et la masse GND.
Tous ces transistors de type PMOS sont par exemple identiques.
La grille et le drain de chacun des N5 transistors PMOS sont couplés. La grille de chacun des N5, N6 transistors PMOS est couplée à un troisième nœud intermédiaire NI3 via un interrupteur correspondant.
Chaque interrupteur est contrôlé par la valeur du mot numérique de contrôle MNC et réalisé par exemple sous forme d’un transistor connu de l’homme du métier.
Si les interrupteurs associés à n5 transistors parmi les N5 transistors PMOS et à n6 transistors parmi les N6 transistors PMOS sont configurés pour être dans l’état passant selon la valeur du mot numérique de contrôle MNC, le troisième taux de transfert TT3 est égal à n6/n5.
Il convient de noter que le premier taux de transfert TT1 multiplié par le troisième taux de transfert TT3 est égal au deuxième taux de transfert TT2. Dans les cas illustrés sur les figures 5 à 7, (n2*n6)/(nl *n5) = n4/n3.
En variante, les premier, deuxième et troisième nombres NI, N2, et N3 peuvent être tous égaux à 1 afin de réduire encore la consommation et la surface silicium de l’amplificateur AGV.
Dans ce cas là, si les interrupteurs associés à N- transistors parmi les N5 transistors PMOS et à N+ transistors parmi les N6 transistors PMOS sont configurés pour être dans l’état passant selon la valeur du mot numérique de contrôle MNC, chaque deuxième réseau
DRMC1, DRMC2 de miroirs de courant est configuré pour avoir un deuxième taux de transfert TT2 = N+/N-.
Autrement dit, les interrupteurs associés aux N+/N- transistors parmi les N5 transistors NMOS sont configurés pour être dans un état 5 passant selon la valeur du mot numérique de contrôle MNC.

Claims (8)

  1. REVENDICATIONS
    1. Amplificateur à gain variable comprenant deux branches (BAI, BA2) d’amplification et d’atténuation, et un premier et un deuxième moyen résistif (MRI, MR2) couplés respectivement entre les deux branches (BAI, BA2), chaque branche (BAI, BA2) comportant un étage suiveur en tension (ESTI, EST2) et un étage d’amplification (ECI, EC2) configurable, les étages suiveurs en tension (ESTI, EST2) étant destinés à recevoir un signal différentiel (SSD1, SSD2) et configurés pour délivrer via le premier moyen résistif (MRI) un signal intermédiaire différentiel en courant (Issdl), et les étages d’amplification (ECI, EC2) étant destinés à recevoir le signal intermédiaire différentiel en courant (Issdl) et un mot numérique de contrôle (MNC), et configurés pour délivrer via le deuxième moyen résistif (MR2) un signal de sortie différentiel en tension (Vssd) selon la valeur dudit mot numérique de contrôle (MNC).
  2. 2. Amplificateur selon la revendication 1, dans lequel chaque étage d’amplification (ECI, EC2) comporte un premier réseau (PRMC1, PRMC2) de miroirs de courant couplé à une première borne de sortie (PBS1, PBS2), un deuxième réseau (DRMC1, DRMC2) de miroirs de courant couplé à une deuxième borne de sortie (DBS1, DBS2), et un troisième réseau (TRMC1, TRMC2) de miroirs de courant couplé entre les première et deuxième bornes de sortie (PBS1, PBS2, DBS1, DBS2), chaque étage suiveur en tension (ESTI, EST2) étant couplé à la première borne de sortie (PBS1, PBS2) correspondante, le premier moyen résistif (MRI) étant couplé entre les premiers bornes de sortie (PBS1, PBS2), le deuxième moyen résistif (MR2) étant couplé entre les deuxièmes bornes de sortie DBS1, DBS2 et les premier, deuxième et troisième réseaux (PRMC1, PRMC2, DRMC1, DRMC2, TRMC1, TRMC2) de miroirs de courant étant aptes à être pilotés selon la valeur du mot numérique de contrôle (MNC).
  3. 3. Amplificateur selon la revendication 2, dans lequel les premier, deuxième et troisième réseaux (PRMC1, PRMC2, DRMC1, DRMC2, TRMC1, TRMC2) de miroirs de courant sont configurés pour avoir respectivement un premier, un deuxième et un troisième taux de transfert (TT1, TT2, TT3) en courant, le premier taux de transfert (TT1) multiplié par le troisième taux de transfert (TT3) étant égal au deuxième taux de transfert (TT2).
  4. 4. Amplificateur selon l’une quelconque des revendications précédentes, dans lequel le premier moyen résistif (MRI) comporte une première résistance (2Ra) équivalente fixe et le deuxième moyen résistif (MR2) comporte une deuxième résistance équivalente (2Rb) fixe.
  5. 5. Amplificateur selon la revendication 4, dans lequel la première résistance (2Ra) équivalente fixe est sensiblement égale à la deuxième résistance (2Rb) équivalente fixe.
  6. 6. Chaîne de réception comprenant un amplificateur (AGV) selon l’une quelconque des revendications précédentes, un contrôleur de gain variable (CGV) configuré pour délivrer audit amplificateur (AGV) à gain variable ledit mot numérique de contrôle (MNC).
  7. 7. Appareil de communication radiofréquence comprenant une chaîne de réception (CR) selon la revendication 6.
  8. 8. Appareil selon la revendication 7 qui est un appareil de communication (ACOM) en champ proche.
FR1857957A 2018-09-05 2018-09-05 Amplificateur a gain variable incorpore dans une chaine de reception Pending FR3085564A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1857957A FR3085564A1 (fr) 2018-09-05 2018-09-05 Amplificateur a gain variable incorpore dans une chaine de reception
US16/545,981 US11128273B2 (en) 2018-09-05 2019-08-20 Variable gain amplifier embedded in a reception chain

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1857957A FR3085564A1 (fr) 2018-09-05 2018-09-05 Amplificateur a gain variable incorpore dans une chaine de reception
FR1857957 2018-09-05

Publications (1)

Publication Number Publication Date
FR3085564A1 true FR3085564A1 (fr) 2020-03-06

Family

ID=63834284

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1857957A Pending FR3085564A1 (fr) 2018-09-05 2018-09-05 Amplificateur a gain variable incorpore dans une chaine de reception

Country Status (2)

Country Link
US (1) US11128273B2 (fr)
FR (1) FR3085564A1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5493205A (en) * 1995-03-01 1996-02-20 Lattice Semiconductor Corporation Low distortion differential transconductor output current mirror
US20020175761A1 (en) * 2001-05-25 2002-11-28 Infineon Technologies North America Corp. High-bandwidth low-voltage gain cell and voltage follower having an enhanced transconductance
US20050024142A1 (en) * 2003-07-31 2005-02-03 Tirdad Sowlati Variable gain amplifier system
US20170244371A1 (en) * 2016-02-22 2017-08-24 Xilinx, Inc. Linear gain code interleaved automatic gain control circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7538616B1 (en) * 2006-03-09 2009-05-26 Marvell International Ltd. Wideband low distortion/low power
US8847572B2 (en) * 2012-04-13 2014-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Optimization methodology and apparatus for wide-swing current mirror with wide current range

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5493205A (en) * 1995-03-01 1996-02-20 Lattice Semiconductor Corporation Low distortion differential transconductor output current mirror
US20020175761A1 (en) * 2001-05-25 2002-11-28 Infineon Technologies North America Corp. High-bandwidth low-voltage gain cell and voltage follower having an enhanced transconductance
US20050024142A1 (en) * 2003-07-31 2005-02-03 Tirdad Sowlati Variable gain amplifier system
US20170244371A1 (en) * 2016-02-22 2017-08-24 Xilinx, Inc. Linear gain code interleaved automatic gain control circuit

Also Published As

Publication number Publication date
US11128273B2 (en) 2021-09-21
US20200076385A1 (en) 2020-03-05

Similar Documents

Publication Publication Date Title
EP3528391B1 (fr) Contrôleur nfc
EP1172929B1 (fr) Dispositif d'amplification à faible bruit, en particulier pour un téléphone mobile cellulaire
EP0680140B1 (fr) Amplificateur différentiel à réglage de mode commun
FR3059495A1 (fr) Dispositif attenuateur dans un etage de transmission radiofrequences
EP0414328B1 (fr) Amplificateur différentiel à couplage capacitif
FR2854008A1 (fr) Amplificateur differentiel a correction de mode commun
FR3070774A1 (fr) Procede de compensation de chute de tension sur un cable usb type c, et circuit correspondant
EP0278534B1 (fr) Déphaseur large bande
FR3065339B1 (fr) Ligne de transmission avec dispositif de limitation des pertes par desadaptation
FR3059493B1 (fr) Regulation d'un amplificateur rf
EP1258985A1 (fr) Amplificateur différentiel large bande comportant un dispositif compensant la perte de gain en haute fréquence
EP0913931A1 (fr) Amplificateur à fort gain ayant une dynamique de sortie limitée
EP1885057B1 (fr) Compensation en fréquence d'un amplificateur comportant au moins deux étages de gain
FR3085564A1 (fr) Amplificateur a gain variable incorpore dans une chaine de reception
FR2721155A1 (fr) Commutateur haute fréquence unipolaire à plusieurs directions fonctionnant avec gain.
FR2785107A1 (fr) Amplificateur de courant a faible impedance d'entree
EP1346475A2 (fr) Ensemble commandable de sources de courant
EP1313309A1 (fr) Dispositif de calibrage pour un étage d'entrée vidéo
FR2905211A1 (fr) Procede et dispositif d'adaptation d'impedance de sortie d'un emetteur.
EP0645884B1 (fr) Chaíne d'amplification en mode de courant, amplificateur opérationnel, cellule de gain et élément d'amplification correspondants
EP1251634A1 (fr) Etage de transconductance et dispositif de communication par voie hertzienne equipé d'un tel étage
FR2578133A1 (fr) Recepteur autodyne comportant un dispositif d'accord perfectionne
FR2974957A1 (fr) Circuit d'amplification et chaine de reception
EP1554799B1 (fr) Amplificateur haute frequence en circuit integre
FR2823031A1 (fr) Dispositif amplificateur a commutation de gain, en particulier pour un telephone mobile cellulaire

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20200306

RX Complete rejection

Effective date: 20200513