CN1259777C

CN1259777C - 接收机电路

Info

Publication number: CN1259777C
Application number: CNB2003101179754A
Authority: CN
Inventors: 江渕刚志; 岩田徹; 吉河武文
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Socionext Inc
Priority date: 2002-11-28
Filing date: 2003-11-26
Publication date: 2006-06-14
Anticipated expiration: 2023-11-26
Also published as: US7176708B2; US20080315911A1; US20040105517A1; US20070115025A1; JP4323782B2; JP2004180139A; US7675314B2; US7397268B2; CN1505267A

Abstract

一种接收机电路，接收数据信号(RDP、RDM)及时钟脉冲信号(RCKP、RCKM)，用信号检测部(300)的频率检测电路(5)检测根据钟脉冲信号(RCKP、RCKM)的信号变动次数。而且，当该变动次数在预先确定的设定值以下时，由频率检测电路(5)向数据处理部(100)的1∶7串并行转换电路(2)具有的复位信号输入端子(NR)输出使其进行复位动作的信号，限制接受数据的输出。实现了在通过电缆接收信号的接收机电路中，不设置上拉电阻及下拉电阻，可用低电力检测电缆的脱开情况，而且能提高抗干扰性。

Description

接收机电路

技术领域

本发明涉及接收机电路，更具体地说，涉及在使用电缆传输数据的系统中，为了用低电力检测电缆脱开而适用的接收机电路。

背景技术

一般地说，在以LVDS(LOW VOLTAGE DIFFERENTIAL SIGNALING)为代表的使用电缆传输数据的系统中，接收机电路必须具有检测电缆脱开的状态、并根据其状态将数据输出固定成HIGH或LOW的功能。该功能称作自动防故障(fail safe)功能。

在现有技术中，旨在实现上述自动防故障功能的接收机电路，如图6所示。该接收机电路由数据处理部1000和时钟处理部2000构成。

所述数据处理部1000，由输入缓冲器1和1:7串并行转换电路2构成，后者旨在用7比特单位，对前者的串行输出信号RDATA进行1:7串并行转换，将其转换成并行数据，并输出该并行数据信号。在所述输入缓冲器1的输入小振幅差动数据信号的正、负输入端子RDP、RDM之间，连接着终端电阻RT1；在正输入端子RDP和电源VDD之间，连接着上拉电阻RP1；在负输入端子RDM和电源VSS之间，连接着下拉电阻RP2。

另外，所述时钟处理部2000，由输入缓冲器3和将该输入缓冲器3的输出信号RCLOCK的频率及相位进行调整的多相位PLL电路4构成。在所述输入缓冲器3的输入小振幅差动时钟脉冲信号的正、负输入端子INP、INM之间，与所述数据处理部1000中的输入缓冲器1一样，连接着终端电阻RT2，上拉电阻RP3及下拉电阻RP4。

在该接收机电路中，为了实现自动防故障功能，使用了上述上拉电阻RP1、RP3，下拉电阻RP2、RP4。在电缆脱开成为非连接状态时，例如，在所述数据处理部1000中，电流通过上拉电阻RP1、终端电阻RT1、下拉电阻RP2这3个电阻流动，由所述输入缓冲器1检测到在其终端电阻RT1中的IR下降后，将所述1:7串并行转换电路2的输出电平固定成HIGH或LOW的状态。在这里，所述终端电阻RT1，在LVDS标准中，设定为100Ω。还有，有关LVDS标准的技术，在非专利文献1中记述着，而有关LVDS标准的自动防故障功能的技术，则在非专利文献2中记述着。

例如，假设RP1＝RP2＝20KΩ、RT1＝100Ω、VDD＝3.3V、VSS＝0V，则3.3V/40.1KΩ＝82uA的电流，通过3个电阻RP1、RT1和RP2流动，在终端电阻RT1上，就产生82uA×100Ω＝8.2mV的电位差。

【非专利文献1】

《晶体管技术》CQ出版社，1997年7月号 P271～308

【非专利文献2】

《晶体管技术》CQ出版社，1997年7月号 P286～287

可是，在上述现有技术的结构中，即使在自动防故障功能不起作用的正常的电缆连接时，电流始终通过所述上拉电阻RP1、终端电阻RT1及下拉电阻RP2这3个进行流动，白白地消耗电能。特别是在数据通道数量(数据处理部的数量)增多后，与数据通道的数量成正比，稳态电流也随之增大，白白消耗的电能就进一步增大。

于是，为了削减消费电流，将所述上拉电阻RP1及下拉电阻RP2设定成较大的值，这样一来，虽然能使流过这些电阻的稳态电流变小，但在所述终端电阻RT1中的IR下降值也随之变小，对输入数据线路的杂波的误检测的可能性就要增大。

其结果，导致自动防故障时的抗干扰性下降。所以，不能采用这种结构。

发明内容

本发明就是要解决这个问题，其目的是要在接收机电路中，用低电力检测因电缆脱开而造成的非连接状态。

为了达到上述目的，本发明从数据信号输入端子及时钟脉冲输入端子上去掉上拉电阻及下拉电阻，检测所述数据信号或时钟脉冲信号的变动(变化)次数或振幅，根据该变动次数或振幅检测电缆脱开状态。

就是说，本发明1所述发明的接收机电路，是接收在所定的时间内进行所定次数以上的变动的信号的接收机电路，其特征在于：包括：处理所述接收信号的处理部；具有输入所述接收信号、根据该接收信号检测信号的变动次数的变动次数检测电路，当由该变动次数检测电路检测到的变动次数在预先确定的设定值以下时，向所述处理部输出限制动作信号的信号检测部。

本发明2所述的发明，是接收在所定的时间内变动所定次数以上的信号的接收机电路，其特征在于：包括：处理所述接收信号的处理部；具有输入所述接收信号、检测该接收信号的振幅的振幅检测电路，当由该振幅检测电路检测到的振幅在预先确定的设定值以下时，向所述处理部输出限制动作信号的信号检测部。

本发明3所述的发明，其特征在于：在发明1所述的接收机电路中，接收信号是数据信号或时钟脉冲信号。

本发明4所述的发明，其特征在于：在发明2所述的接收机电路中，接收信号是数据信号或时钟脉冲信号。

本发明5所述的发明，其特征在于：在发明1所述的接收机电路中，接收信号是由多个传输线路形成一体的电缆接收的数据信号及时钟脉冲信号，该数据信号及时钟脉冲信号中的某一个被输入给所述信号检测部。

本发明6所述的发明，其特征在于：在发明2所述的接收机电路中，接收信号是由多个传输线路形成一体的电缆接收的数据信号及时钟脉冲信号，该数据信号及时钟脉冲信号中的某一个被输入给所述信号检测部。

本发明7所述的发明，其特征在于：在发明2所述的接收机电路中，所述振幅检测电路包括输入所述接收信号、当该接收信号的振幅在预先确定的设定值以下时、输出HIGH或LOW的信号的偏移缓冲器。

本发明8所述的发明，其特征在于：在发明7所述的接收机电路中，所述信号检测部包括变更所述偏移缓冲器的设定值的设定值变更电路。

本发明9所述的发明，其特征在于：在发明8所述的接收机电路中，通过所述设定值变更电路对所述设定值变更，根据可从外部读写的寄存器的信息进行。

本发明10所述的发明，其特征在于：在发明1所述的接收机电路中，具有输入所述接收信号、当该接收信号的振幅在预先确定的设定值以下时、输出HIGH或LOW的信号的偏移缓冲器，由所述偏移缓冲器输出的信号，被作为根据所述接收信号的信号，输入给所述变动次数检测电路。

本发明11所述的发明，其特征在于：在发明1所述的接收机电路中，所述处理部，是处理接收到的数据信号的数据处理部，接收到由所述信号检测部输出的信号后，进行复位动作。

本发明12所述的发明，其特征在于：在发明2所述的接收机电路中，所述处理部，是处理接收到的数据信号的数据处理部，接收到由所述信号检测部输出的信号后，进行复位动作。

本发明13所述的发明，其特征在于：在发明1所述的接收机电路中，所述处理部，是处理接收到的数据信号的数据处理部，接收到由所述信号检测部输出的信号后，进行切断电源动作。

本发明14所述的发明，其特征在于：在发明2所述的接收机电路中，所述处理部，是处理接收到的数据信号的数据处理部，接收到由所述信号检测部输出的信号后，进行切断电源动作。

这样，在本发明1、2、3及4所述的发明中，当电缆脱开时，信号检测部中的接收信号的变动次数及振幅便在设定值以下，由信号检测部向数据处理部输出信号，限制数据处理部的动作。

所以，不需要象现有技术那样，为了实现自动防故障功能而在接收机电路的输入端子上设置上拉电阻及下拉电阻，使电路占用面积减少。而且，由于通过那些电阻消耗的稳态电流也变小，所以能利用低电力检测电缆脱开的非连接状态。特别是在数据通道数量较多的系统中，由于能削减各通道的稳态电流，所以可以使整个电路及整个系统的耗电量减小。

另外，在本发明5及6所记述的发明中，由于输入信号检测部的数据信号及时钟脉冲信号的两个传输线路，在1根电缆中成为一体，所以只要检测到其中的某一个信号的变动次数或振幅，就能准确地检测电缆的脱开。所以，在检测时钟脉冲信号的变动次数等时，就不必给数据规定变动次数。

在发明7～9所记述的发明中，当电缆脱开后，接收信号的线路成为高阻扰的状态时，即使杂波混入所述信号线路，由于该杂波的振幅在设定值以下，所以偏移缓冲器的输出信号可固定在HIGH或LOW。这样就能杜绝由于混入杂波而误检测成电缆脱开。因此，既可以提高抗干扰性能，又能降低电力消耗，还能实现自动防故障功能。

特别是在本发明8及9所述的发明中，由于能通过设定值变更电路，变更偏移缓冲器的设定值，所以就能按照不同的应用所带来的杂波的大小，改换杂波的判断电平，改变抗干扰的性能，增加设计的自由度。

在本发明10所述的发明中，当电缆脱开时，接收信号的变动次数，通常在设定值以下，数据处理部的动作受到信号检测部的作用而被限制。但即使杂波混入信号检测部，由于该杂波的变动次数在设定值以下，偏移缓冲器的输出可固定为HIGH或LOW，所以在变动次数检测电路中，输入的信号变动次数可靠地成为设定值以下，总能发挥正常的自动防故障功能。

在本发明11及12所述的发明中，当电缆脱开，出现不接触状态时，数据处理部根据来自信号检测部的信号，进行复位动作。所以，能够将数据处理部的输出都固定成LOW或HIGH，这样，例如在图象的收发信号系统中，当电缆脱开成为非连接状态时，就变成单一的颜色，可用肉眼轻而易举地确认电缆脱开。

在本发明13及14所记述的发明中，当电缆脱开，成为非连接的状态时，数据处理部根据来自信号检测部的信号进行切断电源的动作。所以能控制电缆脱开、成为非连接状态之际的电流，实现自动防故障时的低电力化及电力控制。

综上所述，采用本发明1、2及3所记述的发明后，就不需要象现有技术那样，为了实现自动防故障，而在接收机电路的输入端子上设置上拉电阻及下拉电阻，从而能减少电路的占用面积。而且，由于不存在通过这些电阻消耗的稳态电流，所以能在低电力的条件下检测电缆脱开的非连接状态。特别是在数据通路数量较多的系统中，由于能削减各通道的稳态电流，所以能实现整个电路及整个系统的低电力化。

采用本发明4所记述的发明后，在检测时钟脉冲信号的变动次数等时，不需要给数据规定变动次数。

采用发明5～7所记述的发明后，可以杜绝杂波混入引起电缆脱开的误检测。既可以提高抗干扰性，又能降低电力消耗，还能实现自动防故障功能。

特别是采用本发明6及7所记述的发明后，可以根据不同的应用带来的杂波的大小，改变杂波的判断电平，从而改变抗干扰的性能，增加设计的自由度。

采用发明8所记述的发明后，即使混入的杂波被输入到变动次数检测部，也因其信号的变动次数在设定值以下，所以能始终实现正常的自动防故障功能。

采用发明9所记述的发明后，在检测到电缆脱开时，使数据处理部进行复位动作，将其输出都固定成LOW或HIGH，所以假如是在图象收发系统中，电缆脱开、成为非连接状态时，就变成单一的颜色，这样就能用肉眼轻而易举地确认电缆脱开的情况。

采用发明10所记述的发明后，当电缆脱开、成为非连接状态之际，对数据处理部进行切断电源控制，所以可以控制该电流，能实现自动防故障时的低耗电化及电力控制。

附图说明

图1是表示本发明第1实施方式中的接收机电路的电路图。

图2是图1的接收机电路的时序图。

图3是表示本发明第2实施方式中的接收机电路的电路图。

图4是表示本发明第3实施方式中的接收机电路的电路图。

图5是表示本发明第4实施方式中的接收机电路的电路图。

图6是表示现有技术是接收机电路的电路图。

图中：1-输入缓冲器；2-1:7串并行转换电路；3-输入缓冲器；4-多相位PLL电路；5-频率检测电路(变动次数检测电路)；6-偏移缓冲器；7-偏置发生电路；8-偏置选择电路(设定值变更电路)；100-数据处理部(处理部)；200-时钟处理部(处理部)；300、400、500-信号检测部。

具体实施方式

下面，参阅图纸，叙述本发明的实施方式的接收机电路。

(第1实施方式)

图1是表示本发明的实施方式中的接收机电路的电路图。该接收机电路由数据处理部(处理部)100、时钟处理部(处理部)200和信号检测部300构成。

所述数据处理部100，由输入缓冲器1和1:7串并行转换电路2构成。在该数据处理部100中，由所述输入缓冲器1接受从接收机电路的小振幅差动数据输入端子RDP、RDM接收到的小振幅差动数据信号(以下将它们称作“数据输入信号RDP、RDM”)，然后将其转换成CMOS振幅电平、例如，在这里是转换成振幅3.3V的串行数据信号RDATA后输出。在此，在输入缓冲器1的2个输入端子INP、INM之间，连接着终端电阻RT1。在本实施方式中，该终端电阻的值为100Ω。另外，所述小振幅的差动数据信号RDP/M，如图2所示，是频率为595Mbps、振幅为1.2V±200mV的信号。该输入缓冲器1的输出端子，与将该输入缓冲器1的输出串行数据信号RDATA转换成并行数据的所述1:7串并行转换电路2的SDIN端子连接。在这里，串行数据信号RDATA的每秒传输数据数用595Mbps×1比特表示。接着，转换后的并行数据信号，由1:7串并行转换电路2的输出端子PDOUT向接收机电路的输出端子RD[0:6]输出。这个时刻的每秒的传输数据数，用85Mbps×7比特表示。

所述时钟处理部200，由输入缓冲器3、多相位PLL电路4构成。在该时钟处理部200中，用所述输入缓冲器3接受由接收机电路的小振幅差动时钟脉冲输入端子RCKP、RCKM接收的小振幅的差动时钟脉冲信号(下面也将它们称作“时钟脉冲输入信号RCKP、RCKM”)，然后输出输出信号RCLOCK。在这里，在输入缓冲器3的2个输入端子INP、INM之间，连接着终端电阻RT2。在本实施方式中，该终端电阻的值为100Ω。另外，所述时钟脉冲信号RCKP/M，如图2所示，是频率为85MHz、振幅为1.2V±200mV的信号。由输入缓冲器3输出的输出信号RCLOCK，输入给所述多相位PLL电路4的输入端子REFCK，以便调整频率及相位。接着，被多相位PLL电路4进行过频率及相位调整的时钟脉冲信号LCK，由输出端子CKOUT输出。该时钟脉冲信号LCK，被输入给1:7串并行转换电路2的时钟脉冲信号输入端子CK，以便能在所述数据处理部100的1:7串并行转换电路2中，在进行数据信号的串并行转换时，与发送侧同步。

所述信号检测部300，由频率检测电路(变动次数电路)5构成。该频率检测电路5的输入端子CKIN，被输入所述时钟处理部200中的输入缓冲器3的输出信号RCLOCK，由该频率检测电路5检测所定时间内的信号RCLOK的变动次数。当该变动次数在设定值以下时，由输出端子SD输出复位信号NRESET。该复位信号NRESET输入给所述数据处理部100的1:7串并行转换电路2的复位信号输入端子NR，使被接收机电路接收的数据信号的输出得到复位控制。可是，在所定的时间内检测的所述信号RCLOCK的变动次数超过设定值时，就不输出所述复位信号，不会妨碍数据处理部100的动作。

下面，叙述本实施方式的接收机电路的动作。首先，频率检测电路5的输入信号CKIN的频率在20KHz以上时，即电缆与时钟脉冲输入端子RCKP/M连接、输入时钟脉冲信号时，由于频率检测电路5的输出端子SD成为H电平(SD＝H)，所以1:7串并行转换电路2的复位信号输入端子NR的电平成为H电平。该1:7串并行转换电路2进行正常动作。

反之，频率检测电路5的输入信号CKIN的频率在20KHz以上时，即电缆脱开、非连接时，由于频率检测电路5的输出端子SD成为L电平(SD＝L)，所以所述1:7串并行转换电路2的复位信号输入端子NR的电平成为L电平，复位信号输入该串并行转换电路2，所述输出数据RD[0:6]固定为L电平，实现了自动防故障功能。

所以，在本实施方式中，可以不必象现有技术那样，在数据处理部及时钟处理部之间设置上拉电阻、下拉电阻，用简单的结构就能实现自动防故障功能，既能缩小电路占用的面积，又能降低电路消耗的电能。另外，用于实现自动防故障功能而必需的消耗电流变小，可使整个系统的电能消耗降低。特别是在数据通道数目较多的系统中，节电效果非常大。

还有，在本实施方式的接收机电路中，在输入数据信号和时钟脉冲信号时，虽然将根据时钟脉冲信号的信号RCLOCK输入给信号检测部300，但也可以只将根据数据信号的信号RDATA输入给信号检测部300。另外，毫无疑问，只接受数据信号时，也可通过所述信号检测部300，对该数据信号进行同样的检测。

另外，虽然根据所述信号检测部300中的信号的变动次数，控制向所述数据处理部100输出的复位信号，限制(复位控制)数据处理部100的动作，但当该数据处理部100具有切断电源(power down)信号输入端子时，通过将来自信号检测部300的输出信号作为切断电源信号，输入给所述切断电源信号输入端子，同样能对数据处理部100的动作进行切断电源限制。

(第2实施方式)

下面，参阅图3对本发明的第2实施方式的接收机电路作一阐述。在本实施方式中，当电缆脱开、时钟脉冲输入信号RCKP/M成为高阻抗状态(Hi-Z的状态)时，即使杂波混入时钟脉冲信号输入线RCKP/M后，也不会将该杂波作为信号作出误检测。还有，在以下的实施方式中，对具有与所述第1实施方式相同功能的构成要素，赋予相同的符号，并省略其说明。

图3所示的接收机电路，由数据处理部100、时钟处理部200及信号检测部400构成。

本接收机电路与第1实施方式中图1所示的电路的不同之处是：在图1的接收机电路中，所述信号检测部300只是由所述频率检测电路5构成，而在本接收机电路中，包括偏移缓冲器6和偏置发生电路7，做成新型的检测信号400。

在图3的所述信号检测部400中，为了在频率检测电路5中检测所定时间内的变动次数，首先，通过所述偏移缓冲器6将该偏移缓冲器6接收的所述时钟脉冲输入信号RCKP/M转换成CMOS振幅电平的单信号RSIG。在这里，偏移缓冲器6接受所述偏置发生电路7输出的偏置电压BIASP、BIASM，比较用Vth＝|BIASP-BIASM|定义的设定值Vth(该Vth也称作“偏移值”)和上述信号RSIG的振幅，当信号RSIG的振幅在设定值Vth以下时，将所述输出信号RSIG固定成LOW电平的信号或HIGH电平的信号后输出。反之，当超过某个设定值Vth时，就将所述时钟脉冲输入信号RCKP/M原封不动地输出。并将该输出信号RSIG向所述频率检测电路5输入。

在本实施方式中，所述设定值Vth例如设定成Vth＝50mV。另外，所述偏置发生电路7是采用电阻分压的方式、能轻易产生偏置电压的电路，这些偏置电压BIASP、BIASM的设定值，例如是BIASP＝1.225V(＝1.2V+25mV)、BIASM＝1.175V(＝1.2V-25mV)。

综上所述，由所述偏移缓冲器6和所述频率检测电路5构成所述信号检测部400后，当电缆脱开、时钟脉冲输入端子RCKP/M成为Hi-Z状态时，即使混入杂波，也不会对该杂波做出误检测，可以正常实现自动防故障功能。所以能在提高抗干扰性、降低电力消耗的同时，实现自动防故障功能。

还有，即使在本实施方式中，也根据所述信号检测部400中的偏移缓冲器6的输出信号RSIG的所定时间内的变动次数，控制所述数据处理部的复位动作。但也能用下述方法取而代之：在数据处理部100具有切断电源信号输入端子时，通过将切断电源信号输入给该端子，从而对数据处理部100的动作进行切断电源限制。

(第3实施方式)

图4示出第3实施方式中的接收机电路。

该接收机电路由数据处理部100、时钟处理部200和信号检测部500构成。与上述第2实施方式中的图3所示的接收机电路的不同之处是：为了变更图3中的所述信号检测部400的偏移缓冲器6的设定值Vth，增加了具有设定值变更端子SEL的偏置选择电路(设定值变更电路)8，将它们作为新的信号检测部500。

所述偏置选择电路8，与所述偏置发生电路7连接，接收该偏置发生电路7输出的多个不同的偏置电压，将它们中的2个偏置电压向偏移缓冲器6的偏置电压输入端子BP、BM输出。在这里，偏置选择电路8输出的2个偏置电压，根据被输入到所述设定值变更端子SEL的信号进行选择。还有，在所述信号检测部500中，偏移缓冲器6及频率检测电路5和第2实施方式中的图3所示的接收机电路的信号检测部400的构造一样，作用相同。

在本实施方式的示例中，所述偏置发生电路7，输出4个不同的偏置电压V1、V2、V3及V4。另外，如果所述设定值变更端子SEL的值是H电平，那么所述偏置选择电路8就选择并输出(BP、BM)＝(V1、V4)；如果是L电平，就选择并输出(BP、BM)＝(V2、V3)。在这里，是将4个偏置电压例如分别设定成V1＝1.25V、V2＝1.225V、V3＝1.175V、V4＝1.115V，所以通过设定值变更端子SEL的选择，就能将所述偏移缓冲器的偏移电压在100mV和50mV切换。

综上所述，由于能够根据实际工作中的杂波量，选择防止将杂波作为信号而误检测的偏移值，所以增加了设计的自由度。

此外，在本实施方式中，用所述频率检测电路5，检测所述信号检测部500中的偏移缓冲器6的输出信号RSIG的所定时间内的变动次数，当其检测的次数在某个设定值以下时，通过向数据处理部100输出复位信号RESET的方式，复位限制数据处理部100的动作。但与所述第1及第2实施方式一样，当在数据处理部100具有切断电源信号输入端子时，取代复位信号，将从频率检测电路5向数据处理部100输入的信号作为切断电源信号，也可以对数据处理部100的动作进行切断电源限制。

另外，为了限制所述数据处理部100的动作，还可以从所述信号检测部500中取消检测电路5，控制偏移缓冲器6的输出，作为复位控制信号，直接输入给1:7串并行转换电路2的复位端子NR。这样，只要检测振幅就能实现自动防故障功能，而不需要检测变动次数。

(第4实施方式)

图5是第4实施方式中的接收机电路，

本接收机电路由数据处理部100、时钟处理部200、信号检测部500、寄存器部600和寄存器参照部700构成。

与上述第3实施方式中的图4所示的电路结构的不同之处是：向偏置选择电路8的设定值变更端子SEL输入的输入信号，具体地说，通过寄存器参照部700输出的输出信号进行。所述寄存器参照部700，参照所述寄存器部600中的寄存器的特定存储单元存储的01信息，并将与该信息对应的信号给与所述设定值变更端子SEL，从而切换偏移电压值(设定值)Vth。另外，该寄存器的信息，可以从外部读写，可以用软件指定所述寄存器部600中的寄存器的地址，改写该寄存器的内容。就是说，可以通过软件选择抗干扰特性。

此外，本实施方式也和第1、第2及第3实施方式一样，当在数据处理部100具有切断电源信号输入端子时，取代复位信号，将切断电源信号作为频率检测电路5的输出信号输出，也能限制数据处理部100的动作。

另外，和第3实施方式所表现的一样，为了限制所述数据处理部100的动作，还可以在信号检测部500中去除频率检测电路5。

本发明涉及的接收机电路，不需要上拉电阻及下拉电阻，所以能减少占用面积，降低电力消耗。适用于在使用电缆传输数据的系统中，为了用低电力检测电缆脱开而需要使用的接收机电路等。

Claims

1.一种接收机电路，是接收在所定的时间内变动所定次数以上的信号的接收机电路，其特征在于：包括：

输入所述接收信号，并对所述接收信号进行处理，输出作为所述接收机电路的输出的经过处理的信号的处理部；和

具有输入所述接收信号、并检测根据该接收信号的信号的变动次数的变动次数检测电路，当由该变动次数检测电路检测到的变动次数在预先确定的设定值以下时，向所述处理部输出限制动作的信号的信号检测部。

2.如权利要求1所述的接收机电路，其特征在于：接收信号是数据信号或时钟信号。

3.如权利要求1所述的接收机电路，其特征在于：接收信号是由多个传输线路形成一体的电缆所接收的数据信号及时钟信号，该数据信号及时钟信号中的某一个被输入到所述信号检测部。

4.如权利要求1所述的接收机电路，其特征在于：具有输入所述接收信号、当该接收信号的振幅在预先确定的设定值以下时、输出HIGH或LOW的信号的偏移缓冲器，

由所述偏移缓冲器输出的信号，作为根据所述接收信号的信号，被输入到所述变动次数检测电路。

5.如权利要求1所述的接收机电路，其特征在于：所述处理部，是处理接收到的数据信号的数据处理部，接收由所述信号检测部输出的信号，进行复位动作。

6.如权利要求1所述的接收机电路，其特征在于：所述处理部，是处理接收到的数据信号的数据处理部，接收由所述信号检测部输出的信号，进行切断电源动作。

7.一种接收机电路，是接收在所定的时间内变动所定次数以上的信号的接收机电路，其特征在于：包括：

具有输入所述接收信号、并检测该接收信号的振幅的振幅检测电路，当由该振幅检测电路检测到的振幅在预先确定的设定值以下时，向所述处理部输出限制动作的信号的信号检测部。

8.如权利要求7所述的接收机电路，其特征在于：接收信号是数据信号或时钟信号。

9.如权利要求7所述的接收机电路，其特征在于：接收信号是由多个传输线路形成一体的电缆所接收的数据信号及时钟信号，该数据信号及时钟信号中的某一个被输入到所述信号检测部。

10.如权利要求7所述的接收机电路，其特征在于：所述振幅检测电路包括：输入所述接收信号、当该接收信号的振幅在预先确定的设定值以下时、输出HIGH或LOW的信号的偏移缓冲器。

11.如权利要求10所述的接收机电路，其特征在于：所述信号检测部包括：变更所述偏移缓冲器的设定值的设定值变更电路。

12.如权利要求11所述的接收机电路，其特征在于：所述设定值变更电路对所述设定值的变更，根据可从外部读写的寄存器的信息进行。

13.如权利要求7所述的接收机电路，其特征在于：所述处理部，是处理接收到的数据信号的数据处理部，接收由所述信号检测部输出的信号，进行复位动作。

14.如权利要求7所述的接收机电路，其特征在于：所述处理部，是处理接收到的数据信号的数据处理部，接收到由所述信号检测部输出的信号后，进行切断电源动作。