CN1254917C - 输入缓冲电路 - Google Patents

输入缓冲电路 Download PDF

Info

Publication number
CN1254917C
CN1254917C CNB2003101248010A CN200310124801A CN1254917C CN 1254917 C CN1254917 C CN 1254917C CN B2003101248010 A CNB2003101248010 A CN B2003101248010A CN 200310124801 A CN200310124801 A CN 200310124801A CN 1254917 C CN1254917 C CN 1254917C
Authority
CN
China
Prior art keywords
signal
input
control signal
external
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003101248010A
Other languages
English (en)
Other versions
CN1520036A (zh
Inventor
李在真
李康设
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1520036A publication Critical patent/CN1520036A/zh
Application granted granted Critical
Publication of CN1254917C publication Critical patent/CN1254917C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

公开了一种在SSTL接口中使用的输入装置，它包括差动缓冲器，用于比较外部输入信号和从外部输入的参考电位；CMOS缓冲器，用于缓冲所述外部输入信号。在该输入装置中，当未从外部输入指令信号或地址信号时，和当执行例如刷新操作的预定操作时CMOS缓冲器工作，由此减少了备用状态中的功率消耗。进一步，为了防止当参考电位没有保持在正常操作范围中时输入装置的不正常工作，在所述输入装置中还包括一个参考电位电平检测电路，从而当参考电位偏离预定的正常工作范围时CMOS缓冲器工作。再有，为了当输入信号完全摆动时使能输入缓冲器作为CMOS工作，在所述输入装置中还包括一个用于检测从外部输入的输入信号的电位的电路。

Description

输入缓冲电路
技术领域
本发明涉及一个用在SSTL接口中的输入装置，特别是涉及一个以差动缓冲器和CMOS缓冲器作为输入缓冲器的输入缓冲电路，该输入缓冲电路使CMOS缓冲器在例如刷新操作的预定操作中工作，由此防止备用状态中的输入缓冲器的电流消耗并减小该电流消耗。
背景技术
SSTL接口使从外部输入的信号在一个预定的参考电位(例如1.4V)的上或下变化，所述变化在预定的电位之内(例如，0.4V)而不是在电源电位和地电位之间变化。
差动缓冲电路主要用作在这种SSTL接口中使用的输入装置。
图1是传统SSTL接口中的输入缓冲器的电路图。外部输入信号EXTIN代表地址信号、控制信号和数据信号等。如图1所示，该输入缓冲器是由控制信号CTRL控制的差动比较电路1构成的。外部输入信号EXTIN与从外部输入的参考电位VREF进行比较，并作为SSTL接口的一个输入信号Int2而输出。即，两个NMOS晶体管N1和N2分别由外部输入信号EXTIN和参考电位VREF控制。再有，通过控制信号CTRL，两个PMOS晶体管P1/P4和NMOS晶体管N3起着用于差动比较的晶体管N1和N2的电流源的作用。图1所示的输入电路叫做差动输入装置，图1示出了除来自外部输入信号中的数据信号以外的其它信号。
不过，图1所示传统电路存在一个问题，即使在备用状态电路也消耗电功率。
即，即使在输入装置不工作的预定时间段内缓冲器也工作并消耗电功率。例如，即使当刷新操作被执行时没有输入外部指令信号，这些输入装置(指令和地址缓冲器)也被接通，因此消耗电流。
再有，当参考电位VREF变化的时候，这些输入装置不能正常工作。例如，在没有从外部输入指令信号以减小半导体装置的功率消耗的备用状态的情况下，参考电位VREF是浮动的。此时，参考电位VREF信号变成地电位，从而可能发生不正常操作。
发明内容
因此，本发明是为了解决上述现有技术中存在的问题而做出的，本发明的第一个目的是提供一个输入缓冲电路，其中CMOS输入装置在预定的操作中工作(即，当执行刷新操作的时候输入装置使能CMOS缓冲器工作)，从而防止即使没有从外部输入指令信号或地址信号时差动缓冲器工作并消耗电功率。
本发明的第二个目的是提供一个输入缓冲电路，它检测参考电位并且当该参考电位偏离预定的正常工作范围的时候使能CMOS缓冲器工作，从而防止当参考电位没有保持在正常操作范围的时候缓冲器的不正常工作。
本发明的第三个目的是提供一个输入缓冲电路，它检测从外部输入的信号的电位，并且当从外部输入的电位电平足够大的时候使能CMOS缓冲器工作，以便当输入信号完全摆动的时候使能输入缓冲器作为CMOS工作。
总之，本发明的目的是提供一种输入电路装置，当半导体器件处于备用模式状态时它使用CMOS缓冲器，而当半导体器件处于有源模式状态时它使用差动放大输入缓冲器。
为了实现上述目的，按照本发明的一个方面，提供一个输入缓冲电路，它包括：差动缓冲器，用于差动地比较参考电位和外部输入信号并缓冲所比较的信号；CMOS缓冲器，用于通过CMOS来缓冲所述外部输入信号；控制部分，用于逻辑地组合从外部输入的使能信号和控制信号，当控制信号为高处于正常工作状态的时候操作差动缓冲器，当控制信号为低处于备用状态的时候，操作CMOS缓冲器；以及控制单元，用于接收参考电压，并将该参考电压与从内部生成的预定电压相比较，随后输出在该控制部分中使用的控制信号。
其中，该输入缓冲电路还包括一个输出部分，用于对差动缓冲器的输出信号和CMOS缓冲器的输出信号进行与非，然后将其输出以作为SSTL接口的输入信号。
其中，控制部分包括第一与非门，用于对使能信号和控制信号进行与非；第二反相器，用于对第一与非门的输出信号进行反相，并将其输出以作为差动缓冲器的控制信号；第一反相器，用于对所述控制信号进行反相；第二与非门，用于对使能信号和通过第一反相器反相的控制信号进行与非；第三反相器，用于对第二与非门的输出信号进行反相，并将其输出以作为CMOS缓冲器的操作控制信号。
本发明还包括一个参考电位电平检测电路，它检测外部参考电位的电平并产生控制信号，该控制信号仅当电平保持在正常工作范围的时候使能差动缓冲器工作，当电平偏离正常工作范围的时候使能CMOS工作。
其中，所述参考电位电平检测电路包括：第一和第二参考电位产生部分，用于分别产生第一和第二参考电位以设定外部参考电位的正常工作范围；由从外部输入的使能信号操作的第一比较部分，用于差动地比较第一参考电位和所述外部参考电位；由从外部输入的使能信号操作的第二比较部分，用于差动地比较第二参考电位和所述外部参考电位；控制信号产生部分，用于逻辑地组合第一和第二参考电位比较部分的输出，产生一个控制信号，该控制信号仅当外部参考电位落在第一参考电位和第二参考电位之间的时候使能差动缓冲器工作，而在其它情况下使能CMOS缓冲器工作。
本发明还包括一个输入信号电位检测电路，用于产生一个控制信号，该控制信号在外部输入信号的电位完全摆动的时候使能CMOS缓冲器工作。
其中，所述输入信号电位检测电路包括：第一和一个第二参考电位产生部分，用于分别产生第一参考电位和第二参考电位VREF2，以便了解外部输入信号是否完全摆动；由从外部输入的使能信号操作的第一比较部分，用于差动地比较第一参考电位和外部输入信号；由从外部输入的使能信号操作的第二比较部分，用于差动地比较第二参考电位和外部输入信号；第一锁存器部分，用于接收第一比较部分的输出信信号、第一比较部分的反相的输出信号，锁存所接收的信号，并输出一个控制信号，根据外部输入信号是完全摆动或是改变少许，当外部输入信号是完全摆动的时候，该控制信号使能CMOS缓冲器工作；第二锁存器部分，用于接收第二比较部分的输出信号、第一比较部分的反相的输出信号，锁存所接收的信号，并输出一个控制信号，根据外部输入信号是完全摆动或改变少许，当外部输入信号是完全摆动的时候，该控制信号使能CMOS缓冲器工作。
为了实现上述目的，按照本发明的一个方面提供一个输入缓冲电路，它包括：第一输入缓冲器，用于接收从外部的半导体器件施加的外部输入信号；第二输入缓冲器，用于接收外部参考电压和所述外部输入信号；和控制单元，用于产生选择第一输入缓冲器或第二输入缓冲器的控制信号，其中，当所述控制信号是具有第一电平的信号时第一输入缓冲器工作，当所述控制信号是具有第二电平的信号时第二输入缓冲器工作，其中，当外部输入信号的电位电平小于第一参考电压或大于第二参考电压的时候控制信号使能第一输入缓冲器工作，当外部输入信号的电位电平位于第一参考电压和第二参考电压之间的时候控制信号使能第二输入缓冲器工作。其中第一输入缓冲器是CMOS缓冲器，第二输入缓冲器是差动输入缓冲器。
为了实现上述目的，按照本发明的一个方面，提供了一种输入缓冲电路，它包括：第一输入缓冲器，用于接收从外部的半导体器件施加的外部输入信号；第二输入缓冲器，用于接收外部参考电压和所述外部输入信号；和控制单元，用于当半导体器件的模式是备用模式的时候选择第一输入缓冲器，当半导体器件的模式是有源模式的时候选择第二输入缓冲器，其中，该控制单元接收外部参考电压，并将该外部参考电压与内部参考电压相比较，随后输出控制信号，以选择第一和第二输入缓冲器中的一个。
附图说明
通过下面结合附图的详细描述，本发明的上述的和其它的目的，特点和优点将会变得更明显，其中：
图1是传统SSTL接口中的输入缓冲器的电路图；
图2是根据本发明的SSTL接口输入装置中的输入缓冲器的电路图；
图3是根据本发明的输入缓冲电路中用于检测参考电位的电平的电路的电路图；和
图4是根据本发明的输入缓冲电路中用于检测外部输入信号的电位的电路的电路图。
具体实施方式
下面参考附图对本发明的最优实施例进行描述。
图2是根据本发明的输入缓冲器的电路图。
根据本发明的输入缓冲器包括差动缓冲器10、CMOS缓冲器20、控制部分30和输出部分40。差动缓冲器10将参考电位VREF和外部输入信号EXTIN进行差动比较并对其进行缓冲。CMOS缓冲器20缓冲外部输入信号EXTIN。控制部分30逻辑地组合从外部输入的使能信号EN和控制信号CTRL，以便在控制信号CTRL为高的正常工作状态中操作差动缓冲器10，以及在控制信号CTRL为低的备用状态中操作CMOS缓冲器20。输出部分40对差动缓冲器10的输出信号和CMOS缓冲器20的输出信号进行与非(NAND)，然后作为SSTL接口的输入信号Int2而输出。
CMOS缓冲器20包括PMOS晶体管P11和NMOS晶体管和N11、NMOS晶体管N12和PMOS晶体管P12。PMOS晶体管P11和NMOS晶体管N11分别通过栅极端接收外部输入信号EXTIN，然后反相并输出所接收的信号。当控制部分30的控制信号为低的时候，NMOS晶体管N12按照控制信号，起着NMOS晶体管N11的旁路电流源的作用。PMOS晶体管P12根据控制部分30的控制信号，起着输出信号提升(pull-up)的作用。
控制部分30包括第一与非门NAND11、第二反相器I12、第一反相器I11、第二与非门NAND12、和第三反相器I13。第一与非门NAND11对使能信号EN和控制信号CTRL进行与非，第二反相器I12对第一NAND门NAND11的输出信号进行反相，然后将它作为差动缓冲器10的控制信号。第一反相器I11对控制信号CTRL进行反相，第二与非门NAND12对使能信号EN和由第一反相器I11反相的控制信号CTRLB进行与非。第三反相器I13对第二与非门NAND12的输出信号进行反相，然后将其输出以作为CMOS缓冲器20的操作控制信号。
输出部分40包括第三与非门NAND13，它对CMOS缓冲器20的输出信号和差动缓冲器10的输出信号进行与非。
在上述的本发明的缓冲电路中，当控制信号CTRL为高，控制部分30的第一与非门NAND11输出一个低信号。然后，该低信号通过第二反相器I12被反相并作为高信号而被施加给差动缓冲器10。
当该高信号被施加给差动缓冲器10的时候，作为旁路电流源的差动缓冲器10中的NMOS晶体管N3被接通以正常工作。即，差动缓冲器10比较外部输入信号EXTIN和外部输入的参考电位VREF，然后发送外部输入信号EXTIN。
其中，当控制信号CTRL为高信号时，反相的控制信号CTRLB变成低信号，然后第二与非门NAND12输出高信号。进一步，第三反相器I13对第二与非门NAND12的高信号进行反相，并将所反相的信号(即，低信号)施加到CMOS缓冲器20，从而作为CMOS缓冲器20的旁路电流源的NMOS晶体管N12被关断，以便只输出高信号而与外部输入信号EXTIN无关。即，CMOS缓冲器20不工作。
当控制信号CTRL为低时，通过操作控制部分30将该低信号施加到差动缓冲器10，并将高信号作为控制信号施加到CMOS缓冲器20，从而CMOS缓冲器20正常工作。
结果，在控制信号CTRL为高的操作状态，差动缓冲器10正常工作。相反，在控制信号CTRL为低的状态下，仅有CMOS缓冲器20工作。即，当未从外部输入指令信号或地址信号的时候，差动缓冲器10不工作，从而防止了电流消耗。在这种状态下，当从外部输入信号的时候，CMOS缓冲器20工作(例如，执行刷新操作)并发送所输入的信号。
图3是根据本发明的用于检测外部输入参考电位的电平的电路的电路图。
该电路包括第一参考电位产生部分51、第二参考电位产生部分52、第一参考电位比较部分53、第二参考电位比较部分54、和控制信号产生部分55。
第一参考电位产生部分51通过电源电压从内部产生一个预定的电位Vt，以作为第一参考电位VREF1。其中，所述预定电位Vt按照从外部输入的参考电位VREF的变化控制从外部输入到控制部分30的控制信号CTRL。第二参考电位产生部分52通过电源电压从内部产生一个预定电位Vcc-Vt，以作为第二参考电位VREF2。通过从外部输入的使能信号EN对第一参考电位比较部分53进行操作，以将第一参考电位VREF1和从外部输入的参考电位VREF进行差动比较。通过从外部输入的使能信号EN对第二参考电位比较部分54进行操作，以将第二参考电位VREF2和从外部输入的参考电位VREF进行比较。仅当从外部输入的参考电位VREF落在第一参考电位Vt和第二参考电位Vcc-Vt之间的时候，控制信号产生部分55把第一参考电压比较部分53和第二参考电位比较部分54的输出进行逻辑组合以操作差动缓冲器10。进一步，在其它情况下，控制信号产生部分55产生一个使能CMOS缓冲器20工作的控制信号CTRL。
控制信号产生部分55包括一个或非门NOR50，它将通过反相器I50对第一参考电位比较部分53的输出信号进行反相所获得的信号，和第二参考电位比较部分54的输出信号进行或非(NOR)，以输出控制信号CTRL。
当从外部输入的参考电位VREF小于从内部产生的参考电位的时候，如上构成的参考电位电平检测电路输出一个低信号到输出端，由此控制CMOS缓冲器20工作。
当从外部输入的参考电位VREF小于第一参考电位VREF1(即，Vt)的时候，在第一参考电位比较部分53中的NMOS晶体管N53导通，以输出一个低信号。该低信号由反相器I50反相，以便输入到或非门NOR50，从而或非门NOR50输出一个低信号作为控制信号CTRL，而与第二参考电位比较部分54的输出信号无关。在这种情况下，CMOS缓冲器20工作。
当从外部输入的参考电位VREF高于第二参考电位VREF2(即，Vcc-Vt)的时候，第二参考电位比较部分54中的NMOS晶体管N55导通，而从栅极端接受来自第二参考电位VREF2的NMOS晶体管N56关断。因此，输出一个高信号，从而控制信号产生部分55的或非门NOR 50输出一个低信号作为控制信号CTRL，而与第一参考电位比较部分53的输出信号无关，由此使能CMOS缓冲器20工作。
在上述的本发明中，仅当外部输入的参考电位VREF位于第一参考电位VREF1(即，Vt)和第二参考电位VREF2(即，Vcc-Vt)之间的时候，差动缓冲器10工作。进而，在其它情况下，产生控制信号CTRL以操作CMOS缓冲器20。
图4是根据本发明的用于检测输入信号的电位的电路的电路图。
该电路包括第一和第二参考电位产生部分61和62、第一和第二比较部分63和64、第一锁存器部分65、和第二锁存器部分66。第一和第二参考电位产生部分61和62从内部分别产生第一参考电位VREF1和第二参考电位VREF2，以便和输入信号的电位进行比较。第一比较部分63差动地比较外部输入信号EXTIN和第一参考电位VREF1，第二比较部分64差动地比较外部输入信号EXTIN和第二参考电位VREF2。第一锁存器部分65通过反向器I60接收第一比较部分63的输出信号，允许该信号通过MOS晶体管P66/N68和一个选通门(pass gate)G61，并被由闭合电路构成的反相器I61和I62锁存，然后作为控制信号CTRL而输出。第二锁存部分66使第二比较部分64的输出信号通过MOS晶体管P67/N69和一个选通门G62，并通过由闭合电路构成的反相器I63和I64对其进行锁存，然后输出一个控制信号CTRL。
上述构成的电路检测从外部输入的输入信号的电位是否完全摆动，或是改变了少许。
当输入信号EXTIN小于第一参考电位VREF1的时候，第一比较部分63的NMOS晶体管N63被导通，并输出一个低信号。进而，该低信号通过反相器I60输入到第一锁存器部分65，并且第一锁存器部分65锁存该信号，然后输出一个控制信号以操作CMOS缓冲器20。
再者，当输入信号EXTIN高于第二参考电位VREF2的时候，第二比较部分64的输出信号变为高信号，然后被第二锁存器部分66锁住。因此，第二锁存器部分66输出一个控制信号以操作CMOS缓冲器20。
因为这意味着输入信号摆动，所以CMOS缓冲器20在这种操作中工作。其中，操作不总是被执行，而是在预定时间内被执行。进而，操作的结果被锁存。其中，所述预定操作时间表示初始功率上升以后的一个预定时间，且该时间可通过使能信号来调整。
在如上述的本发明中，将一个CMOS缓冲电路添加到差动缓冲电路中，并且该差动缓冲电路包括一个用于选择差动缓冲电路和CMOS缓冲电路的控制部分，从而，当执行在其中没有输入外部指令信号的预定操作(例如，一个刷新操作)的时候，只有CMOS缓冲电路工作，而不是差动缓冲电路在工作，因此，电流消耗可以减少。进而，在从外部输入的信号的参考电位的电平被检测出以后，当该被检测出的电平属于正常操作范围的时候，差动缓冲电路工作；当该被检测出的电平偏离正常工作范围的时候，CMOS缓冲电路工作，从而即使在外部输入参考电位变化的时候，也可以执行正常操作。再者，在从外部输入的输入信号的电位被检测出以后，当输入信号的电位摆动的时候，CMOS缓冲电路工作，从而根据本发明的输入缓冲电路可以用作稳定的输入装置。
已经为了解释的目的对本发明的最佳实施例作了描述，本领域技术人员应当理解，在不违背所附权利要求所公开的本发明的范围和精神的情形下，可以对本发明作出各种修改，增加和替代。

Claims (10)

1.一种输入缓冲电路，包括：
第一输入缓冲器，用于接收从外部的半导体器件施加的外部输入信号；
第二输入缓冲器，用于接收外部参考电压和所述外部输入信号；和
控制单元，用于产生选择第一输入缓冲器或第二输入缓冲器的控制信号，
其中，当所述控制信号是具有第一电平的信号时第一输入缓冲器工作，当所述控制信号是具有第二电平的信号时第二输入缓冲器工作，
其中，当外部输入信号的电位电平小于第一参考电压或大于第二参考电压的时候控制信号使能第一输入缓冲器工作，当外部输入信号的电位电平位于第一参考电压和第二参考电压之间的时候控制信号使能第二输入缓冲器工作。
2.根据权利要求1的输入缓冲电路，其中第一输入缓冲器是CMOS缓冲器，第二输入缓冲器是差动输入缓冲器。
3.一种输入缓冲电路，包括：
第一输入缓冲器，用于接收从外部的半导体器件施加的外部输入信号；
第二输入缓冲器，用于接收外部参考电压和所述外部输入信号；和
控制单元，用于当半导体器件的模式是备用模式的时候选择第一输入缓冲器，当半导体器件的模式是有源模式的时候选择第二输入缓冲器，其中，该控制单元接收外部参考电压，并将该外部参考电压与内部参考电压相比较，随后输出控制信号，以选择第一和第二输入缓冲器中的一个。
4.根据权利要求3的输入缓冲电路，其中第一输入缓冲器是CMOS缓冲器，第二输入缓冲器是差动输入缓冲器。
5.一种在SSTL接口中使用的输入缓冲电路，该输入缓冲电路包括：
差动缓冲器，用于差动地比较参考电位和外部输入信号并缓冲所比较的信号；
CMOS缓冲器，用于通过CMOS来缓冲所述外部输入信号；
控制部分，用于逻辑地组合从外部输入的使能信号和控制信号，当控制信号处于正常工作状态的时候操作差动缓冲器，当没有从外部输入包括指令信号或地址信号的输入信号的时候，以及当执行包括刷新操作的预定操作的时候，操作CMOS缓冲器；以及
控制单元，用于接收参考电压，并将该参考电压与从内部生成的预定电压相比较，随后输出在该控制部分中使用的控制信号。
6.根据权利要求5的输入缓冲电路，其中所述控制部分包括：第一与非门，用于对使能信号和控制信号进行与非；第二反相器，用于对第一与非门的输出信号进行反相，并将其输出以作为差动缓冲器的控制信号；第一反相器，用于对所述控制信号进行反相；第二与非门，用于对使能信号和通过第一反相器反相的控制信号进行与非；第三反相器，用于对第二与非门的输出信号进行反相，并将其输出以作为CMOS缓冲器的操作控制信号。
7.根据权利要求5的输入缓冲电路，还包括一个参考电位电平检测电路，它检测外部参考电位的电平并产生控制信号，该控制信号当电平保持在正常工作范围的时候使能差动缓冲器工作，当电平偏离正常工作范围的时候使能CMOS工作。
8.根据权利要求7的输入缓冲电路，其中所述参考电位电平检测电路包括：第一和第二参考电位产生部分，用于分别产生第一和第二参考电位以设定外部参考电位的正常工作范围；由从外部输入的使能信号操作的第一比较部分，用于差动地比较第一参考电位和所述外部参考电位；由从外部输入的使能信号操作的第二比较部分，用于差动地比较第二参考电位和所述外部参考电位；控制信号产生部分，用于逻辑地组合第一和第二参考电位比较部分的输出，产生一个控制信号，该控制信号仅当外部参考电位落在第一参考电位和第二参考电位之间的时候使能差动缓冲器工作，而在其它情况下使能CMOS缓冲器工作。
9.根据权利要求5的输入缓冲电路，还包括一个输入信号电位检测电路，用于产生一个控制信号，该控制信号在外部输入信号的电位完全摆动的时候使能CMOS缓冲器工作。
10.根据权利要求9的输入缓冲电路，其中所述输入信号电位检测电路包括：第一和一个第二参考电位产生部分，用于分别产生第一参考电位和第二参考电位，以便了解外部输入信号是否完全摆动；由从外部输入的使能信号操作的第一比较部分，用于差动地比较第一参考电位和外部输入信号；由从外部输入的使能信号操作的第二比较部分，用于差动地比较第二参考电位和外部输入信号；第一锁存器部分，用于接收第一比较部分的输出信信号、第一比较部分的反相的输出信号，锁存所接收的信号，并输出一个控制信号，根据外部输入信号是完全摆动或是改变少许，当外部输入信号是完全摆动的时候，该控制信号使能CMOS缓冲器工作；第二锁存器部分，用于接收第二比较部分的输出信号、第一比较部分的反相的输出信号，锁存所接收的信号，并输出一个控制信号，根据外部输入信号是完全摆动或改变少许，当外部输入信号是完全摆动的时候，该控制信号使能CMOS缓冲器工作。
CNB2003101248010A 2002-10-30 2003-10-30 输入缓冲电路 Expired - Fee Related CN1254917C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR66511/2002 2002-10-30
KR10-2002-0066511A KR100480916B1 (ko) 2002-10-30 2002-10-30 전류 소모를 줄인 입력 버퍼 회로
KR66511/02 2002-10-30

Publications (2)

Publication Number Publication Date
CN1520036A CN1520036A (zh) 2004-08-11
CN1254917C true CN1254917C (zh) 2006-05-03

Family

ID=36753912

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101248010A Expired - Fee Related CN1254917C (zh) 2002-10-30 2003-10-30 输入缓冲电路

Country Status (4)

Country Link
US (1) US6943585B2 (zh)
KR (1) KR100480916B1 (zh)
CN (1) CN1254917C (zh)
TW (1) TWI266478B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8174291B1 (en) * 2004-06-24 2012-05-08 Cypress Semiconductor Corporation Buffer circuit with improved duty cycle distortion and method of using the same
KR100616501B1 (ko) * 2004-07-27 2006-08-25 주식회사 하이닉스반도체 리시버
KR100673899B1 (ko) * 2005-03-02 2007-01-25 주식회사 하이닉스반도체 반도체 소자의 데이터 입력 버퍼
US20070050550A1 (en) * 2005-09-01 2007-03-01 Farrell Todd D Techniques for dynamically selecting an input buffer
KR100712998B1 (ko) * 2005-10-06 2007-05-02 주식회사 하이닉스반도체 버퍼
DE102005060347B3 (de) * 2005-12-16 2007-06-06 Infineon Technologies Ag Schaltungsanordnung und Verfahren zur Umsetzung von Logiksignalpegeln sowie Verwendung der Schaltungsanordnung
JP4851192B2 (ja) * 2006-01-27 2012-01-11 ルネサスエレクトロニクス株式会社 差動信号受信回路
KR101275796B1 (ko) * 2006-07-25 2013-06-18 삼성전자주식회사 전송 라인 드라이버 및 이를 포함하는 직렬 인터페이스데이터 전송 장치
KR100857427B1 (ko) * 2006-11-13 2008-09-09 주식회사 하이닉스반도체 입력 버퍼 회로
KR100890042B1 (ko) * 2006-12-29 2009-03-25 주식회사 하이닉스반도체 입력 버퍼 회로
US7564264B1 (en) * 2007-05-14 2009-07-21 Xilinx, Inc. Preventing transistor damage
US20090091375A1 (en) * 2007-10-03 2009-04-09 International Business Machines Corporation System and method to minimize transition time between circuit operating modes
KR100997430B1 (ko) * 2008-12-26 2010-11-30 주식회사 하이닉스반도체 반도체 메모리의 데이터 입력장치 및 그 제어방법
KR101047004B1 (ko) * 2009-08-28 2011-07-06 주식회사 하이닉스반도체 입력버퍼
KR102103470B1 (ko) * 2013-11-29 2020-04-23 에스케이하이닉스 주식회사 반도체 장치의 버퍼 회로
TWI565241B (zh) * 2015-04-20 2017-01-01 新唐科技股份有限公司 輸入輸出緩衝電路
CN106708149B (zh) * 2015-11-18 2018-01-09 扬智科技股份有限公司 缓冲器电路及应用其的电压产生器
US10181346B2 (en) 2016-08-02 2019-01-15 SK Hynix Inc. Semiconductor devices and operations thereof
KR102592359B1 (ko) 2016-06-27 2023-10-20 에스케이하이닉스 주식회사 반도체장치
US11133042B2 (en) 2016-06-27 2021-09-28 SK Hynix Inc. Semiconductor memory system and semiconductor memory device, which can be remotely initialized
US11217286B2 (en) 2016-06-27 2022-01-04 SK Hynix Inc. Semiconductor memory device with power down operation
US10037788B2 (en) 2016-08-02 2018-07-31 SK Hynix Inc. Semiconductor devices and semiconductor systems

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03206711A (ja) * 1990-01-08 1991-09-10 Nec Corp 入力バッファ回路
US5184033A (en) * 1991-09-20 1993-02-02 Motorola, Inc. Regulated BiCMOS output buffer
JP3199883B2 (ja) * 1993-02-02 2001-08-20 株式会社日立製作所 半導体集積回路
US5440248A (en) * 1994-01-31 1995-08-08 Texas Instruments Incorporated Power-saver differential input buffer
JPH09270698A (ja) * 1996-04-03 1997-10-14 Nec Corp 駆動電流制御用ｃｍｏｓ出力バッファ回路
JPH1020974A (ja) * 1996-07-03 1998-01-23 Fujitsu Ltd バス構造及び入出力バッファ
JP3640800B2 (ja) * 1998-05-25 2005-04-20 株式会社東芝 半導体装置
US6670836B1 (en) * 2002-08-15 2003-12-30 Micron Technology, Inc. Differential buffer having bias current gated by associated signal

Also Published As

Publication number Publication date
TW200406988A (en) 2004-05-01
CN1520036A (zh) 2004-08-11
KR20040037845A (ko) 2004-05-08
KR100480916B1 (ko) 2005-04-07
US6943585B2 (en) 2005-09-13
US20040090242A1 (en) 2004-05-13
TWI266478B (en) 2006-11-11

Similar Documents

Publication Publication Date Title
CN1254917C (zh) 输入缓冲电路
CN1214530C (zh) 用于低压接口的高速输入缓冲器电路
US7453300B2 (en) MTCMOS flip-flop, circuit including the MTCMOS flip-flop, and method of forming the MTCMOS flip-flop
CN1828772A (zh) 在半导体存储器内控制时钟信号的装置与方法
CN1909108A (zh) 可补偿输入偏移的感测放大器
WO2007036020A1 (en) Semiconductor integrated circuit having current leakage reduction scheme
US6937173B2 (en) Serializer and method of serializing parallel data into serial data stream
CN1647203A (zh) 用于自适应调节数据接收器的方法和装置
CN1652061A (zh) 主机板及其电源控制装置
WO2023202440A1 (zh) 一种适用于多电平通信的io电路及其控制方法
US7958418B2 (en) Circuit arrangement, electronic mechanism, electrical turn out and procedures for the operation of one circuit arrangement
US11722132B2 (en) Semiconductor integrated circuit device and semiconductor system including the same
US20210058073A1 (en) Dynamic flip flop and electronic device
US6665354B1 (en) Differential input receiver and method for reducing noise
US20220334842A1 (en) Power efficient multi-bit storage system
US10120967B2 (en) Methods and apparatuses for SW programmable adaptive bias control for speed and yield improvement in the near/sub-threshold domain
CN110048708B (zh) 电平位移器、集成电路和方法
TWI448077B (zh) 低漏電電壓偵測電路
KR100920840B1 (ko) 반도체 메모리 장치의 버퍼링 회로
US9520882B2 (en) Receiver circuit of semiconductor apparatus
CN106896892A (zh) 一种能够消除亚稳态的多电源系统上电检测电路
US20210226634A1 (en) Comparator
CN104035463A (zh) 一种供电电路
US10911048B1 (en) Dynamically adjustable CMOS circuit
US7471112B2 (en) Differential amplifier circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060503

Termination date: 20131030