CN1241162C - 存储器一体型显示元件 - Google Patents

存储器一体型显示元件 Download PDF

Info

Publication number
CN1241162C
CN1241162C CNB021052409A CN02105240A CN1241162C CN 1241162 C CN1241162 C CN 1241162C CN B021052409 A CNB021052409 A CN B021052409A CN 02105240 A CN02105240 A CN 02105240A CN 1241162 C CN1241162 C CN 1241162C
Authority
CN
China
Prior art keywords
mentioned
optical modulation
modulation component
resistance value
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021052409A
Other languages
English (en)
Other versions
CN1366344A (zh
Inventor
冈本成继
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1366344A publication Critical patent/CN1366344A/zh
Application granted granted Critical
Publication of CN1241162C publication Critical patent/CN1241162C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103—Selection of coding mode or of prediction mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/12—Selection from among a plurality of transforms or standards, e.g. selection between discrete cosine transform [DCT] and sub-band transform or selection between H.263 and H.264
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124—Quantisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/136—Incoming video signal characteristics or properties
    • H04N19/137—Motion inside a coding unit, e.g. average field, frame or block difference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/59—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial sub-sampling or interpolation, e.g. alteration of picture size or resolution
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Discrete Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种存储器一体型显示元件，在显示元件的各像素中，存储器电路由2个互补型的反相器连接成环状而构成，根据选择期间经选择电路供给的数据电位存储是否点亮有机发光二极管。另一反相器的输出端直接连接于上述有机发光二极管，该反相器的两个TFT驱动该有机发光二极管。由此，即使产生制造偏差等，也能以相同的亮度电平点亮/熄灭有机发光二极管。结果即使因制造偏差等在构成像素的元件的特性中产生偏差，也能以相同亮度电平点亮光学调制元件。

Description

存储器一体型显示元件
技术领域
本发明涉及在像素内配置存储器元件的存储器一体型显示元件。
背景技术
平板型显示装置中，作为光学调制元件，使用OLED(有机发光二极管)等自发光元件和液晶元件等，在各像素中配置寻址用的TFT(薄膜晶体管)栅的有源矩阵方式的显示装置得到广泛使用。
这里，有源矩阵方式的显示装置中，设置多个数据线和与各数据线正交的多个选择线，数据线和选择线的各交叉点上配置像素。使用作为光学调制元件的OLED的情况为例，则如图18所示，像素104中，选择模块113是仅在选择导线103在输出选择电平的选择信号SEL期间(选择期间)导通，连接数据线102和驱动OLED112的驱动模块111。
另一方面，驱动模块111中，施加基准电位Vref的电源线Lr和OLED112之间设置TFT121。该TFT121的栅极上连接作为存储器元件的电容器122，选择期间的数据信号DATA由电容器122保持，在非选择期间还向TFT121的栅极施加。如图19所示的像素104a所示，TFT121和电源线Lr之间设置OLED112。
但是，这些像素104(104a)中，将数据信号DATA存储为模拟量，因此，如图20所示，选择期间中施加的数据信号DATA的信号电平在非选择期间因电路内的泄漏电流等而慢慢降低。
因此，周期地设置选择期间的同时，需要例如通过设定电容器122的电容值等将电容器122保持的电位的时间变化率调整到该周期的电位降低量不影响显示的程度。电容器122需要的电容量由显示灰度数决定，但由于像素104(104a)内可形成的电容值有限，可显示的灰度数或选择期间受到限制。
因此，特开平10-161564(公开日：1998年6月19日)中提出一种显示装置，在使用电压驱动型的EL元件作为光学调制元件的结构中，替代设置电容器122，而用掺杂了杂质离子的氮化硅膜形成TFT121的栅绝缘膜，使TFT121具有EEPROM功能。另外，特许第2775040号公报(登记日：1998年5月1日)中，公开一种结构，将电压驱动型的液晶用作光学调制元件，用强介电电容器保持数据信号DATA。这些结构中，与如图18和19所示的结构不同，由于可抑制电位电平的降低，数据信号DATA可长时间保持。
作为与作为上述模拟量保持数据信号DATA的结构不同的结构，在例如特开平8-194205号公报(公开日：1996年7月30日)、特开平11-119698号公报(公开日：1999年4月30日)中，公开的结构如图21所示的像素104b所示，替代电容器122的设置的存储器元件123保持光学调制元件的点亮/未点亮的2值，由面积调制来进行灰度显示。该结构中，由于保持2值，与保持模拟量的情况相比，数据信号DATA可长时间保持。
发明内容
本发明的目的是实现存储器一体型显示元件，即使因制造偏差等而在构成像素的元件的特性中产生偏差，也能按相同的亮度电平点亮光学调制元件。
为达到上述目的，本发明的存储器一体型显示元件中光学调制元件和存储表示对该光学调制元件的输入的2值数据的存储器元件设置在像素上，上述存储器元件由至少2个反相器连接成环状而构成，上述各个反相器中输出为上述存储器元件的输出端的输出反相器的输出直接连接于上述光学调制元件的一端。
根据上述结构，由于存储器元件的输出反相器驱动光学调制元件，与存储器元件和光学调制元件经驱动用开关元件连接的已有技术相比，对光学调制元件的驱动不造成障碍，可将开关元件数目仅仅减少驱动用开关元件部分。
由于不插入驱动用开关元件部分，即使产生制造偏差也不会随着驱动用开关元件的特性变化而使光学调制元件的亮度电平变化，能够以相同亮度电平点亮光学调制元件。
上述已有技术的结构中，形成很多像素时，因制造偏差等在驱动光学调制元件的驱动用开关元件(TFT121)的阈值特性中产生偏差时，光学调制元件的亮度产生偏差，画面内，应为相同电平的像素的亮度确彼此不同，担心发生明显的色斑的问题。
尤其，作为电流驱动型的光学调制元件的LED(发光二极管)中，由于具有根据施加电压的指数函数的发光特性，上述阈值的特性产生偏差时，向LED流入的电流变化大，从而与电压驱动型的液晶元件等相比，产生明显的亮度偏差。
与此相反，本发明中，成为存储器元件的输出端的输出反相器的输出直接连接于上述光学调制元件的一端，因此，即使制造偏差产生了，光学调制元件的亮度也不会随着驱动用开关元件的特性变化而使电平变化，能够以相同亮度电平点亮光学调制元件。
本发明的存储器一体型显示元件中，上述输出反相器是互补型反相器，例如CMOS(互补MOS)反相器。
该结构中，存储器元件例如存储熄灭/点亮等的2值之一时，构成上述互补型反相器的开关元件(例如，p型晶体管和n型晶体管的组合等)中之一导通。由此，在某显示状态中，即使在光学调制元件中存储电荷，该剩余电荷经导通的开关元件快速释放，光学调制元件快速向下面的显示状态移动。因此，显示错误产生或光学调制元件的烧坏、恶化可被抑制。
本发明的存储器一体型显示元件结构中还具有作为上述输出反相器的互补型的反相器，上述互补型的反相器包括连接于第一电源线的p型晶体管和连接于第二电源线的n型晶体管，上述光学调制元件的阳极连接于上述输出反相器的输出端，阴极连接于上述第二电源线，并且上述n型晶体管的断开电阻值相对p型晶体管的接通电阻值的比率设定为K、上述光学调制元件的点亮亮度的偏差量为基准值的±x％以内时，上述p型晶体管的接通电阻值相对上述光学调制元件的接通电阻值的平均值的比率设定为从(K+1)1/2·(1-x/100)/K到(K+1)1/2·(1+x/100)/K的范围内。
上述连接中，各电阻值如上设定时，p型晶体管和光学调制元件为导通状态，n型晶体管为截断状态时的输出反相器和光学调制元件的消耗功率大致最小。另一方面，光学调制元件截断状态与导通状态相比，电阻值变得非常大。由于p型晶体管为截断状态，n型晶体管为导通状态，向光学调制元件施加的电压大致为0，与导通状态时相比，输出反相器和光学调制元件的消耗功率小。因此，如上所述，通过设定各电阻值，存储器一体型显示元件的消耗功率降低。
本发明的存储器一体型显示元件在上述输出反相器为互补型的反相器的结构中，上述互补型反相器包括连接于第一电源线的p型晶体管和连接于第二电源线的n型晶体管，上述光学调制元件的阴极连接于上述输出反相器的输出端，阳极连接于上述第二电源线，并且上述p型晶体管的断开电阻值相对上述n型晶体管的接通电阻值的比率为K、上述光学调制元件的点亮亮度的偏差量为基准值的±x％以内时，n型晶体管的接通电阻值相对上述光学调制元件的接通电阻值的平均值的比率设定为从(K+1)1/2·(1-x/100)/K到(K+1)1/2·(1+x/100)/K的范围内。
上述连接中，各电阻值如上设定时，n型晶体管和光学调制元件为导通状态，p型晶体管为截断状态时的输出反相器和光学调制元件的消耗功率大致最小。另一方面，与阴极和第二电源线连接时一样，光学调制元件截断状态时消耗功率非常小。因此，如上所述，通过设定各电阻值，存储器一体型显示元件的消耗功率降低。
本发明的其他目的、特征和优点通过下面所示的记载可变得非常明了。本发明的优点通过下面参考附图的说明可更清楚。
附图说明
图1是表示本发明的一个实施例，表示像素的部件结构的电路图；
图2是包含上述像素的显示元件的部件结构的框图；
图3是表示上述像素中存储器元件保持的电位随时间变化的曲线；
图4是表示上述像素的等效电路的电路图；
图5是将TFT的接通电阻值与断开电阻值的比率设定在某数值时表示上述像素的消耗功率和断开电阻值的关系的曲线；
图6是表示TFT的接通电阻值与断开电阻值的组合与上述消耗功率的关系的说明图；
图7是表示在图21所示已有技术中在LED(OLED)中剩余的电流特性的曲线；
图8是表示图1所示像素中在OLED中剩余的电流特性的曲线；
图9是表示上述实施例的变形例、表示像素的部件结构的电路图；
图10是表示上述实施例的另一变形例、表示像素的部件结构的电路图；
图11是表示上述实施例的再一变形例、表示像素的部件结构的电路图；
图12是表示上述实施例的又一变形例、表示像素的部件结构的电路图；
图13是表示上述实施例的另外一变形例、表示像素的部件结构的电路图；
图14是表示上述实施例的再一变形例、表示像素的部件结构的电路图；
图15是表示上述实施例的另外一变形例、表示像素的部件结构的电路图；
图16是表示上述实施例的另外的变形例、表示像素的部件结构的框图；
图17是表示上述实施例的再一变形例、表示像素的部件结构的电路图；
图18是表示已有技术、表示像素的部件结构的框图；
图19是表示另一已有技术、表示像素的部件结构的电路图；
图20是表示上述像素中存储器元件保持的电位随时间变化的曲线；
图21是表示再一已有技术、表示像素的部件结构的框图。
具体实施方式
根据图1到图7说明本发明的一个实施例，如下所述。即，本实施例的显示元件1是将作为光学调制元件的OLED(有机发光二极管)排列成矩阵状的显示元件，如图2所示，具有彼此平行配置的多个数据线2(1)～2(M)、与上述数据线2(1)～2(m)各分别大致正交地排列的多个选择线3(1)～3(N)、数据线2(1)～2(M)与选择线3(1)～3(N)的交叉点上配置的像素4(1，1)～4(N，M)、与各数据线2(1)～2(M)连接的列地址解码器5和驱动各选择线3(1)～3(N)的行地址解码器6以及控制两个解码器5、6的控制电路7。
具体如后所述，上述各像素4(i，j)具有作为存储元件的存储该像素4(i，j)为接通(ON)状态还是截断(OFF)状态的存储器电路11(后述)，该存储器电路11构成为向自身连接的选择线3(i)施加行地址解码器6预先设定的选择电平的电位期间(选择期间)，经自身连接的数据线2(j)连接于列地址解码器5，从列地址解码器5访问(读写)存储器电路11的内容。该存储器电路11在选择期间以外的非选择期间中从数据线2(j)断开，保持在选择期间写入的值(ON或OFF状态)，继续向作为光学调制元件的OLED12施加。
这里，各像素4(i，j)不具有存储器电路11时，或者具有采样保持电路等模拟方式的存储器电路时，如图20所示，在选择期间施加的电压在非选择期间连续降低。因此，相反，即使像素4(i，j)的显示状态相同，也需要例如规定的周期等，到电压降低影响显示的期间再次选择像素4(i，j)来恢复选择电位。其结果，担心每单位时间应选择的像素4(i，j)的数目增多，每单位时间选择1个像素4(i，j)的时间(占空比)降低。
与此相反，本实施例的各像素4(i，j)具有存储接通(ON)状态还是截断(OFF)状态的存储器电路11，因此如图3所示，表示选择期间施加的状态的电压在非选择期间被继续保持。其结果是如果像素4(i，j)的显示状态不改变，就不需要选择该像素4(i，j)。结果，即使是像素数目多、分辨率高的显示元件1，仍可抑制占空比的降低。由于仅更新必须的部分即可，因此无论显示状态有无变更，消耗功率都比向全部像素写入时减少。下面尤其是在矩阵的位置指定不重要的情况下，将任意像素4(i，j)统称像素4。
更具体说，本发明的像素4如图1所示包括将CMOS结构的反相器11a、11b连接成环状而构成的静态RAM所构成的存储器电路11、向作为该存储器电路11的输出端例如反转输出端(反相器11a的输出端)N1连接阳极端子并将阴极接地的OLED12。另外，存储器电路11的输入端(反相器11a的输入)经选择电路13连接于和像素4对应的数据线2，选择电路13导通时可施加数据线2的数据电位Vd。该选择电路13例如由薄膜晶体管(TFT)等构成，通过与像素4对应的选择线3施加的选择信号SEL控制导通/截断。
上述反相器11a由互补动作的p型和n型TFT p1、n2构成，成为输入端的两个TFT p1、n2的栅极连接于上述选择电路13并且成为输出端的两个TFT p1、n2的漏极连接于下一级的反相器11b。另外TFTp1的源极连接于施加预定的基准电位Vref[V]的电源线(第一电源线)Lr并且TFT n2的源极连接于地线(第二电源线)Lg。
另一方面，在上述反相器11a上纵向连接的下一级的反相器11b也由互补动作的p型和n型TFT p3、n4构成，成为输入端的两个TFT p3、n4的栅极连接于上述反相器11a的输出端(两个TFT p1、n2的漏极)的同时并且成为输出端的两个TFT p3、n4的漏极反馈到反相器11a的输入端(两个TFTp1、n2的栅极)。两个TFT p3、n4的源极与反相器11a同样连接于电源线Lr和地线Lg。
图1的结构中，反相器11a的输出端N1上连接OLED12，因此反相器11a与权利要求记载的输出反相器对应。反相器11a的TFTp1与p型晶体管对应，TFTn2与n型晶体管和电荷适当装置对应。
本实施例中，例如，用同一电平的层在平面内作成OLED12和存储器电路11，将OLED12的阴极用铝等导电性高的布线形成，存储器电路11的地线Lg和OLED12的地线Lg作为共用电极一体形成，但也可独立形成。但是，某像素4的OLED12和存储器电路11不具有公共电极时，例如在形成存储器电路11等的基板的相对侧上经绝缘膜等形成OLED12的地线等，将OLED12的地线与存储器电路11的地线、电源线在不同的层内形成，并且各像素4的OLED12的地线可为共用电极。任一情况下，像素4的OLED12的地线与该像素4的存储器电路11的地线和/或其他像素4的OLED12的地线作为公共电极形成可简化布线的占据面积和制造工序，并且提高像素4的数值孔径。
上述结构中，选择期间中，选择电路13导通，存储器电路11的输入端上施加数据线2的电位(数据电位Vd)。由此，存储器电路11的各反相器11a(11b)中，两个TFT p1、n2(n4·p3)的一侧导通，反转输出端N1的电位为与基准电位Vref或地电平的2个值中与数据电位Vd对应的值。列地址解码器5的电流驱动能力设定得比反相器11b的电流驱动能力高很多，因此反转输出端N1的电位不限于至此在存储器电路11存储的值，为与数据电位Vd对应的值。
上述存储器电路11中，两个反相器11a、11b连接成环状，因此两个反相器11a、11b中，两个TFT p1、n2(n4·p3)的导通/截断状态在选择期间结束后、选择电路13截断期间(非选择期间中)仍维持。其结果反转输出端N1的电位保持基准电位Vref或地电位Vg的2个值中与选择电路13的截断时刻相同的电位。因此，OLED12的点亮/熄灭由选择期间施加的数据电位Vd控制，该数据电位Vd表示接通状态(反转输出端N1为基准电位Vref)时，OLED12在非选择期间中继续点亮。表示断开状态(反转输出端N1为地电位Vg)时，可继续熄灭。
上述中，说明的是列地址解码器5向由行地址解码器6选择的像素4的存储器电路11写入表示点亮/熄灭的数据的情况，但是选择期间中经数据线2连接存储器电路11和列地址解码器5，因此可读出存储器电路11的内容。此时，列地址解码器5用非常大的输入阻抗的输入电路将存储器电路11的内容判定为不变更反相器11b反馈的电位电平的程度，因此不变更存储器电路11的内容，可读出存储器电路11的内容。
读出数据时，包含数据读出中的像素4的各像素4(i，j)中，各个存储器电路11存储自身的显示状态，因此不造成任何障碍地继续显示画面。上述显示元件1中，各数据线2(1)～2(M)彼此独立设置，列地址解码器5中，对数据线2(1)～2(M)访问的电路也彼此独立设置。因此列地址解码器5可同时向所有选择中的像素4写入，从全部这些像素可同时读出数据。另外，向某像素4(i，j)的写入的同时，可从其他像素4(i，k)的存储器电路11读出内容。
这里，OLED12为接通状态时，在驱动OLED12的反相器11a中，TFTp1导通、TFTn2截断，因此向OLED12供给电流的电路的等效电路如图4所示为连接于基准电位Vref的电阻Ron经电阻Roff、电阻Ro和电容Co的并联电路接地的电路。图4的等效电路中，TFTp3、n4的栅极为输入端的下一级的反相器11b与上述电阻Ron、Roff、电阻Ro和电容Co相比，输入阻抗高、不影响消耗功率的分析，因此图中略去。图4的电阻Ron和Roff[Ω]与TFTp1的接通电阻以及TFTn2的断开电阻对应。另外，电阻Ro[Ω]和电容Co[F]与OLED12的电阻分量和电容分量对应。
上述等效电路中，像素4的消耗功率P[W]按下式(1)表示
P＝Vref2/(Ron+Roff·Ro/(Roff+Ro))         .........(1)
另一方面，向OLED12施加的电压Vo在OLED12接通状态下设定成希望的亮度值，因此不管TFT p1、n1的电阻值如何，当施加电压Vo为一定值时，需要设定基准电位Vref使得基准电位Vref的电阻Ron和Roff产生的分压值为规定电压Vo。
这里，TFTp1的接通电阻值Ron对于OLED12的接通电阻值Ro的相对值A(＝Ron/Ro)、TFTn2的断开电阻Roff对于OLED12的接通电阻值Ro的相对值B(＝Roff/Ro)并通过Vo＝Vref·(Roff·Ro/(Roff+Ro))/(Ron+Roff·Ro/(Roff+Ro))替代上式(1)时，下式(2)成立：
P·Ro/Vo2＝(A+(B/(B+1))/(B/(B+1)2＝α      ...........(2)
式(2)中，电阻值Ro和电压Vo固定，因此消耗功率P与式(2)的右侧的代用标记α成正比变化，参数α最小时，消耗功率最小。
另外，分辩改变上述相对值A和B时的参数α的值例，如图6所示，相对值A小并且相对值B大时，消耗功率P降低。例如，n型TFTn2的断开电阻值Roff为OLED12的接通电阻值Ro的1000倍时，p型的TFTp1的接通电阻值Ron为电阻值Ro的0.2倍以下，则可充分避免发光部(OLED12)以外的无用的功率浪费。
这里，n型TFT的断开电阻的比率对p型的TFT的接通电阻的比率由制造方法、材质或TFT的尺寸、结构等限制，因此n型TFT的断开电阻对p型的TFT的接通电阻的比率为K(＝B/A)时，对于几个K图示出表示消耗功率P的参数α与上述相对值A的关系时，如图5所示。图5中，表示出n型TFT的断开电阻为p型的TFT的接通电阻的10倍、100倍和1000倍时(K＝10、100、1000)的情况。
将B＝K·A代入上式(2)，算出参数α最小时的相对值A的值，则如下式所示成立：
d α/dA＝1-((K+1)/K2)·(1/A2)＝0.......(3)
如下式(4)所示，为：
A＝(K+1)1/2/K    .....(4)
其结果例如K＝100时，TFTp1的接通电阻Ron设定成OLED12的接通电阻Ro的0.10倍左右，K＝1000时，将电阻Ron设定到电阻Ro的0.032倍左右，可使像素4的消耗功率最小。从该最佳值的偏离产生的消耗功率增大若在例如为百分之几的左右的许可范围内，则设定成从上述值稍微偏离也可以。
下面，作为许可范围的例子说明设定各像素4的亮度使得亮度变化(偏差)相对设计值为±x％的情况。这里，OLED12的电流—亮度特性大致为线状。因此，对各像素4施加的电压一定时，亮度变动对设计值为±x％时，电流相对流向OLED12的电流平均值的变动值也为±x％，功率相对OLED12消耗的功率平均值的变动值也为±x％。另外，施加电压一定时，OLED12的接通电阻的偏差以Ro为平均值，近似具有±x％的偏差时，上述式(1)为下式(5)所示：
P＝Vref2/(Ron+Roff·Ro·X/(Roff+Ro·X))       .........(5)
上式(5)中，X表示OLED12的接通电阻的变动，X＝1±x/100。
如上述所示，向OLED12施加的电压Vo设定成大致为一定值，因此与上述式(1)和式(2)同样，通过相对值A＝Ron/Ro、B＝Roff/Ro并通过Vo＝Vref·(Roff·Ro·X/(Roff+Ro·X))/(Ron+Roff·Ro·X/(Roff+Ro·X))替代上述式(5)，得到下式(6)：
P·Ro/Vo2＝(A+(B·X/(B+X)))/(B/(B+X))2＝α    .........(6)
另外，与上述式(3)一样，将B＝K·A代入上式(6)，则算出参数α最小时的相对值A的值，则如下式所示成立：
 dα/dA＝1/X2-((K+1)K2)·(1/A2)＝0......(7)
如下式(8)所示，为：
A＝(K+1)1/2·(1±x/100)/K           .....(8)
此时，像素4的消耗功率P最小。
因此，相对值A在如下所示范围内时，各像素4的点亮亮度的偏差量保持在基准值±x以内。
(K+1)1/2·(1-x/100)/K≤A≤(K+1)1/2·
                          (1+x/100)/
                           K    …(9)
同样，相对值B满足如下所示时，各像素4的点亮亮度的偏差量保持在基准值±x以内。
(K+1)1/2·(1-x/100)≤B≤(K+1)1/2·
                        (1+x/100)…(10)
上述结构中，与图21所示的已有技术不同，成为光学调制元件的OLED12直接连接于存储器电路11的输出端(反转输出端N1)，替代图21所示的驱动用的TFT121而存储器电路11的TFTp1接通驱动OLED12。因此，与图21所示结构相比，仅将元件数目减少TFT121的部分，提高像素4的数值孔径。
图21的结构中，由于像素从接通状态向断开状态移动，即使TFT121被截断，由于LED112的电容分量，接通状态期间存储在LED112的阳极的电荷也不快速释放，如图7所示，TFT121截断后，电流也流向LED112。
这里，像素的光学调制元件为液晶时，由于剩余电荷，即使向光学调制元件施加的电压稍有变动，像素中产生的色度变化、显示烧坏或光学调制元件的恶化多半不是问题。但是，光学调制元件在LED或OLED时，发光强度根据电流量变化，根据施加电压的指数函数变化，因此即使电压稍稍变动，也会担心产生大的亮度偏差。
因此，前场为接通(亮)状态、下一场为断开(暗)状态时，在一定期间(图7的例子中为100微秒)中像素中剩余残留光。尤其，通过电荷存储产生参与光时，像素数多，在高频驱动的显示元件中，产生显示错误，像素显示偏离希望的亮度，色度变化。OLED(LED)上存储电荷时，成为烧坏、元件恶化的原因。
与此相反，图1所示结构中，存储器电路11是将反相器11a、11b形成为环状的静态RAM，用互补动作的TFTp1、n2驱动OLED12。因此，像素4从接通状态移动到断开状态时，随着TFTp1的截断，TFT n2导通。其结果接通状态期间，即使在OLED12的阳极上存储电荷，该电荷也经TFTn2释放到地线Lg。因此，作为光学调制元件，不限于使用电流驱动型的OLED12，如图8所示，实现陡直的光学响应特性。由此，原理上不产生剩余电荷引起的暗显示的灰度错误，可抑制剩余电荷引起的色度的变化、显示烧坏或OLED12的恶化。
本实施例中，如上所述，TFTp1的接通电阻Ron和TFTn2的断开电阻Roff设定。因此，通过TFT的电阻值和OLED12的电阻值的平衡，不管是否使用担心像素4内白白消耗功率的光学调制元件，即电流动作型OLED12，都可降低OLED12接通状态时的消耗功率P。断开状态时，由于OLED12截断，各反相器11a、11b的TFTp1～n4移动到恒定状态下后，电源线Lr和地线Lg之间不流过电流。因此断开状态的像素4的消耗功率保持低值。
但是，图1所示的像素4中，说明的是OLED12设置在存储器电路11的反转输出端N1和地线之间的情况，但如图9所示的像素4a那样，反转输出端N1和电源线Lr之间也可设置OLED12。
此时，OLED12与像素4相反，存储器电路11将反转输出端N1维持在地电平期间，即在TFTp1截断、TFTn2导通期间点亮。OLED12将反转输出端N1维持在基准电位Vref期间，即在TFTp1导通、TFTn2截断期间熄灭。该例中，OLED12在熄灭时TFTp1导通，因此该TFTp1与权利要求的范围中记载的电荷释放装置对应。
OLED12点亮时，向OLED12供给电流的电路的等效电路如图4()表示，为更换像素4的等效电路的地线Lg和电源线Lr的电路，因此TFTn2的接通电阻为Ron、TFTp1的断开电阻为Roff时，像素4的消耗功率P如上式(1)到式(4)所示原封适用。因此，p型TFT的断开电阻值Roff对n型TFT的接通电阻值Ron的比率A设定到(K+1)1/2/K，则像素4a的消耗功率P可设定到最小值。
即使该结构，成为光学调制元件的OLED12直接连接于存储器电路11的输出端(反转输出端N1)，存储器电路11的TFTn2接通驱动OLED12，因此与图1的像素4同样，可减少元件数，提高像素4a的数值孔径。
像素4a从接通状态向断开状态移动时，随着TFTn2的截断，TFTp1导通。其结果，接通状态期间，即使OLED12的阴极上存储电荷，该电荷通过TFTp1释放到电源线Lr。因此，与图1的像素4同样，作为光学调制元件，不管是否使用电流驱动型的OLED12，如图8所示，可实现陡直的光学响应特性，由此，可抑制剩余电荷引起的色度的变化、显示烧坏或OLED12的恶化。
本实施例中，如上所述，设定TFTn2的接通电阻Ron和TFTp1的断开电阻Roff。因此，不管是否使用电流动作型的OLED12，都可降低像素4a的消耗功率P。
图1和图9中，
作为存储器电路11的输出端，说明了将OLED12连接于反转输出端N1的情况，但如图10的像素4b所示，反馈线部分的非反转输出端N2(反相器11b的输出端)上连接OLED12的情况中也得到同样的效果。
OLED12与图9同样设置在输出端和电源线Lr之间，但图10中，与图1同样，表示出在输出端和地线Lg之间设置的情况。图10的结构中，反相器11b的输出端连接于OLED12，OLED12熄灭时TFTn4导通，因此反相器11b对应于权利要求范围记载的输出反相器，TFTp3对应p型晶体管、TFTn4对应n型晶体管和电荷释放装置。
另一方面，图1、图9和图10中，说明了向像素4·4a·4b供给基准电位Vref和地电平的情况，但如图11(图12)所示像素4c(4d)所示，代替其可供给正负电源电压Vh、Vl。此时，通过作为第一和第二电源线的电源线Lh和L1施加的正负电源电位Vh、Vl驱动存储器电路11，因此除像素4～4b的效果外，可更稳定地动作存储器电路11。此时，与图1，图9和图10的结构相比，电源的电位电平从基准电位Vref和地电平变更到正负电源电位Vh和Vl，但若电位差相同，消耗功率相同，因此各TFT的接通电阻值Ron和Roff与上述同样地设定，使得可将消耗功率P设定到最小。
如图13到图15所示的像素4f到4g那样，由正负电源电压Vh、Vl驱动存储器电路11的同时，向OLED12的一端(与存储器电路11的输出端不同的端部)施加与两电源电位Vh、Vl不同的电位。图13是图1所示的像素4中将OLED12的阴极和存储器电路11的电源电极分离开的结构，OLED12的阴极接地。图14所示的像素4f与图9所示的像素4a对应，向OLED12的阳极施加基准电位Vref。另外，图15所示的像素4g与图10所示的像素4b对应，将OLED12的阴极接地。
这些结构中，除像素4～像素4d的效果外，由于OLED12的电极和存储器电路11的电极分离，因特性改善等理由可用不同方法分别制造或施加不同的电压。由于各电极分离，在OLED12的上层或下层等与存储器电路11的电极不同的层上可配置OLED12的电极。因此，与在同一层上形成电极的情况相比，可提高数值孔径。使OLED12的两个电极中至少之一为透明电极，则通过透明电极可发光显示更好。
但是，图2所示的显示元件1中，各像素4(i，j)分别具有1个OLED12，基于在存储器电路11中存储的值(2值)来点亮或熄灭各个OLED12。与此相反，图16所示的显示元件1h中，各像素4被分割为多个副像素41、42，根据副像素41、42的点亮/熄灭组合来作灰度显示。上述副像素41(42)是与上述各像素4～4g之一相同的结构，各副像素41、42的灰度电平可设定成通过例如调整OLED12的发光面积、供给电源电平等、组合各副像素41、42的点亮/熄灭组合来使像素4h的亮度为希望的灰度的亮度电平。
图16中，作为一例，表示出组合行方向(沿着选择线3(i)的方向)上相邻的2个副像素41(i，j)·42(i，j)来构成1个像素4h(i，j)，通过向副像素41(i，j)供给数据电位Vd的数据线21(j)和向副像素42(i，j)供给数据电位Vd的数据线22(j)驱动像素4h(i，j)时的情况虽然已作了图示，但当然，分割像素4h的副像素的个数根据需要的灰度数可设定到期望的值。各副像素相邻配置以看作1个像素，则可沿着选择线3，也可以沿着数据线2(21.22)，各副像素沿着选择线3配置而连接于同一选择线3时，则仅选择该选择线3就可访问所有副像素的各存储器电路11，因此可缩短访问时间。该例中，表示出向副像素41的存储器电路11写入、从副像素42的存储器电路11读出数据的情况也如图示。
这里，图2和图16的例子中，为说明简便，说明各像素4(4h)在相同方向上形成的情况，但如本实施例所示，各像素4～4h具有存储器电路11，除数据线2和选择线3外，还将供给基准电位Vref和地电平或电源电位Vh、Vl等的电源线连接于各像素4～4h时，如图17所示的显示元件1i那样，希望各像素4～4h或各副像素41、42线对称地配置较好。图17中，例示出将图13所示的像素4e相对选择线3线对称地配置的情况。沿着选择线3交互形成供给电源电位Vh的电源线Lh和供给电源电位Vl的电源线Ll。
该结构中，像素4e相对作为基准线的选择线3线对称地配置，因此沿着该电源线Lh的选择线3上相邻的像素4e·4e中，连接于该电源线Lh的元件(TFTp1·p3)比同方向形成时配置在相邻的位置上，在两像素4e·4e之间共用电源线Lh。同样，沿着电源线Ll的选择线3上相邻的像素4e·4e之间可共用电源线Ll。其结果像素数(数据线2的根数和选择线3的根数)相等时，显示元件1i上形成的必要的电源线数目大致降低1/2，可提高数值孔径。上面说明了相对选择线3线对称地配置的情况，但由于可在相对数据线2线对称地配置并且夹持数据线2配置的像素之间共用电源线(地线)，可得到同样的效果。
如上所述，本发明的存储器一体型显示元件(1·1h～1i)中光学调制元件(OLED12)和存储表示对该光学调制元件的输入的2值数据的存储器元件(11)设置在像素(4·4a～4i)上，上述存储器元件由至少2个反相器(11a、11b)连接成环状而构成，上述各个反相器中输出为上述存储器元件的输出端的输出反相器(11a或11b)的输出直接连接于上述光学调制元件的一端。存储器元件的输出端和光学调制元件通过例如连接存储器元件的输出端和光学调制元件的阳极，或者连接存储器元件的输出端和光学调制元件的阴极等而相互连接。这里，根据光学调制元件的材料的光学特性、与基板的材质的兼容性等选择其中之一的连接。
根据上述结构，由于存储器元件的输出端和光学调制元件直接连接，存储器元件和光学调制元件与经驱动用开关元件连接的已有技术相比，可将开关元件的数目减少驱动用的开关元件的部分。成为输出端的输出反相器驱动光学调制元件，因此即使去除驱动用开关，也不会产生故障，可驱动光学调制元件。
由于不插入驱动用开关元件，例如，使用电流驱动型的LED(发光二极管)作为光学调制元件的情况下，相对施加电压变动而言亮度变化的特性陡直的情况下，例如即使产生制造偏差，光学调制元件的亮度电平不随驱动用开关元件的特性变化而产生变化，能够以相同亮度电平点亮光学调制元件。
尤其，在将光学调制元件和存储器元件构成的像素排列成矩阵状的情况下，上述亮度电平的变化，应以相同显示状态显示的像素之间的显示状态的偏差，显示品质恶化，但上述结构中，亮度电平的偏差不产生，因此可防止该显示品质的恶化。
希望本发明的存储器一体型显示元件除上述结构外还具有在电压施加结束后将在上述存储器元件向光学调制元件施加电压期间在该光学调制元件上存储的电荷释放出去的电荷释放装置(TFTp1、n2、p3或n4)。
该结构中，存储器元件产生的电压施加结束后，电荷释放装置释放在光学调制元件上存储的电荷，光学调制元件比设置电荷释放装置的情况强，可向下一显示状态移动。如使用电流驱动型的光学调制元件的情况一样，即使在剩余电荷容易改变光学调制元件的显示状态，容易降低存储器一体型显示元件的显示品质的情况下，也可防止显示错误发生。另外，像OLED(有机发光二极管)一样，使用由于剩余电荷而容易将光学调制元件烧坏或恶化的光学调制元件的情况下，由于电荷释放装置释放电荷，可抑制烧坏或恶化的光学调制元件。
本发明的存储器一体型显示元件中，上述输出反相器例如即使是CMOS(互补MOS)反相器这样的互补型反相器也可以。
该结构中，存储器元件例如存储熄灭/点亮等的2值之一时，构成上述互补型的反相器的开关元件(例如p型晶体管和n型晶体管的组合等)中的一个导通。由此，在某显示状态下，即使在光学调制元件上存储电荷，该剩余电荷经导通的开关元件快速释放出去，光学调制元件快速移动到下一显示状态。因此，与设置电荷释放装置的情况相同，显示错误的产生或光学调制元件的烧坏和恶化可被抑制。
另外，本发明的存储器一体型显示元件中除上述结构外，上述互补型反相器包括连接于第一电源线(Lh或Lr)的p型晶体管(TFTp1或p3)和连接于第二电源线(Lg或Ll)的n型晶体管(TFTn2或n4)，上述光学调制元件的阳极连接于上述输出反相器的输出端，阴极连接于上述第二电源线的同时，并且设上述n型晶体管的断开电阻值相对p型晶体管的接通电阻值的比率为K时，上述p型晶体管的接通电阻值相对上述光学调制元件的接通电阻值的比率设定大约为(K+1)1/2/K。
本发明的存储器一体型显示元件中除上述结构外，上述互补型反相器包括连接于第一电源线(Lh或Lr)的p型晶体管(TFTp1或p3)和连接于第二电源线(Lg或Ll)的n型晶体管(TFTn2或n4)，上述光学调制元件的阳极连接于上述输出反相器的输出端，阴极连接于上述第二电源线的同时，并且设上述n型晶体管的断开电阻值相对p型晶体管的接通电阻值的比率为K、上述光学调制元件的点亮亮度的偏差量为基准值的±x％以内时，上述p型晶体管的接通电阻值相对上述光学调制元件的接通电阻值的平均值的比率设定为从(K+1)1/2·(1-x/100)/K到(K+1)1/2·(1+x/100)/K的范围内。
上述连接中，各电阻值如上设定时，p型晶体管和光学调制元件为导通状态，n型晶体管为截断状态时的输出反相器和光学调制元件的消耗功率大致为最小。另一方面，光学调制元件为截断状态时，与导通状态相比，电阻值变得非常大。由于p型晶体管截断、n型晶体管导通，向光学调制元件施加的电压大致为0，与导通状态相比，输出反相器和光学调制元件的消耗功率小。因此，如上所述，通过设定各电阻值，存储器一体型显示元件的消耗功率可降低。
另一方面，本发明的存储器一体型显示元件在上述输出反相器为互补型的反相器的结构中，上述互补型反相器包括连接于第一电源线(Lh或Lr)的p型晶体管(TFTp1或p3)和连接于第二电源线(Lg或Ll)的n型晶体管(TFTn2或n4)，上述光学调制元件的阴极连接于上述输出反相器的输出端，阳极连接于上述第二电源线的同时，并且设上述p型晶体管的断开电阻值相对n型晶体管的接通电阻值的比率为K时，上述n型晶体管的接通电阻值相对上述光学调制元件的接通电阻值的比率设定大约为(K+1)1/2/K。
本发明的存储器一体型显示元件中除上述结构外，上述互补型反相器包括连接于第一电源线(Lh或Lr)的p型晶体管(TFTp1或p3)和连接于第二电源线(Lg或Ll)的n型晶体管(TFTn2或n4)，上述光学调制元件的阴极连接于上述输出反相器的输出端，阳极连接于上述第二电源线，并且设上述p型晶体管的断开电阻值相对n型晶体管的接通电阻值的比率为K、上述光学调制元件的点亮亮度的偏差量为基准值的±x％以内时，上述p型晶体管的接通电阻值相对上述光学调制元件的接通电阻值的平均值的比率设定为从(K+1)1/2·(1-x/100)/k到(K+1)1/2·(1+x/100)/K的范围内。
上述连接中，各电阻值如上设定时，n型晶体管和光学调制元件为导通状态，p型晶体管为截断状态时的输出反相器和光学调制元件的消耗功率大致为最小。另一方面，与阴极连接于第二电源线的情况同样，光学调制元件为截断状态时的消耗功率非常小。因此，如上所述，通过设定各电阻值，存储器一体型显示元件的消耗功率可降低。
本发明的存储器一体型显示元件在上述结构中，由多个包括上述光学调制元件和存储器元件的副像素(41、42)构成1个像素单位。该结构中，1个像素单位由多个副像素构成，通过组合各副像素的光学调制状态(2值)可对1个像素单位的亮度电平附加灰度。其结果，存储器元件，如不管是否仅存储点亮/未点亮等的2值，可将像素的灰度表现数设定大于2。即使通过时分驱动来表现灰度的情况下，通过组合时分驱动和像素分割驱动，可相对减少时分驱动数，将存储器一体型显示元件的驱动频率设定得较低。
本发明的存储器一体型显示元件除上述结构外，共用上述存储器元件的电源电极之一和上述光学调制元件的阳极或阴极。这样，与分别设置电极的情况相比，可减少电极的总体面积，提高存储器一体型显示元件的数值孔径。
另一方面，本发明的存储器一体型显示元件替代共用电极，分别形成了上述存储器元件的第一电源电极和第二电源电极，以及上述光学调制元件的阳极和阴极。该结构中，在存在特性改善等理由的情况下，可向各电极分别施加电压。
不管是否共用电极，向存储器元件的各电源电极施加的电压电平和存储器元件的输出电平一致就可以。例如，二者之间具有规定的电位差等情况下二者不一致也可以。不一致时，向各电源电极施加的电压电平通过存储器元件调整，使得输出光学调制元件的显示适当的电压电平。
本发明的存储器一体型显示元件在上述结构之外还具有多个数据信号线(2(i))和与上述各数据信号线大致正交的多个选择信号线(3(j))，上述的存储器元件设置了与数据信号线和选择信号线的每一组合设置上述存储器元件，与自身对应的选择信号线指示选择时，存储与自身对应的数据信号线所示的2值数据，并且，经数据信号线或选择信号线之一的基准线相邻的存储器元件之间以及光学调制元件之间对于该基准线线对称地布置，该存储器元件之间或光学调制元件之间最好能够共用电源线。
该结构中，经基准线相邻的存储器元件之间和光学调制元件之间线对称地配置，该存储器元件之间或光学调制元件之间共用电源线，可减少存储器一体型显示元件需要的电源线数目。这样，减少存储器一体型显示元件需要的电极根数，可实现数值孔径高的存储器一体型显示元件。
发明的详细说明中作出的具体实施形式和实施例目的是使本发明的技术内容更明白，不限定于该具体的例子，不应作狭义的解释，在本发明的精神和下面记载的权利要求的范围内，可实施各种变更。

Claims (15)

1.一种存储器一体型显示元件，光学调制元件和存储表示对该光学调制元件的输入的2值数据的存储器元件设置在像素上，其特征在于：
上述存储器元件由至少2个反相器连接成环状而构成，
上述各个反相器中输出为上述存储器元件的输出端的输出反相器的输出直接连接于上述光学调制元件的一端。
2.根据权利要求1所述的存储器一体型显示元件，其中上述光学调制元件是发光强度根据电流量改变的电流驱动型光学调制元件。
3.根据权利要求1所述的存储器一体型显示元件，其中上述光学调制元件是有机发光二极管。
4.根据权利要求1、2或3所述的存储器一体型显示元件，其中具有将在上述存储器元件向光学调制元件施加电压期间积蓄在该光学调制元件上的电荷，在电压施加结束后释放的电荷释放装置。
5.根据权利要求1、2或3所述的存储器一体型显示元件，其中上述输出反相器是互补型反相器。
6.根据权利要求5所述的存储器一体型显示元件，其中上述互补型反相器包括连接于第一电源线的p型晶体管和连接于第二电源线的n型晶体管，上述光学调制元件的阳极连接于上述输出反相器的输出端，阴极连接于上述第二电源线。
7.根据权利要求6所述的存储器一体型显示元件，其中在上述n型晶体管的断开电阻值相对p型晶体管的接通电阻值的比率设定成K时，上述p型晶体管的断开电阻值相对上述的光学调制元件的接通电阻值的比率设定为(K+1)1/2/K。
8.根据权利要求6所述的存储器一体型显示元件，其中在设上述n型晶体管的断开电阻值相对p型晶体管的接通电阻值的比率为K、上述光学调制元件的点亮亮度的偏差量为基准值的±x％以内时，上述p型晶体管的接通电阻值相对上述光学调制元件的接通电阻值的平均值的比率设定为从(K+1)1/2·(1-x/100)/K到(K+1)1/2·(1+x/100)/K的范围内。
9.根据权利要求6所述的存储器一体型显示元件，其中上述光学调制元件的阴极连接于上述输出反相器的输出端，阳极连接于上述第一电源线。
10.根据权利要求9所述的存储器一体型显示元件，其中，在上述p型晶体管的断开电阻值相对上述n型晶体管的接通电阻值的比率为K时，上述n型晶体管的接通电阻值相对上述光学调制元件的接通电阻值的比率设定为约(K+1)1/2/K。
11.根据权利要求9所述的存储器一体型显示元件，其中在上述p型晶体管的断开电阻值相对上述n型晶体管的接通电阻值的比率为K、上述光学调制元件的点亮亮度的偏差量为基准值的±x％以内时，n型晶体管的接通电阻值相对上述光学调制元件的接通电阻值的平均值的比率设定为从(K+1)1/2·(1-x/100)/K到(K+1)1/2·(1+x/100)/K的范围内。
12.根据权利要求1、2或3所述的存储器一体型显示元件，其中由多个包括上述光学调制元件和存储器元件的副像素构成1个像素单位。
13.根据权利要求1、2或3所述的存储器一体型显示元件，其中共用上述存储器元件的电源电极之一和上述光学调制元件的阳极或阴极。
14.根据权利要求1、2或3所述的存储器一体型显示元件，其中上述存储器元件的第一电源电极和第二电源电极，以及上述光学调制元件的阳极和阴极分别分开形成。
15.根据权利要求1、2或3所述的存储器一体型显示元件，其中具有多个数据信号线和与上述各数据信号线正交的多个选择信号线，
对数据信号线和选择信号线的每一组合设置上述存储器元件，与自身对应的选择信号线指示选择时，存储与自身对应的数据信号线所示的2值数据，并且，
经上述数据信号线或选择信号线之一的基准线相邻的存储器元件之间以及光学调制元件之间对于该基准线线对称地布置，该存储器元件之间或光学调制元件之间共用电源线。
CNB021052409A 2001-01-18 2002-01-18 存储器一体型显示元件 Expired - Fee Related CN1241162C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001010868 2001-01-18
JP10868/01 2001-01-18
JP2001374905A JP3989718B2 (ja) 2001-01-18 2001-12-07 メモリ一体型表示素子
JP374905/01 2001-12-07

Publications (2)

Publication Number Publication Date
CN1366344A CN1366344A (zh) 2002-08-28
CN1241162C true CN1241162C (zh) 2006-02-08

Family

ID=26607932

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021052409A Expired - Fee Related CN1241162C (zh) 2001-01-18 2002-01-18 存储器一体型显示元件

Country Status (5)

Country Link
US (1) US6897838B2 (zh)
JP (1) JP3989718B2 (zh)
KR (1) KR100463973B1 (zh)
CN (1) CN1241162C (zh)
TW (1) TW548614B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937647A (zh) * 2010-09-02 2011-01-05 上海交通大学 互补驱动式像素电路

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0208656D0 (en) * 2002-04-16 2002-05-29 Koninkl Philips Electronics Nv Electroluminescent display
TW550538B (en) * 2002-05-07 2003-09-01 Au Optronics Corp Method of driving display device
GB0212000D0 (en) * 2002-05-24 2002-07-03 Koninkl Philips Electronics Nv Analogue mixer
JP3922374B2 (ja) * 2002-09-25 2007-05-30 セイコーエプソン株式会社 電気光学装置、マトリクス基板、及び電子機器
US7737925B2 (en) * 2002-12-04 2010-06-15 Koninklijke Philips Electronics N.V. Active matrix pixel cell with multiple drive transistors and method for driving such a pixel
CN1332370C (zh) * 2003-01-29 2007-08-15 胜华科技股份有限公司 主动式有机发光二极管显示器的数字驱动方法及装置
JP4168836B2 (ja) * 2003-06-03 2008-10-22 ソニー株式会社 表示装置
JP2005032704A (ja) * 2003-06-18 2005-02-03 Sharp Corp 表示素子および表示装置
US7053412B2 (en) * 2003-06-27 2006-05-30 The Trustees Of Princeton University And Universal Display Corporation Grey scale bistable display
US7310077B2 (en) * 2003-09-29 2007-12-18 Michael Gillis Kane Pixel circuit for an active matrix organic light-emitting diode display
US7633470B2 (en) * 2003-09-29 2009-12-15 Michael Gillis Kane Driver circuit, as for an OLED display
GB0403233D0 (en) * 2004-02-13 2004-03-17 Imec Inter Uni Micro Electr A power optimized display system
KR100692854B1 (ko) * 2004-02-20 2007-03-13 엘지전자 주식회사 일렉트로-루미네센스 표시 패널의 구동 방법 및 장치
JP4137050B2 (ja) * 2004-03-18 2008-08-20 キヤノン株式会社 画像表示装置およびテレビジョン装置
US20070188506A1 (en) * 2005-02-14 2007-08-16 Lieven Hollevoet Methods and systems for power optimized display
JP5072254B2 (ja) * 2005-04-15 2012-11-14 株式会社半導体エネルギー研究所 表示装置
US7595778B2 (en) 2005-04-15 2009-09-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device using the same
US7928938B2 (en) * 2005-04-19 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including memory circuit, display device and electronic apparatus
WO2007013646A1 (en) 2005-07-29 2007-02-01 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
US20070063192A1 (en) * 2005-09-20 2007-03-22 Toppoly Optoelectronics Corp. Systems for emitting light incorporating pixel structures of organic light-emitting diodes
JP2008158439A (ja) * 2006-12-26 2008-07-10 Eastman Kodak Co アクティブマトリクス型表示パネル
JP2008180802A (ja) * 2007-01-23 2008-08-07 Eastman Kodak Co アクティブマトリクス型表示装置
JP2008203358A (ja) * 2007-02-16 2008-09-04 Eastman Kodak Co アクティブマトリクス型表示装置
JP5242076B2 (ja) * 2007-04-13 2013-07-24 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー アクティブマトリクス型表示装置
US20100177072A1 (en) * 2007-06-14 2010-07-15 Kazuyoshi Kawabe Active matrix display device
GB2460018B (en) * 2008-05-07 2013-01-30 Cambridge Display Tech Ltd Active matrix displays
US8847870B2 (en) * 2011-10-27 2014-09-30 Citizen Finetech Miyota Co., Ltd. Voltage conversion apparatus suitable for a pixel driver and methods
DE102012223816B3 (de) * 2012-12-19 2014-06-12 Continental Automotive Gmbh Einrichtung zur Ansteuerung eines Feldeffekttransistors
CN103021339B (zh) * 2012-12-31 2015-09-16 昆山工研院新型平板显示技术中心有限公司 像素电路、显示装置及其驱动方法
KR102055383B1 (ko) * 2013-08-22 2019-12-13 삼성디스플레이 주식회사 화소 회로 및 이를 이용한 표시장치
EP2860720A1 (en) * 2013-10-10 2015-04-15 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Electro-optical unit for a picture element that can be programmed by electromagnetic radiation
JP6558420B2 (ja) 2017-09-27 2019-08-14 セイコーエプソン株式会社 電気光学装置及び電子機器
JP6512259B1 (ja) 2017-10-30 2019-05-15 セイコーエプソン株式会社 電気光学装置及び電子機器
US10755641B2 (en) 2017-11-20 2020-08-25 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP6614228B2 (ja) * 2017-11-29 2019-12-04 セイコーエプソン株式会社 電気光学装置及び電子機器
JP6555332B2 (ja) * 2017-12-19 2019-08-07 セイコーエプソン株式会社 電気光学装置及び電子機器
JP6631614B2 (ja) 2017-12-27 2020-01-15 セイコーエプソン株式会社 電気光学装置及び電子機器
JP6669178B2 (ja) 2018-01-30 2020-03-18 セイコーエプソン株式会社 電気光学装置及び電子機器
JP6658778B2 (ja) 2018-02-16 2020-03-04 セイコーエプソン株式会社 電気光学装置及び電子機器
US10943326B2 (en) 2018-02-20 2021-03-09 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP6872571B2 (ja) 2018-02-20 2021-05-19 セイコーエプソン株式会社 電気光学装置及び電子機器
KR102544980B1 (ko) * 2018-03-08 2023-06-20 삼성디스플레이 주식회사 박막트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법
US10991319B2 (en) 2018-10-09 2021-04-27 Seiko Epson Corporation Electro-optical device and electronic apparatus
CN110491338B (zh) * 2019-08-28 2021-02-02 京东方科技集团股份有限公司 像素电路及其驱动方法、发光控制电路及方法、显示装置
CN114203103B (zh) * 2021-12-20 2023-05-02 深圳市华星光电半导体显示技术有限公司 发光电路、背光模组以及显示面板

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6048090A (ja) * 1983-08-26 1985-03-15 伊勢電子工業株式会社 螢光表示装置
JPS63179618A (ja) * 1987-01-20 1988-07-23 Sumitomo Electric Ind Ltd Ｌｅｄ駆動回路
JPH0193917A (ja) * 1987-10-06 1989-04-12 Fujitsu Ltd ラッチ回路
US4996523A (en) * 1988-10-20 1991-02-26 Eastman Kodak Company Electroluminescent storage display with improved intensity driver circuits
GB9110598D0 (en) * 1991-05-16 1991-07-03 Renishaw Transducer Syst Setting up of quadrature signals
JP3657491B2 (ja) 1991-06-07 2005-06-08 株式会社半導体エネルギー研究所 電気光学装置
JP2775040B2 (ja) 1991-10-29 1998-07-09 株式会社 半導体エネルギー研究所 電気光学表示装置およびその駆動方法
JPH06102530A (ja) * 1992-09-18 1994-04-15 Sharp Corp 液晶表示装置
JPH08194205A (ja) 1995-01-18 1996-07-30 Toshiba Corp アクティブマトリックス型表示装置
JP3630489B2 (ja) 1995-02-16 2005-03-16 株式会社東芝 液晶表示装置
US5945972A (en) * 1995-11-30 1999-08-31 Kabushiki Kaisha Toshiba Display device
JP3485229B2 (ja) * 1995-11-30 2004-01-13 株式会社東芝 表示装置
JP3457819B2 (ja) 1996-11-28 2003-10-20 カシオ計算機株式会社 表示装置
JPH10228012A (ja) * 1997-02-13 1998-08-25 Nec Niigata Ltd Ｌｃｄ表示装置
CN100341042C (zh) * 1997-02-17 2007-10-03 精工爱普生株式会社 显示装置
US6229506B1 (en) * 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
US20010043173A1 (en) * 1997-09-04 2001-11-22 Ronald Roy Troutman Field sequential gray in active matrix led display using complementary transistor pixel circuits
JP3507667B2 (ja) * 1997-09-08 2004-03-15 株式会社東芝 半導体装置及びその製造方法
JP3533074B2 (ja) 1997-10-20 2004-05-31 日本電気株式会社 Ｖｒａｍ機能内蔵のｌｅｄパネル
JP4092827B2 (ja) * 1999-01-29 2008-05-28 セイコーエプソン株式会社 表示装置
JP2000187467A (ja) * 1998-12-24 2000-07-04 Stanley Electric Co Ltd 有機ｅｌ素子の点灯制御装置及び点灯制御方法
JP4092857B2 (ja) * 1999-06-17 2008-05-28 ソニー株式会社 画像表示装置
US6191534B1 (en) * 1999-07-21 2001-02-20 Infineon Technologies North America Corp. Low current drive of light emitting devices
JP2001033760A (ja) * 1999-07-22 2001-02-09 Seiko Epson Corp 液晶装置およびその駆動方法並びに駆動回路
TW587239B (en) * 1999-11-30 2004-05-11 Semiconductor Energy Lab Electric device
WO2002017289A1 (en) * 2000-08-21 2002-02-28 Emagin Corporation Grayscale static pixel cell for oled active matrix display

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937647A (zh) * 2010-09-02 2011-01-05 上海交通大学 互补驱动式像素电路
CN101937647B (zh) * 2010-09-02 2012-09-05 上海交通大学 互补驱动式像素电路

Also Published As

Publication number Publication date
KR20020062575A (ko) 2002-07-26
JP2002287695A (ja) 2002-10-04
CN1366344A (zh) 2002-08-28
US20020140642A1 (en) 2002-10-03
KR100463973B1 (ko) 2005-01-03
TW548614B (en) 2003-08-21
US6897838B2 (en) 2005-05-24
JP3989718B2 (ja) 2007-10-10

Similar Documents

Publication Publication Date Title
CN1241162C (zh) 存储器一体型显示元件
CN1197041C (zh) 显示板的有源驱动电路
TWI310172B (zh)
CN1174356C (zh) 包含有机电致发光元件的驱动电路及电子装置以及电光装置
TWI255438B (en) Pixel circuit, display apparatus, and driving method for pixel circuit
TWI269251B (en) Electro-optical apparatus and driving device thereof
KR100614475B1 (ko) 전자 장치, 소자 기판, 전기 광학 장치, 전기 광학 장치의제조 방법 및 전자 기기
CN1475983A (zh) 有机电致发光装置和驱动该装置的方法
CN1691116A (zh) 电路、其驱动方法、电光学装置以及电子机器
CN101059937A (zh) 电光学装置、电光学装置的驱动方法及电子设备
US11430381B2 (en) Image display device
CN1494048A (zh) 电子电路、电光学装置、及其驱动方法以及电子机器
CN1716479A (zh) 电容器及使用该电容器的发光显示器
CN1975842A (zh) 有机el显示装置
CN1975843A (zh) 图像显示装置
CN1815536A (zh) 显示装置及其驱动方法
CN101055888B (zh) 有机el显示装置
CN1870111A (zh) 发光装置、其驱动方法及驱动电路、以及电子仪器
CN1551084A (zh) 图像显示装置
CN1734532A (zh) 显示器及其驱动方法
CN1704995A (zh) 显示设备及显示设备驱动方法
CN1769989A (zh) 液晶显示器及其驱动装置
CN1770244A (zh) 图像显示装置
CN1551076A (zh) 图像显示设备
CN1746956A (zh) 显示装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060208

Termination date: 20130118

CF01 Termination of patent right due to non-payment of annual fee