CN1224533A - 一种光发射和/或接收的半导体本体的制作方法 - Google Patents

一种光发射和/或接收的半导体本体的制作方法 Download PDF

Info

Publication number
CN1224533A
CN1224533A CN97196107A CN97196107A CN1224533A CN 1224533 A CN1224533 A CN 1224533A CN 97196107 A CN97196107 A CN 97196107A CN 97196107 A CN97196107 A CN 97196107A CN 1224533 A CN1224533 A CN 1224533A
Authority
CN
China
Prior art keywords
layer
semiconductor body
semiconductor
face
sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97196107A
Other languages
English (en)
Other versions
CN1227748C (zh
Inventor
H·菲舍尔
E·尼尔施尔
W·维格莱特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Patra Patent Treuhand
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN1224533A publication Critical patent/CN1224533A/zh
Application granted granted Critical
Publication of CN1227748C publication Critical patent/CN1227748C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Weting (AREA)
  • Semiconductor Lasers (AREA)
  • Photovoltaic Devices (AREA)

Abstract

一种光发射和/或接收半导体本体的制作方法,它具有至少一层由GaAsxP1－x组成的半导体层,其中0≤x< 1。在根据本发明的方法中,至少半导体层的一部分顶面在第一刻蚀步骤中用H2SO4∶H2O2∶H2O混合物刻蚀溶液处理,在之后的第二刻蚀步骤中用氢氟酸处理,结果是至少半导体层的一部分顶面形成粗糙面。

Description

一种光发射和/或接收的半导体 本体的制作方法
本发明涉及一种光发射和/或接收半导体本体的制作方法，它具有至少一层由GaAsxP1-x组成的半导体层，其中0≤x＜1。
已知几种具有这类半导体本体的发光二极管。因此，比如在欧洲专利登记EP 584 599中描述了一种发光二极管芯片，其中在一层n-导电的GaP衬底上敷上一层n-导电的GaP外延层，而在这一层上再敷上一层p-导电的GaP外延层。GaP衬底的底面配备了由Au-Ge-合金构成的触极金属化层，而在p-GaP外延层的顶面敷一层触极金属化层，它由比如Au层、Au-zn层、Ti-W-N-层和Au或Al层一层一层地组成的p-导电的GaP外延层构成。
此外，还已知一些发光二极管，其中由GaAsP构成的层序列是靠外延敷在GaP衬底上的。这个层序列包括比如由GaP衬底开始，首先是增加了As-成分的GaAsP过渡层，一层n-掺杂的GaAsP层(掺杂材料：比如碲或硫)和一层p-掺杂的GaAsP层(掺杂材料：锌)。在p-掺杂的GaAsP层上敷一层触极金属化层，比如由p-掺杂的GaAsP层开始，由一层金-锌层，一层TiWN层和一层铝层组成。GaP衬底的底面配备了触极金属化层，它比如由在GaP衬底上敷的金-锗层组成。
依据As成分的情况可以用上述半导体本体制造发射从黄色到红外范围光的发光二极管。然而，这种半导体本体的缺点在于，从半导体本体耦合输出只是半导体本体产生的光的一部分。
美国专利US-4,582,952描述了一种太阳电池，它由透明的GaP衬底开始，由具有梯度分布的As成分的第一p-掺杂GaAsP层，第二p-掺杂GaAsP层，n-掺杂GaAsP层和GaP盖层组成。GaP衬底和GaP盖层分别配备了多个金属触极。
发光二极管或光电二极管或太阳电池的效率决定于由半导体本体辐射出或进入半导体本体的辐射发生损耗的那一重要部分。引起该损耗的主要原因是半导体材料和周边介质(比如空气或塑料封装)折射率的大区别。这种大区别对透过半导体本体顶面的辐射的总反射的非常小的临界角有影响。然而，从半导体本体直接透出的部分只是那些与上表面法线成角小于临界角的部分。留下的辐射部分反射回半导体本体。
本发明的任务在于，阐述一种制造改善了光输出或输入耦合的至少具有一层GaAsxP1-x半导体层的光发射和/或接收的半导体本体的方法，这里0≤x＜1。
该任务通过具有权利要求1特征的方法得以解决。从属权利要求2到9涉及根据本发明方法有利的改进。
根据本发明设计为至少半导体层一部分顶面要在第一刻蚀步骤中用H2SO4∶H2O2∶H2O混合物处理，在之后的第二刻蚀步骤中用稀释的氢氟酸刻蚀，结果是至少一部分半导体层顶面形成粗糙面。
通过粗糙顶面实现的有利影响是，半导体本体内产生的辐射、与平坦的上表面相比较大的部分以小于总反射临界角的角度射在半导体层顶面上。
粗糙半导体顶面的另一个优点在于，当半导体元件中半导体本体直接由塑料封装包围的情况下，提高了半导体本体与塑料封装之间的粘接强度。因此降低了在工作和因而加速老化半导体元件期间塑料封装与半导体本体脱离的危险。
根据本发明方法的另一个有利的改进，当半导体本体具有其上敷有GaAsP层序列的n-掺杂GaP衬底时，半导体本体的所有自由表面被弄粗糙。这种情况下，自由表面应理解为不提供触极金属化层的那部分顶面。
对于具有这种半导体本体适于产生光的发光二极管的情况，由于GaAsP的能带间隙小于GaP的，GaP衬底对于在GaAsP层序列产生的电磁辐射是可透光的。因此，有利于该辐射由半导体本体穿过其整个自由表面耦合输出。
在GaP衬底的底面敷一触极金属化层，使得半导体本体的边界上具有镜平面是有利的。其结果是，GaAsP层序列在触极金属化层方向上发射的辐射大量地从后者反射并因此可以穿过自由表面耦合输出。
根据本发明方法的另一个优选的改进中，在第一刻蚀步骤中刻蚀溶液H2SO4∶H2O2∶H2O选择的比例为3∶1∶1，温度选择在20至80℃之间，而刻蚀时间选择为半分钟至10分钟之间。用这个方法还可实现要刻蚀的半导体本体顶面完全不被污染并没有其它的残留物。
根据本发明和所述方法的改进的另一个优选的改进中，在第二刻蚀步骤中采用40-50％浓度的氢氟酸。第二刻蚀步骤要在15至30℃，特别是大约25℃的温度下实施，持续时间为30分钟至120分钟。
借助上面规定的两个刻蚀步骤，有利地得到粗糙的顶面，具有彼此相连高约1μm的锯齿形状。对于发光二极管可以此有利地增加约40％的光。
根据本发明方法的另一个优选的改进中，半导体本体具有一个GaP衬底，其上敷有掺杂氮(N)-的GaP(缩写：GaP:N)的层序列。对于这种适于发光的半导体本体，同样，衬底对于GaP层序列中产生的辐射是有利透光的，于是，这种情况下同样通过半导体顶面的粗糙面大大提高了光的耦合输出。
在一个特别有利的用于同时制造大量的引言所述类型半导体本体的方法中，首先在GaP做的衬底晶片上敷由GaAsxP1-x组成的半导体层序列，其中0≤x＜1，或GaP:N。然后在衬底晶片的底面敷第一触极金属化层和在层序列的顶面敷多个第二触极金属化层。接着，先在第一刻蚀步骤中用组分为H2SO4∶H2O2∶H2O的刻蚀溶液并在第二刻蚀步骤中用氢氟酸(HF)处理层序列的自由顶面。
最后，包括衬底晶片、层序列、第一和第二触极金属化层的半导体晶片被分离成分立的半导体本体，比如发光二极管芯片。
如果对于半导体本体的侧面规定同样要弄粗糙，那么，半导体本体在敷过第一和第二触极金属化层之后，将半导体晶片加上一个黏膜或其它的固定介质并分离成独立的发光二极管半导体本体。在分开的半导体本体脱离固定介质并进一步处理形成，比如，发光二极管之前，上述的两个刻蚀步骤依次进行。
现将本发明的方法用实施例和图1到4更详细地说明，其中：
图1根据本发明方法的第一实施例制作的半导体本体的原理示意图，
图2根据本发明方法的第二实施例制作的半导体本体的原理示意图，
图3同时大量制作根据本发明方法第一实施例具有粗糙表面的半导体本体的制作流程的原理示意图，以及
图4同时大量制作根据本发明方法第二实施例具有粗糙表面的半导体本体的制作流程的原理示意图
在这些图中相同部分用相同的符号表示。
图1所示半导体本体是一个发射光的半导体本体，比如一个发光二极管半导体本体。这种情况下，在GaP衬底1上配置了一光发射层序列。在GaP衬底1上的是，比如，第一GaAsxP1-x外延层2，这里0≤x＜1，在它上面依次配置，比如n-掺杂的第二GaAsxP1-x外延层3，这里0≤x＜1。比如可以用Te或S用做n-型掺杂材料。
在第二GaAsxP1-x外延层3上敷的是p-掺杂的第三GaAsxP1-x外延层4，这里0≤x＜1，它是掺杂，比如，Zn。由GaP衬底1开始，第一GaAsxP1-x外延层2具有增加的As含量，比如由x=0直到x=第二GaAsxP1-x外延层4的As含量。
GaP衬底1的底面配置的是第一触极金属化层5，它包括一层序列，比如Au-Ge合金/Ag/Au。在第三GaAsxP1-x外延层4的顶面配置的是第二触极金属化层6。该第二触极金属化层具有，比如，直接敷在第三GaAsxP1-x外延层4上的Au-Zn层，以及敷在所述Au-Zn层上的Au层。然而，专业人士认为适合的任何其它材料和层组分也可以用于触极金属化层5和6。
整个自由表面7，即所述的半导体本体没有被第一5和第二6触极金属化层覆盖的顶面，在这种情况下就是顶面11的一部分和侧面12提供为粗糙面8。后者具有彼此相接的锯齿状(比如高度约为1μm)结构。
制造粗糙面8的方法包括第一和第二刻蚀步骤，半导体本体的自由表面7在第一刻蚀步骤中用组分为H2SO4∶H2O2∶H2O(3∶1∶1)的刻蚀溶液来处理，而在第二刻蚀步骤中用氢氟酸(40到50％)来处理。
第一刻蚀步骤在温度为15到80℃之间特别是25℃下实施，持续30秒到10分钟。第二刻蚀步骤在温度为15到30℃之间实施，持续30分钟到120分钟。
图2中所示的半导体本体，同样是一个发射光的半导体本体，也还有一个GaP衬底层1。在GaP衬底层1上敷一n-掺杂的第一GaP:N的外延层9，在它上面配置一p-掺杂的第二GaP:N的外延层10。GaP的n-型掺杂导致带隙的降低，其影响是GaP衬底也透过由第一9和第二10GaP:N外延层制成的层序列17中产生的光。
与图1中所示的半导体本体的另一个区别在于，此处只设计了具有粗糙面8的半导体本体的顶面11而侧面12没有弄粗糙。制作粗糙面8所使用的方法相当于，比如，与图1相关描述的方法。
另外，图2以实施例示出，半导体本体可以怎样放入传统的LED外壳里，外壳包括一个第一电连接端19和一个第二电连接端20，一个透光的基本本体21和一个透光的封装22。这种情况下，半导体本体是靠比如导电的焊锡或导电胶把它的第一触极金属化层5固定在第二电连接端20上面。第二触极金属化层6借助导线23与第一电连接端19相连。基本本体21部分地包围着电连接端19、20并包含一个放置半导体本体的凹槽。比如可以这样来形成凹槽，使得它构成一个将光从半导体本体耦合输出的反射器。除此之外，凹槽内填满了可透光的封装22，它直接地界定了半导体本体的自由顶面7。封装22由比如透明的人造树脂构成并且与半导体本体的粗糙面8形成微啮合，它提高了半导体本体上封装22的附着强度并因此明显地降低了分离的危险。
为了完整起见，当然可以说，图1的半导体本体也可以装入这类的外壳里。微啮合自然不仅在半导体本体的顶面而且在其侧面形成。同样，外壳也可以整体地由透明人造树脂制作并具有任意希望的形状。
将半导体本体的自由上表面弄粗糙的结果是，比如对于由上述半导体本体构成的发光二极管，光增加超过了40％。
当然，也可以这样制造图1中的半导体本体，只在其顶面11有粗糙面8。同样，可以将图2中的半导体本体设计为其整个自由顶面7为粗糙面8。
在图3中原理地示意用于同时制造多个根据图1的半导体本体的制造过程中，首先(图A)在预先固定的GaP衬底晶片13上敷上第一GaAsxP1-x外延层2、第二GaAsxP1-x外延层3和第三GaAsxP1-x外延层4。衬底晶片13的底面14配置触极金属化层5。第三GaAsxP1-x外延层4的顶面15敷多个第二触极金属化层6。触极金属化层5、6借助比如蒸镀或溅射来制作。
接下来(图B)，包括GaP衬底晶片13、第一2、第二3、第三4GaAsxP1-x外延层、第一5和第二6触极金属化层的半导体晶片敷在固定介质16，比如粘膜上，并被分割成独立的半导体本体。这可以，比如，靠锯来完成。
接下来(图C)，自由表面，即所述各种情况下的半导体本体的顶面11和侧面12(侧切面)按如上所述的第一和第二刻蚀步骤弄粗糙。已完成的、弄粗糙的半导体本体再从固定介质16上分离并，比如，进一步处理以形成发光二极管。
在图4中原理地示意用于同时制造多个根据图2的半导体本体的制造过程与图3所述的方法过程基本的区别在于，第一和第二刻蚀步骤在分割半导体晶片之前实施。其造成的影响只是，半导体晶片顶部11称作没有复盖上触极金属化层6的那部分设计为粗糙面8。
同样可以设计为，半导体本体的顶面11和侧面12的部分区域具有粗糙面8。这种情况下半导体晶片在刻蚀步骤之前不完全锯透而是只锯开部分并在刻蚀之后分离。
如果使用一种在两个刻蚀步骤之一会受到侵蚀的材料用做第二触极金属化层6，那么可以事先将它们用抗刻蚀溶液的盖层覆盖。弄糙之后再将这个盖层去掉。

Claims (9)

1．一种光发射和/或接收半导体本体的制作方法，该半导体本体具有至少一层由GaAsxP1-x组成的半导体层，其中0≤x＜1，其特征在于，至少半导体层的一部分顶面在第一刻蚀步骤中用H2SO4∶H2O2∶H2O混合物刻蚀溶液处理，在之后的第二刻蚀步骤中用氢氟酸处理，结果是至少半导体层一部分顶面形成粗糙面(8)。
2．根据权利要求1的方法，其特征在于，粗糙面(8)呈彼此相连的锯齿形状。
3．根据权利要求1或2的方法，其特征在于，使用了具有GaP衬底的半导体本体，在衬底上敷一层序列(17,18)，它包括至少一用氮掺杂的GaP外延层。
4．根据权利要求1或2的方法，其特征在于，使用了具有GaP衬底的半导体本体，在衬底上敷一层序列(17,18)，它包括至少一GaAsxP1-x外延层，其中0＜x＜1。
5．根据权利要求1至4的其中一项的方法，其特征在于，整个半导体本体的自由顶面(7)包括粗糙面(8)。
6．同时制作多个光发射和/或接收半导体本体的方法，该半导体本体具有至少一层由GaAsxP1-x组成的半导体层，其中0≤x＜1，或由GaP∶N组成的半导体层，其特征在于，
a)首先在GaP组成的衬底晶片(13)上敷一GaAsxP1-x组成的层序列(17,18)其中0≤x＜1，
b)在衬底晶片(13)的底面(14)敷一第一触极金属化层(5)而在层序列(17,18)的顶面(15)敷至少一第二触极金属化层(6)，
c)层序列(17,18)的自由顶面首先在第一刻蚀步骤中用H2SO4∶H2O2∶H2O混合物刻蚀溶液处理，在第二刻蚀步骤中用氢氟酸(HF)处理，结果是自由顶面形成粗糙面(8)，及，
d)包括衬底晶片(13)、层序列(17,18)、第一(5)和第二(6)触极金属化层的半导体晶片被分离成分立的半导体本体。
7．同时制作多个光发射和/或接收半导体本体的方法，该半导体本体具有至少一层由GaAsxP1-x组成的半导体层，其中0≤x＜1，或由GaP∶N组成的半导体层，其特征在于，
a)首先在GaP组成的衬底晶片(13)上敷一GaAsxP1-x组成的层序列(17,18)其中0≤x＜1，
b)在衬底晶片(13)的底面(14)敷一第一触极金属化层(5)而在层序列(17,18)的顶面(15)敷多个第二触极金属化层(6)，
c)包括衬底晶片(13)、层序列(17,18)、第一(5)和第二(6)触极金属化层的半导体晶片被敷在一固定介质(16)上，
d)半导体晶片被分离成分立的半导体本体，及，
e)半导体本体的自由顶面首先在第一刻蚀步骤中用H2SO4∶H2O2∶H2O混合物刻蚀溶液处理，在第二刻蚀步骤中用氢氟酸(HF)处理，结果是自由顶面形成粗糙面(8)。
8．根据权利要求1至7其中一项的方法，其特征在于，在第一刻蚀步骤中刻蚀溶液H2SO4∶H2O2∶H2O选择的比例为3∶1∶1，温度选择在15至80℃之间，而刻蚀时间选择为半分钟至10分钟之间。
9．根据权利要求1至8其中一项的方法，其特征在于，在第二刻蚀步骤中氢氟酸为40-50％，温度选择在15至30℃之间，而刻蚀时间选择为30分钟至120分钟之间。
CNB971961077A 1996-08-13 1997-08-13 一种光发射和/或接收的半导体本体的制作方法 Expired - Lifetime CN1227748C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19632627A DE19632627A1 (de) 1996-08-13 1996-08-13 Verfahren zum Herstellen eines Licht aussendenden und/oder empfangenden Halbleiterkörpers
DE19632627.3 1996-08-13

Publications (2)

Publication Number Publication Date
CN1224533A true CN1224533A (zh) 1999-07-28
CN1227748C CN1227748C (zh) 2005-11-16

Family

ID=7802534

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971961077A Expired - Lifetime CN1227748C (zh) 1996-08-13 1997-08-13 一种光发射和/或接收的半导体本体的制作方法

Country Status (7)

Country Link
US (1) US6531405B1 (zh)
EP (1) EP0944924B1 (zh)
JP (1) JP2001501365A (zh)
CN (1) CN1227748C (zh)
DE (2) DE19632627A1 (zh)
TW (1) TW353237B (zh)
WO (1) WO1998007195A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7038245B2 (en) 2002-03-14 2006-05-02 Kabushiki Kaisha Toshiba Semiconductor light emitting device having angled side surface
US7195942B2 (en) 2000-02-15 2007-03-27 Osram Gmbh Radiation emitting semiconductor device
US7205578B2 (en) 2000-02-15 2007-04-17 Osram Gmbh Semiconductor component which emits radiation, and method for producing the same
CN100403555C (zh) * 2001-12-28 2008-07-16 株式会社东芝 发光元件及其制造方法
CN1577905B (zh) * 2003-06-25 2010-08-25 日本冲信息株式会社 半导体器件的制造方法
CN101989641A (zh) * 2009-07-30 2011-03-23 日立电线株式会社 发光元件
CN105047777A (zh) * 2015-08-26 2015-11-11 映瑞光电科技(上海)有限公司 具有粗化侧壁的led垂直芯片结构及制备方法
CN105428475A (zh) * 2015-12-17 2016-03-23 映瑞光电科技(上海)有限公司 垂直led芯片结构及其制备方法
WO2019029170A1 (zh) * 2017-08-11 2019-02-14 厦门三安光电有限公司 一种发光装置及其制造方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6791119B2 (en) * 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
US6909162B2 (en) * 2001-11-02 2005-06-21 Omnivision Technologies, Inc. Surface passivation to reduce dark current in a CMOS image sensor
US6462365B1 (en) * 2001-11-06 2002-10-08 Omnivision Technologies, Inc. Active pixel having reduced dark current in a CMOS image sensor
JP3715627B2 (ja) * 2002-01-29 2005-11-09 株式会社東芝 半導体発光素子及びその製造方法
DE10203809B4 (de) * 2002-01-31 2010-05-27 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement
JP3776824B2 (ja) * 2002-04-05 2006-05-17 株式会社東芝 半導体発光素子およびその製造方法
DE10229231B9 (de) * 2002-06-28 2006-05-11 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines Strahlung emittierenden und/oder empfangenden Halbleiterchips mit einer Strahlungsein- und/oder -auskoppel-Mikrostruktur
DE10324909B4 (de) * 2003-05-30 2017-09-07 Osram Opto Semiconductors Gmbh Gehäuse für ein strahlungsemittierendes Bauelement, Verfahren zu dessen Herstellung und strahlungsemittierendes Bauelement
TW200505042A (en) * 2003-07-17 2005-02-01 South Epitaxy Corp LED device
ES2616177T3 (es) * 2004-03-12 2017-06-09 Sphelar Power Corporation Célula solar multicapa
US7772605B2 (en) * 2004-03-19 2010-08-10 Showa Denko K.K. Compound semiconductor light-emitting device
JP4092658B2 (ja) * 2004-04-27 2008-05-28 信越半導体株式会社 発光素子の製造方法
JP4692072B2 (ja) * 2005-05-19 2011-06-01 三菱化学株式会社 発光ダイオードの製造方法
KR101154744B1 (ko) * 2005-08-01 2012-06-08 엘지이노텍 주식회사 질화물 발광 소자 및 그 제조 방법
TWI396307B (zh) * 2009-02-05 2013-05-11 Huga Optotech Inc 發光二極體
TWI470823B (zh) * 2009-02-11 2015-01-21 Epistar Corp 發光元件及其製造方法
TWI408832B (zh) * 2009-03-30 2013-09-11 Huga Optotech Inc 具有中空結構之柱狀結構之發光元件及其形成方法
JP2011171327A (ja) * 2010-02-16 2011-09-01 Toshiba Corp 発光素子およびその製造方法、並びに発光装置
JP2012142444A (ja) * 2010-12-28 2012-07-26 Sharp Corp 発光デバイス、透明導電膜の形成方法、発光デバイスの製造方法および電気機器
US20130234149A1 (en) * 2012-03-09 2013-09-12 Electro Scientific Industries, Inc. Sidewall texturing of light emitting diode structures
JP2015028984A (ja) * 2013-07-30 2015-02-12 日亜化学工業株式会社 半導体発光素子
JP6255192B2 (ja) * 2013-09-04 2017-12-27 株式会社ディスコ 光デバイス及び光デバイスの加工方法
DE102013111503B4 (de) * 2013-10-18 2021-08-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zur Vereinzelung von Halbleiterchips
US20210296176A1 (en) * 2020-03-23 2021-09-23 Semiconductor Components Industries, Llc Structure and method for electronic die singulation using alignment structures and multi-step singulation

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856963B2 (ja) * 1977-05-06 1983-12-17 三菱化成ポリテック株式会社 電子発光化合物半導体の製造方法
EP0035118B1 (en) * 1980-02-28 1985-11-21 Kabushiki Kaisha Toshiba Iii - v group compound semiconductor light-emitting element and method of producing the same
US4575577A (en) * 1983-05-27 1986-03-11 Chevron Research Company Ternary III-V multicolor solar cells containing a quaternary window layer and a quaternary transition layer
US4937836A (en) * 1983-11-30 1990-06-26 Sharp Kabushiki Kaisha Semiconductor laser device and production method therefor
US4582952A (en) * 1984-04-30 1986-04-15 Astrosystems, Inc. Gallium arsenide phosphide top solar cell
DE3685677D1 (de) * 1985-04-19 1992-07-23 Siemens Ag Verfahren zur nasschemischen herstellung eines oberflaechengitters mit einer bestimmten gitterkonstante auf der oberflaeche eines substrats aus einem kristallmaterial.
DE3610333A1 (de) * 1985-04-19 1986-11-27 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung eines oberflaechengitters mit einer bestimmten gitterkonstanten auf einem tieferliegenden oberflaechenbereich einer mesastruktur
EP0218422B1 (en) * 1985-09-30 1992-09-16 Kabushiki Kaisha Toshiba Semiconductor light-emitting element
JP2953468B2 (ja) * 1989-06-21 1999-09-27 三菱化学株式会社 化合物半導体装置及びその表面処理加工方法
DE59308636D1 (de) * 1992-08-28 1998-07-09 Siemens Ag Leuchtdiode
DE4305296C3 (de) * 1993-02-20 1999-07-15 Vishay Semiconductor Gmbh Verfahren zum Herstellen einer strahlungsemittierenden Diode
US5436201A (en) * 1993-05-28 1995-07-25 Hughes Aircraft Company Dual etchant process, particularly for gate recess fabrication in GaAs MMIC chips
US5689123A (en) * 1994-04-07 1997-11-18 Sdl, Inc. III-V aresenide-nitride semiconductor materials and devices
JP2991616B2 (ja) * 1994-06-30 1999-12-20 シャープ株式会社 半導体発光素子
JP2950362B2 (ja) * 1995-03-15 1999-09-20 信越半導体株式会社 化合物半導体中の窒素濃度の測定方法
US5869849A (en) * 1995-10-05 1999-02-09 Industry Technology Research Institute Light-emitting diodes with high illumination

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7195942B2 (en) 2000-02-15 2007-03-27 Osram Gmbh Radiation emitting semiconductor device
US7205578B2 (en) 2000-02-15 2007-04-17 Osram Gmbh Semiconductor component which emits radiation, and method for producing the same
CN100403555C (zh) * 2001-12-28 2008-07-16 株式会社东芝 发光元件及其制造方法
US7038245B2 (en) 2002-03-14 2006-05-02 Kabushiki Kaisha Toshiba Semiconductor light emitting device having angled side surface
US7329903B2 (en) 2002-03-14 2008-02-12 Kabushiki Kaisha Toshiba Semiconductor light emitting element having three side surfaces inclined to connect the top and bottom surfaces of the transparent substrate
CN1577905B (zh) * 2003-06-25 2010-08-25 日本冲信息株式会社 半导体器件的制造方法
CN101989641A (zh) * 2009-07-30 2011-03-23 日立电线株式会社 发光元件
CN105047777A (zh) * 2015-08-26 2015-11-11 映瑞光电科技(上海)有限公司 具有粗化侧壁的led垂直芯片结构及制备方法
CN105428475A (zh) * 2015-12-17 2016-03-23 映瑞光电科技(上海)有限公司 垂直led芯片结构及其制备方法
CN105428475B (zh) * 2015-12-17 2018-05-01 映瑞光电科技(上海)有限公司 垂直led芯片结构及其制备方法
WO2019029170A1 (zh) * 2017-08-11 2019-02-14 厦门三安光电有限公司 一种发光装置及其制造方法
US11005008B2 (en) 2017-08-11 2021-05-11 Xiamen San'an Optoelectronics Co., Ltd. Method for manufacturing light emitting device

Also Published As

Publication number Publication date
DE19632627A1 (de) 1998-02-19
JP2001501365A (ja) 2001-01-30
US6531405B1 (en) 2003-03-11
EP0944924A1 (de) 1999-09-29
WO1998007195A1 (de) 1998-02-19
TW353237B (en) 1999-02-21
DE59708575D1 (de) 2002-11-28
CN1227748C (zh) 2005-11-16
EP0944924B1 (de) 2002-10-23

Similar Documents

Publication Publication Date Title
CN1227748C (zh) 一种光发射和/或接收的半导体本体的制作方法
EP1382073B1 (en) Light emitting diodes including modifications for improving the light extraction and manufacturing methods therefor
CN1132231C (zh) 制造带有movpe层序列的半导体本体的方法
US7268371B2 (en) Light extraction from a semiconductor light emitting device via chip shaping
KR100654508B1 (ko) 발광다이오드 및 그 제조방법
Huang et al. Twofold efficiency improvement in high performance AlGaInP light‐emitting diodes in the 555–620 nm spectral region using a thick GaP window layer
US7306960B2 (en) High radiance LED chip and a method for producing same
EP1256987B1 (en) Semiconductor LED flip-chip with high reflectivity dielectric coating on the mesa
JP2020145472A (ja) 小型光源を有する波長変換発光デバイス
US20040113167A1 (en) Electromagnetic radiation emitting semiconductor chip and procedure for its production
WO2016118428A1 (en) High efficiency leds and methods of manufacturing
US20030213969A1 (en) GaN based LED lighting extraction efficiency using digital diffractive phase grating
US20020145147A1 (en) Light emitting diode and manufacturing method thereof
CN1601774A (zh) 一种发光二极管的结构及其制造方法
JP3959434B2 (ja) 発光ダイオード素子
JPH11354837A (ja) 発光ダイオードおよびその製造方法
CN1142599C (zh) 发光二极管及其制造方法
CN1206748C (zh) 发光二极管的制造方法
CN2593371Y (zh) 氮化镓基led的发光装置
CN1167139C (zh) 发光二极管及其制造方法
KR970003850B1 (ko) 고효율 발광소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: OSRAM GMBH

Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT

Effective date: 20120110

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120110

Address after: Munich, Germany

Patentee after: Patra Patent Treuhand

Address before: Munich, Germany

Patentee before: Siemens AG

CX01 Expiry of patent term

Granted publication date: 20051116

CX01 Expiry of patent term