CN105428475B - 垂直led芯片结构及其制备方法 - Google Patents
垂直led芯片结构及其制备方法 Download PDFInfo
- Publication number
- CN105428475B CN105428475B CN201510955122.0A CN201510955122A CN105428475B CN 105428475 B CN105428475 B CN 105428475B CN 201510955122 A CN201510955122 A CN 201510955122A CN 105428475 B CN105428475 B CN 105428475B
- Authority
- CN
- China
- Prior art keywords
- gan
- layers
- pyramid
- substrates
- size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 22
- 238000007788 roughening Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims description 61
- 230000012010 growth Effects 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 12
- 239000003518 caustics Substances 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 238000005520 cutting process Methods 0.000 claims description 5
- 239000007788 liquid Substances 0.000 claims description 5
- 150000002739 metals Chemical class 0.000 claims description 4
- 229910015844 BCl3 Inorganic materials 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 claims description 3
- 238000000605 extraction Methods 0.000 abstract description 14
- 230000008569 process Effects 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 238000005286 illumination Methods 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 7
- 239000002585 base Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000013517 stratification Methods 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 210000004209 hair Anatomy 0.000 description 1
- 230000003760 hair shine Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 235000011007 phosphoric acid Nutrition 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000034655 secondary growth Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提供一种垂直LED芯片结构及其制备方法，在制作完GaN发光外延结构之后，首先采用KOH对N‑GaN层进行一次粗化，然后采用显影液（低碱性溶液）进行二次粗化，使得一次粗化形成的疏松的小金字塔逐渐变大，且不利于出光的平面区域出现密集的小金字塔形貌，这种大包小包共存的粗化形貌可使垂直芯片亮度大幅提升。本发明通过一种二次粗化工艺，可以明显改善现有垂直芯片N‑GaN表面粗化效果不佳的状况，大幅提升垂直芯片的光提取效率。本发明的结构及方法简单，在半导体照明领域具有广泛的应用前景。
Description
技术领域
本发明涉及一种发光二极管及其制备方法，特别是涉及一种垂直LED芯片结构及其制备方法。
背景技术
相比于传统的GaN基LED正装结构，垂直结构具有散热好，能够承载大电流，发光强度高，耗电量小、寿命长等优点，被广泛应用于通用照明、景观照明、特种照明、汽车照明等领域，成为一代大功率GaN基LED极具潜力的解决方案，正受到业界越来越多的关注和研究。垂直结构剥离了蓝宝石衬底，可直接在外延P型层上布置反射层，器件内部有源区随机射向非出光面的光直接通过反射层反射，通常的反射层为金属反射层或者电介质材料构成的布拉格分布反射层等，避免了由于器件内部有源区随机射向非出光面而造成光抽取效率的降低。但是，反射层通常蒸镀在光滑的ITO透明接触层之上，呈现为镜面反射，这对LED光提取效率的提高有很大的限制。
GaN基LED的光抽取效率受制于GaN与空气之间巨大的折射率差，根据斯涅耳定律，只有入射角在临界角(约23°)以内的光可以出射到空气中，而临界角以外的光只能在GaN内部来回反射，直至被自吸收。为了提高LED的出光效率，图形化衬底在LED的制备中被广泛采用。而垂直结构LED剥离衬底后暴露的N面N-GaN层表面化学性质活泼,易于与KOH或H3PO4发生反应形成微小的金字塔形貌，能显著增大器件内部光的出射几率，而粗化效果的不同对垂直芯片的出光也有显著影响。
因此与传统结构LED一样，垂直结构LED亦面临着如何提高光提取效率的问题。
鉴于以上所述，本发明的目的在于提供一种高亮度垂直LED芯片结构及其制备方法，以明显改善现有垂直芯片N-GaN表面粗化效果不佳的状况，大幅提升垂直芯片光提取效率。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种垂直LED芯片结构及其制备方法，用于解决现有技术中表面粗化效果不佳的问题。
为实现上述目的及其他相关目的，本发明提供一种垂直LED芯片结构的制备方法，所述制备方法包括：步骤1)，提供一生长衬底，于所述生长衬底上依次生长UID-GaN层、N-GaN层、多量子阱层以及P-GaN层；步骤2)，于所述P-GaN层表面形成反射P电极；步骤3)，提供一导电基底，并将该导电基底键合于所述反射P电极上；步骤4)，剥离所述生长衬底；步骤5)，去除所述UID-GaN层，并去除切割道区域的GaN，形成台面图形；步骤6)，采用KOH强碱溶液对所述N-GaN层进行第一次粗化，然后采用显影液弱碱溶液对所述N-GaN层进行第二次粗化，以于N-GaN层表面形成密集的金字塔形貌；以及步骤7)，于所述N-GaN层表面制作N电极。
作为本发明的垂直LED芯片结构的制备方法的一种优选方案，步骤2)制作反射P电极包括以下步骤：步骤2-1)，于所述P-GaN层表面制备欧姆接触的ITO层或Ni层；步骤2-2)，于所述ITO层或Ni层表面制作Ag反射镜；步骤2-3)，于所述Ag反射镜表面制作Au/Sn金属键合层。
作为本发明的垂直LED芯片结构的制备方法的一种优选方案，步骤3)所述的导电基底包括Si衬底、W/Cu衬底及Mo/Cu衬底中的一种。
作为本发明的垂直LED芯片结构的制备方法的一种优选方案，步骤4)采用激光剥离工艺剥离所述生长衬底。
作为本发明的垂直LED芯片结构的制备方法的一种优选方案，步骤5)中，采用ICP刻蚀法去除所述UID-GaN层，并采用ICP刻蚀法去除切割道区域的GaN，所述ICP刻蚀法采用的刻蚀气体包括Cl2及BCl3的一种或其混合气体。
作为本发明的垂直LED芯片结构的制备方法的一种优选方案，步骤6)包括：步骤6-1)，采用KOH强碱溶液对所述N-GaN层进行第一次粗化，于所述N-GaN层表面形成初始金字塔，各初始金字塔之间具有N-GaN平面；步骤6-2)，采用显影液弱碱溶液对所述N-GaN层进行第二次粗化，使所述初始金字塔的尺寸逐渐增大形成第一尺寸的金字塔，并于所述N-GaN平面腐蚀出第二尺寸的金字塔，所述第一尺寸的金字塔与第二尺寸的金字塔紧密排布，其中，所述第一尺寸大于所述第二尺寸。
作为本发明的垂直LED芯片结构的制备方法的一种优选方案，步骤6)所述的显影液弱碱溶液为AZ300MIF型显影液。
本发明还提供一种垂直LED芯片结构，包括：导电基底，依次层叠于所述导电基底之上的反射P电极、P-GaN层、多量子阱层、及N-GaN层，以及位于所述N-GaN层表面的N电极，所述N-GaN层表面形成有密集的金字塔形貌，所述金字塔形貌包括第一尺寸的金字塔以及与所述第一尺寸的金字塔紧密排布的第二尺寸的金字塔，其中，所述第一尺寸大于所述第二尺寸。
作为本发明的垂直LED芯片结构的一种优选方案，所述导电基底包括Si衬底、W/Cu衬底及Mo/Cu衬底中的一种。
作为本发明的垂直LED芯片结构的一种优选方案，所述反射P电极包括与P-GaN形成欧姆接触的ITO层或Ni层，位于所述ITO层或Ni层之上的Ag反射镜，以及位于所述Ag反射镜之上的Au/Sn键合层金属层。
如上所述，本发明的垂直LED芯片结构及其制备方法，具有以下有益效果：本发明首先采用KOH对N-GaN层进行一次粗化，然后采用显影液(低碱性溶液)进行二次粗化，使得一次粗化形成的疏松的小金字塔逐渐变大，且不利于出光的平面区域出现密集的小金字塔形貌，这种大包小包共存的粗化形貌可使垂直芯片亮度大幅提升。本发明通过一种二次粗化工艺，可以明显改善现有垂直芯片N-GaN表面粗化效果不佳的状况，大幅提升垂直芯片的光提取效率。本发明的结构及方法简单，在半导体照明领域具有广泛的应用前景。
附图说明
图1～图9显示为本发明的垂直LED芯片结构的制备方法各步骤所呈现的结构示意图，其中，图9显示为本发明的垂直LED芯片结构的结构示意图。
图10～图11显示为传统的通过KOH溶液一次粗化后的N-GaN层的扫描电镜图。
图12～图13显示为本发明的通过KOH溶液一次粗化后，再采用显影液进行二次粗化的N-GaN层的扫描电镜图。
元件标号说明
101 生长衬底
102 UID-GaN层
103 N-GaN层
104 多量子阱层
105 P-GaN层
106 反射P电极
107 导电基底
108 初始金字塔
109 第一尺寸的金字塔
110 第二尺寸的金字塔
111 N电极
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图13。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图13所示，本实施例提供一种垂直LED芯片结构的制备方法，所述制备方法包括以下步骤：
如图1～图2所示，首先进行步骤1)，提供一生长衬底101，于所述生长衬底101上依次生长UID-GaN层102、N-GaN层103、多量子阱层104以及P-GaN层105。
作为示例，所述生长衬底101为蓝宝石衬底。
具体地，采用化学气相沉积工艺依次于所述蓝宝石衬底表面制备所述UID-GaN层102、N-GaN层103、多量子阱层104以及P-GaN层105，所述UID-GaN层102作为所述N-GaN层103的缓冲层，可以大大提高GaN发光外延结构的生长质量，从而提高发光二极管的发光效率。
另外，在本实施例中，在制备前，还包括对所述蓝宝石衬底进行清洗的步骤，以去除其表面的杂质，如聚合物、灰尘等。
如图3所示，然后进行步骤2)，于所述P-GaN层105表面形成反射P电极106。
具体地，包括以下步骤：
步骤2-1)，于所述P-GaN层105表面制备欧姆接触的ITO层或Ni层。
在本实施例中，采用蒸镀工艺所述于所述P-GaN层105表面制备欧姆接触的ITO层，作为欧姆接触层。
步骤2-2)，于所述ITO层或Ni层表面制作Ag反射镜。
在本实施例中，采用蒸镀工艺于所述ITO层或Ni层表面制作Ag反射镜。当然，其他的反射金属也可能适用于本发明，并不限定于此处所列举的示例。
步骤2-3)，于所述Ag反射镜表面制作Au/Sn金属键合层。
在本实施例中，采用蒸镀工艺于所述Ag反射镜表面制作Au/Sn金属键合层。
如图4所示，接着进行步骤3)，提供一导电基底107，并将该导电基底107键合于所述反射P电极106上。
作为示例，所述导电基底107包括Si衬底、W/Cu衬底及Mo/Cu衬底中的一种。在本实施例中，所述导电基底107为W/Cu衬底，由于W/Cu衬底具有较高的导电及导热率，可以大大提高LED芯片的散热效率。
如图5所示，然后进行步骤4)，剥离所述生长衬底101。
在本实施例中，采用激光剥离工艺剥离所述生长衬底101。
如图6所示，接着进行步骤5)，去除所述UID-GaN层102，并去除切割道区域的GaN，形成台面图形。
在本实施例中，采用ICP刻蚀法去除所述UID-GaN层102，并采用ICP刻蚀法去除切割道区域的GaN，所述ICP刻蚀法采用的刻蚀气体包括Cl2及BCl3的一种或其混合气体。
如图7～图8所示，然后进行步骤6)，采用KOH强碱溶液对所述N-GaN层103进行第一次粗化，然后采用显影液弱碱溶液对所述N-GaN层103进行第二次粗化，以于N-GaN层103表面形成密集的金字塔形貌。
作为示例，步骤6)包括：
步骤6-1)，采用KOH强碱溶液对所述N-GaN层103进行第一次粗化，于所述N-GaN层103表面形成初始金字塔108，各初始金字塔108之间具有N-GaN平面。当然，其它的强碱溶液，如H3PO4等也同样适用，并不限于此处所列举的示例。
步骤6-2)，采用显影液弱碱溶液对所述N-GaN层103进行第二次粗化，使所述初始金字塔108的尺寸逐渐增大形成第一尺寸的金字塔109，并于所述N-GaN平面腐蚀出第二尺寸的金字塔110，所述第一尺寸的金字塔109与第二尺寸的金字塔110紧密排布，其中，所述第一尺寸大于所述第二尺寸。
作为示例，所述的显影液弱碱溶液为AZ300MIF型显影液。当然，其它种类的弱碱溶液也同样适用，并不限于此处所列举的示例。
如图9所示，最后进行步骤7)，于所述N-GaN层103表面制作N电极111。
作为示例，采用蒸镀法于所述GaN层表面制备N电极111，所述N电极111可以采用Ni/Au层，Al/Ti/Pt/Au层，或Cr/Pt/Au层。在本实施例中，所述N电极111为Ni/Au层。
如图9所示，本实施例还提供一种垂直LED芯片结构，包括：导电基底107，依次层叠于所述导电基底107之上的反射P电极106、P-GaN层105、多量子阱层104、及N-GaN层103，以及位于所述N-GaN层103表面的N电极111，所述N-GaN层103表面形成有密集的金字塔形貌，所述金字塔形貌包括第一尺寸的金字塔109以及与所述第一尺寸的金字塔109紧密排布的第二尺寸的金字塔110，其中，所述第一尺寸大于所述第二尺寸。
作为示例，所述导电基底107包括Si衬底、W/Cu衬底及Mo/Cu衬底中的一种。在本实施例中，所述导电基底107为W/Cu衬底。
作为示例，所述反射P电极106包括与P-GaN形成欧姆接触的ITO层或Ni层，位于所述ITO层或Ni层之上的Ag反射镜，以及位于所述Ag反射镜之上的Au/Sn键合层金属层。
作为示例，所述N电极111可以采用Ni/Au层，Al/Ti/Pt/Au层，或Cr/Pt/Au层。在本实施例中，所述N电极111为Ni/Au层。
图10～图11显示为传统的通过KOH溶液一次粗化后的N-GaN层的扫描电镜图。如图所示，KOH一次粗化效果，金字塔图形小而疏松，包与包之间有较多的平面结构，如上图所示的表面粗化形貌非常不利于出光。KOH强碱性溶液，工艺可控性较差，粗化效果的片间差异较大。
图12～图13显示为本发明的通过KOH溶液一次粗化后，再采用显影液进行二次粗化的N-GaN层的扫描电镜图。如图所示，基于KOH一次粗化效果，做显影液(低碱性溶液)的二次粗化，原先疏松的小金字塔逐渐变大，且不利于出光的平台区域出现密集的小金字塔形貌，这种大包小包共存的粗化形貌可使垂直芯片亮度大幅提升。
如上所述，本发明的垂直LED芯片结构及其制备方法，具有以下有益效果：本发明首先采用KOH对N-GaN层103进行一次粗化，然后采用显影液(低碱性溶液)进行二次粗化，使得一次粗化形成的疏松的小金字塔逐渐变大，且不利于出光的平面区域出现密集的小金字塔形貌，这种大包小包共存的粗化形貌可使垂直芯片亮度大幅提升。本发明通过一种二次粗化工艺，可以明显改善现有垂直芯片N-GaN表面粗化效果不佳的状况，大幅提升垂直芯片的光提取效率。本发明的结构及方法简单，在半导体照明领域具有广泛的应用前景。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种垂直LED芯片结构的制备方法，其特征在于，所述制备方法包括：
步骤1)，提供一生长衬底，于所述生长衬底上依次生长UID-GaN层、N-GaN层、多量子阱层以及P-GaN层；
步骤2)，于所述P-GaN层表面形成反射P电极；
步骤3)，提供一导电基底，并将该导电基底键合于所述反射P电极上；
步骤4)，剥离所述生长衬底；
步骤5)，去除所述UID-GaN层，并去除切割道区域的GaN，形成台面图形；
步骤6)，采用KOH强碱溶液对所述N-GaN层进行第一次粗化，然后采用显影液弱碱溶液对所述N-GaN层进行第二次粗化，以于N-GaN层表面形成密集的金字塔形貌；
步骤7)，于所述N-GaN层表面制作N电极；
其中，步骤6)包括：
步骤6-1)，采用KOH强碱溶液对所述N-GaN层进行第一次粗化，于所述N-GaN层表面形成初始金字塔，各初始金字塔之间具有N-GaN平面；
步骤6-2)，采用显影液弱碱溶液对所述N-GaN层进行第二次粗化，使所述初始金字塔的尺寸逐渐增大形成第一尺寸的金字塔，并于所述N-GaN平面腐蚀出第二尺寸的金字塔，所述第一尺寸的金字塔与第二尺寸的金字塔紧密排布，其中，所述第一尺寸大于所述第二尺寸。
2.根据权利要求1所述的垂直LED芯片结构的制备方法，其特征在于：步骤2)制作反射P电极包括以下步骤：
步骤2-1)，于所述P-GaN层表面制备欧姆接触的ITO层或Ni层；
步骤2-2)，于所述ITO层或Ni层表面制作Ag反射镜；
步骤2-3)，于所述Ag反射镜表面制作Au/Sn金属键合层。
3.根据权利要求1所述的垂直LED芯片结构的制备方法，其特征在于：步骤3)所述的导电基底包括Si衬底、W/Cu衬底及Mo/Cu衬底中的一种。
4.根据权利要求1所述的垂直LED芯片结构的制备方法，其特征在于：步骤4)采用激光剥离工艺剥离所述生长衬底。
5.根据权利要求1所述的垂直LED芯片结构的制备方法，其特征在于：步骤5)中，采用ICP刻蚀法去除所述UID-GaN层，并采用ICP刻蚀法去除切割道区域的GaN，所述ICP刻蚀法采用的刻蚀气体包括Cl2及BCl3的一种或其混合气体。
6.根据权利要求1所述的垂直LED芯片结构的制备方法，其特征在于：步骤6)所述的显影液弱碱溶液为AZ300MIF型显影液。
7.一种垂直LED芯片结构，其特征在于，包括：导电基底，依次层叠于所述导电基底之上的反射P电极、P-GaN层、多量子阱层、及N-GaN层，以及位于所述N-GaN层表面的N电极，所述N-GaN层表面形成有密集的金字塔形貌，所述金字塔形貌包括第一尺寸的金字塔以及与所述第一尺寸的金字塔紧密排布的第二尺寸的金字塔，其中，所述第一尺寸大于所述第二尺寸。
8.根据权利要求7所述的垂直LED芯片结构，其特征在于：所述导电基底包括Si衬底、W/Cu衬底及Mo/Cu衬底中的一种。
9.根据权利要求7所述的垂直LED芯片结构，其特征在于：所述反射P电极包括与P-GaN形成欧姆接触的ITO层或Ni层，位于所述ITO层或Ni层之上的Ag反射镜，以及位于所述Ag反射镜之上的Au/Sn键合层金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510955122.0A CN105428475B (zh) | 2015-12-17 | 2015-12-17 | 垂直led芯片结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510955122.0A CN105428475B (zh) | 2015-12-17 | 2015-12-17 | 垂直led芯片结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105428475A CN105428475A (zh) | 2016-03-23 |
| CN105428475B true CN105428475B (zh) | 2018-05-01 |
Family
ID=55506534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510955122.0A Expired - Fee Related CN105428475B (zh) | 2015-12-17 | 2015-12-17 | 垂直led芯片结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105428475B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114914310B (zh) * | 2021-02-07 | 2024-04-09 | 中移(苏州)软件技术有限公司 | 氮化镓器件及其制造方法、水下通信系统 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1224533A (zh) * | 1996-08-13 | 1999-07-28 | 西门子公司 | 一种光发射和/或接收的半导体本体的制作方法 |
| CN101876088A (zh) * | 2010-03-19 | 2010-11-03 | 常州亿晶光电科技有限公司 | 多晶硅片制绒方法 |
| CN102212885A (zh) * | 2011-04-27 | 2011-10-12 | 江阴浚鑫科技有限公司 | 多晶硅太阳能电池片的制绒方法 |
| CN105047777A (zh) * | 2015-08-26 | 2015-11-11 | 映瑞光电科技(上海)有限公司 | 具有粗化侧壁的led垂直芯片结构及制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8859305B2 (en) * | 2010-02-10 | 2014-10-14 | Macron Technology, Inc. | Light emitting diodes and associated methods of manufacturing |
| JP4886869B2 (ja) * | 2010-03-03 | 2012-02-29 | 株式会社東芝 | 半導体発光素子およびその製造方法 |
| TWI422068B (zh) * | 2011-02-18 | 2014-01-01 | Univ Nat Cheng Kung | 粗化方法及具粗化表面之發光二極體製備方法 |
| US8994033B2 (en) * | 2013-07-09 | 2015-03-31 | Soraa, Inc. | Contacts for an n-type gallium and nitrogen substrate for optical devices |
-
2015
- 2015-12-17 CN CN201510955122.0A patent/CN105428475B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1224533A (zh) * | 1996-08-13 | 1999-07-28 | 西门子公司 | 一种光发射和/或接收的半导体本体的制作方法 |
| CN101876088A (zh) * | 2010-03-19 | 2010-11-03 | 常州亿晶光电科技有限公司 | 多晶硅片制绒方法 |
| CN102212885A (zh) * | 2011-04-27 | 2011-10-12 | 江阴浚鑫科技有限公司 | 多晶硅太阳能电池片的制绒方法 |
| CN105047777A (zh) * | 2015-08-26 | 2015-11-11 | 映瑞光电科技(上海)有限公司 | 具有粗化侧壁的led垂直芯片结构及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105428475A (zh) | 2016-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100568555C (zh) | 粗化电极用于高亮度正装led芯片和垂直led芯片 | |
| CN101702419B (zh) | 一种GaN基LED芯片结构中p-GaN层或ITO层的表面粗化方法 | |
| US7285431B2 (en) | Method for manufacturing a GaN based LED of a black hole structure | |
| CN105720140A (zh) | GaN基LED垂直芯片结构及制备方法 | |
| CN101599523A (zh) | 采用导电聚合物转移的垂直结构led芯片及其制造方法 | |
| CN105185883A (zh) | 侧壁粗化的AlGaInP基LED及其制造方法 | |
| CN106711291B (zh) | 一种led垂直芯片结构及其制作方法 | |
| TW200905908A (en) | Semiconductor light-emitting element and process for making the same | |
| Lee et al. | Enhanced Performance of GaN-Based Vertical Light-Emitting Diodes with Circular Protrusions Surmounted by Hexagonal Cones and Indium–Zinc Oxide Current Spreading Layer | |
| CN105742450B (zh) | 可照射出特定平面几何图形光斑led芯片的制备方法及结构 | |
| WO2015003564A1 (zh) | 一种氮化镓基发光二极管及其制作方法 | |
| CN105514230B (zh) | GaN基LED垂直芯片结构及其制备方法 | |
| CN102956766A (zh) | 发光二极管装置的制造方法及发光半导体结构 | |
| CN104218134B (zh) | 一种具有特殊粗化形貌的led垂直芯片结构及其制备方法 | |
| CN105047777A (zh) | 具有粗化侧壁的led垂直芯片结构及制备方法 | |
| Huang et al. | Improved light extraction of nitride-based flip-chip light-emitting diodes via sapphire shaping and texturing | |
| CN112018223A (zh) | 粘合层转印的薄膜倒装结构Micro-LED芯片及其制备方法 | |
| CN103700735A (zh) | 一种发光二极管及其制造方法 | |
| Lee et al. | Enhancement of InGaN-based vertical LED with concavely patterned surface using patterned sapphire substrate | |
| CN102263173A (zh) | 发光二极管及其制造方法 | |
| CN102270714B (zh) | 发光二极管芯片的制备方法 | |
| CN111599910A (zh) | 一种垂直结构led芯片及其制备方法 | |
| CN103137795B (zh) | 一种GaN基发光二极管芯片晶胞的制备方法 | |
| CN101789479A (zh) | 透明电极发光二极管及其制作方法 | |
| CN105428475B (zh) | 垂直led芯片结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180501 |