低功率液晶显示器驱动器
本发明总的涉及集成电路,尤其涉及使电路的功耗和尺寸基本减小的改进的液晶显示器(LCD)列驱动器电路。
液晶显示器由介于垂直偏光片(polarizer)层和水平偏光片层之间的液晶层、以及垂直栅丝(grid wire)层和水平栅丝层组成。有源矩阵LCD板在每一(x,y)栅格(grid)点处,有一个位于内部的薄膜晶体管。每一晶体管用来在LCD栅格点上建立模拟电压。每一栅格点处的电容用作像素(cell)状态的存储单元,并且可以在由晶体管变更或更新前将像素保持在该状态下。这就是说,存储模拟电压的像素电容能够使像素在所有时间内均保持其原有状态,从而比必须工作在低于100%的占空比的情况下的亮度更亮。也可以对晶体染色,使之成彩色。水平栅丝有行驱动电路顺序驱动,并且与一行中所有晶体管的控制栅极连接,使该行中的每一像素同时用新的模拟电压(亮度)更新。这些模拟电压是通过垂直栅丝由列驱动器的幅度提供的。
与阴极射线管(CRT)显示器相比,LCD的优点是低成本、低重量、小尺寸和低功率。LCD的这些特点使得它们可以被用于便携式计算机,和小型电视机,具有连续色调的图象。然而,为了产生各种颜色的灰度色调(即变化的亮度),现有的LCD驱动器电路的功耗相当大。这可能是电池操作设备(如便携式计算机)中的主要缺点。
参照图1,图中示出的是典型的LCD列驱动器电路和有源矩阵LCD的方框图。LCD驱动器电路接收在输入端100处串行的数字图象数据。每一组(例如)六个(或更多的)串行图象数据位含有位于LCD板上的一个点阵像素(或象素)的一种颜色的亮度信息。数据首先经串行到并行转换。这是通过将数据串行地馈送到移位寄存器102中来完成的,一旦移位寄存器102被填满以后,以并行方式将数据装入到锁存器104中。随后,将每一数据(例如6位)象素的每一种颜色施加到数-模转换器(DAC)106。为了描述的目的,假设DAC 106是6-位DAC,模拟输出电压具有从0.1伏到6.4伏的64个电平,分辨率是0.1伏。每一DAC106的模拟输出驱动有源矩阵LCD板108内的一列象素。每一颜色的每一象素包括薄膜晶体管110,其漏端与一列显示器相连,而栅端与一行显示器相连。晶体管110的源极与存储相关晶体的象素值的存储电容112相连。存储电容器可以是显示器自身的电容。
典型的LCD板可以包括例如512个跨越一行的象素。对于一个彩色显示器,每一象素包括3个显示元件和晶体管,一个用于红色,一个用于绿色,一个用于蓝色。所以,显示器每一行中总共有1536个显示元件,每一元件受其自身的DAC106驱动。需要1536个显示元件的DAC106可以被例如分成8个独立的集成电路芯片,每一芯片具有192个DAC106。已知大量的DAC,每一DAC106的尺寸和功耗就成为确定的。
图2和图3绘出了一例典型的现有技术的6位DAC106的结构。变压器200以交变方式接收其初级线圈两个输入端处的输入电压,例如±5伏。变压器200的圈数比被设计成在次级线圈的8个抽头处相等地分成8个0.8伏的增量。这些近似的模拟参考信号被提供到几个多重DAC芯片。每一多重DAC芯片包括一个全程变阻器链(global resistor divider chain),它包括连接在每一对抽头之间的8个等值电阻器(202i),用于总数为64个变阻器202i。所以,来自次级线圈的每一对抽头之间的0.8伏进一步由变阻器链202被分成8个0.1伏的间隔。来自全程变阻器链202的64个精细模拟参考电压输出由芯片(上述例子中芯片包括192个DAC106)上各个DAC106共享。每一DAC106包括由8个开关组成的8个开关组,每一个选择要连接到DAC的输出端的64个模拟参考电压。开关组204i中的开关由响应于数字象素数据的译码器206i控制。
如图3所示,每一开关组由8个开关300组成。每一开关300受译码器206i中的六输入端的NAND(“与非”)门302的控制。与非门302从锁存器104(图1)接收六位象素数据。因此,六象素数据选择要提供到有源矩阵LCD板中的薄膜晶体管的漏极、范围在从0.1到6.4内、以0.1为增量的模拟电压的64个离散电平中的一个电平。
现有技术的电路有几个缺点。首先,按照现有技术的结构,全程变阻器链202的每一电压输入必须能够驱动与尽可能多达192个LCD列相关的大容量的负载。还要求受DAC芯片驱动的所有位同时在有路径上从0.1伏切换到6.0伏。为了以一个可接受的速率下来完成,变阻器202-8上的6.0伏抽头必须呈现很低的阻抗。这限制了全程变阻器链202中使用的电阻器的最大尺寸。采用变阻器202中相对较小的尺寸导致每一多重DAC芯片的较大的电流损耗。已知LCD驱动器系统中所需的大量的DAC106,变阻器消耗的总电流可以叠加到一定的量。因为即使202-8驱动器中只有一个例如6.0伏抽头驱动所有的DAC输出,但所有8个变阻器202-1、202-2、…、202-8都消耗功率,所以这样的设计很浪费。另外,现有技术的译码方案需要大量的加到电路区域上的门(例如,64个6-输入译码器门)。
所以,要求LCD列驱动器电路消耗较低的功率、占据较小的面积。
本发明提供了一种基本上减小功耗和电路面积的数-模(DAC)电路。本发明的DAC尤其适合于用在液晶显示器驱动器电路中。更广泛地讲,DAC包括在合适的相邻粗模拟参考信号对之间切换其自己的变阻器链的电路,并选择合适的变阻器链以产生所需的细模拟输出信号。根据数字输入的最有效位,本发明的DAC选择相邻粗模拟参考信号对,并在选择的信号对之间切换其变阻器。随后,数字输入的最小有效位沿要切换到DAC输出的变阻器选择特定的抽头。
另外,按照本发明的DAC的高效率结构使得LCD驱动器系统中多重DAC芯片内部的每一DAC具有自己的阻性分压链(resistive voltage divider),它是用小MOS晶体管制成的。这就使功耗和面积大大减小。
在本发明的一个实施例中,DAC中的变阻器和开关是用MOS晶体管组成的,以改进DAC的跟踪和精度。在一较佳实施例中,用作阻抗元件的开关与变阻器链的阻抗元件组合,形成整个分压器链。
因此,在一个实施例中,本发明提供了一种液晶驱动电路,它包括多个数-模转换器,其中,每一数-模转换器具有专用的变阻器链。每一数-模转换器还包括多个接收相应多个模拟参考信号的多个输入抽头、变阻器、多个与变阻器和输入抽头耦连的开关,以及接收数字输入并响应于此控制多个开关而将变阻器耦连在选择的相邻输入抽头对之间的译码器。在一个较佳实施例中,变阻器和多个开关包含MOS晶体管。在一个较佳实施例,MOS变阻器包括MOS开关。
然而,在另一种实施例中,本发明提供了一种数-模转换器(DAC),包括变阻器,它包含MOS晶体管,与变阻器耦合的多个开关和与多个开关耦合的译码器。按照较佳实施例的DAC中的变阻器包括选择的多个开关。
在参照下文中的详细描述和附图以后,读者将会更好地理解本发明的LCD驱动器和数-模转换器的本质和优点。
图1是液晶显示器的典型的列驱动器电路的方框图;
图2描绘的是LCD驱动器电路中采用的典型现有技术的数-模转换器(DAC)。
图3描绘的是图2所示DAC中使用的典型现有技术变阻器链。
图4是按照本发明的LCD驱动器电路中使用的DAC的简化实施例。
图5是按照本发明的较佳实施例的6-位DAC的典型结构。
图6A、6B和6C绘出的是响应于典型数字输入数据由图5所示电路产生的简化的变阻器电路。
参照图4,图中示出的是按照本发明的在LCD驱动器电路中使用的模-数转换器(DAC)400的简化实施例。正如图2所示的DAC结构那样,变压器200在n个抽头上提供模拟参考信号AR1到ARn。然而,采用的不是每一相邻抽头对之间的变阻器链(图2中的202)来形成具有许多电阻的长变阻器,DAC400采用新型的开关和阻性元件的组合,使得单个的变阻器402有选择地在各对相邻抽头对之间切换。
按照本发明的较佳实施例的变阻器链402包括串联连接在节点N1和节点N2之间的阻抗元件402-1、402-2、…、402(n-2)。第一组阻性开关404转换地将节点N2与各个模拟参考抽头相连,而第二组阻性开关406转换地有选择地将节点N1与各个模拟参考抽头相连。所以,通过有选择地打开第一开关组404的一个开关和第二组开关406中的一个开关,变阻器链402将选择的相邻主模拟参考信号抽头对AR1、AR2到ARn与地相连。
变阻器链402的内部节点NP2,…NP(n-2)和节点N1和N2提供更细(例如0.1伏增量)的模拟信号。这些内部节点N1,NP2,…,NP(n-2)和N2转换地通过第三开关组408和输出节点OUT相连。正如下文中将要讨论的那样按照本发明的DAC400中的开关404和406还用作阻性元件,形成整个分压器链的一部分。各个开关组中的所有开关受译码器410的控制。译码器410接收到DAC的数字输入数据,对数据进行译码,并控制开关而在输出端OUT处产生要求的模拟信号。
下面将参照图5中所示的典型实施例详细描述本发明的电路的运行。参照图5,图5中示出按照本发明较佳实施例实现的典型的6-位DAC500。相同的标号原来标识图4和图5中相同的电路块。在图5所示的典型电路结构中,DAC500是一个将6-位数字数据(A0,A1,A2,A3,A4和A5)转换成以0.1伏为增量的从0.1伏到6.4伏分64个模拟电平中的一个。应当理解的是,这些特定的构件仅用作描述性的,任何尺寸的DAC可以受益于本发明的技术。
为了改进DAC的精度,本发明最好采用CMOS传输门,来实现各个开关组中的元件和变阻器链402中的阻性元件。因此,开关404i、406i和408i中的每一个由连接的NMOS和PMOS晶体管对组成,形成所示的传输门。每一开关中NMOS和PMOS晶体管的栅极端接收由译码器410提供的互补信号。类似地,变阻器链402中的每一阻性元件402-i由连接的NMOS和PMOS晶体管对组成,形成CMOS传输门。6个传输门402中,5个(402-2到402-6)总是打开的,而一个(402-1)是可以开关的。所以,每一传输门402-2到402-6中NMOS和PMOS的栅极端分别与正电压(约6.4伏的电源Vcc)和地相连。可开关的传输门402-1沿变阻器链402提供选择的断路。
在图5所示的典型实施例中,译码器410包括15个三输入端与非门412和一个二输入端与非门414,它们在它们的输入端处接收真实(true)的和补充的6位数字输入数据的各种组合。各种与非门的输出与所示出的那样控制开关。
选择开关408的大小,以使开启阻抗为最小,以减小驱动输出中的时间常数。开关404、406和402-1中NMOS晶体管的大小相互相等,并等于传输门402-2到402-6中NMOS晶体管的大小。类似地,所有这些元件中的PMOS晶体管的尺寸是相等的。参与分压功能的阻性元件的阻性值在速度和功率之间综合考虑。
如上所述,本发明的特征是使CMOS传输门执行开关功能和阻性分压功能。通过描述几个特定的转换例子,组合的开关和阻性功能是很明显的。在第一个例子中,假设DAC500在其6个输入端A5、A4、A3、A2、A1和A0处接收数据111111。该数字输入与6.4伏的模拟值对应。在A3、A4和A5都接收逻辑“1”信号情况下,与非门412-1打开传输门404-8和406-8,分别将节点N2和N1与模拟参考信号6.4伏和5.6伏连接。通过在输入端接收A1=“1”和A2=“1”的与非门414还打开传输门408-7。然而,传输门402-1由与非门412-9关闭,使节点N1和N2之间的阻性路径断开。图6A中以简化的形式示出产生的变阻器链。因为传输门402-1是关闭的,变阻器链402不会抽取任何电流,并且模拟信号6.4伏被直接提供到输出端OUT。
接着,将与模拟信号6.3伏对应的数字数据111110视作输入。与非门412-1仍然打开传输门404-8和406-8,与非门414打开传输门408-7。然而这时,与非门412-9打开开关402-1,在节点N1和N2之间产生电流路径。图6B中示出合成的等效变阻器链的简化图。如图6B所示,响应于数字输入数据111110,8个传导传输门(包括开关404-8和406-8)中的每一个具有开启阻抗R,它们连接在6.4伏和5.6伏之间。信号6.4伏减去0.8(6.4-5.6)伏的八分之一伏,即,6.4-0.1=6.3伏出现在节点N2处,因此也出现在输出端OUT处。注意在本例和前面的例子中(输入111111)输出出现在节点N2处。然而,在111111的情况下,N2处在抽头电压6.4伏处,而在111110的情况下,N2处在6.4-0.1=6.3伏。
最后,将与模拟信号5.4伏对应的数字数据110101视为输入。由于A5=“1”、A4=“1”、A3=“0”,与非门412-2使阻性传输门404-7和406-7打开,使节点N2和N1分别和5.6伏和4.8伏相连。由于A0=“1”、A1=“0”以及A2=“1”,与非门414使传输门408-7关闭,与非门412-9使传输门402-1打开,而与非门412-15使传输门408-6打开。图6C中以简化的形式示出合成的等效变阻器链。因此,节点N3处并且因此也是输出端OUT处的电压(与图5中的节点NP6对应)等于5.6伏减去2×[(5.6-4.8)/8]=0.2伏,或5.4伏。
在按照本发明的DAC结构的各个优点中,功耗的减小很明显。不管数字输入数据如何,与每一对参考信号间的变阻器耗散电流的现有技术结构不同的是,在本发明的DAC中,电流是由仅由一对相邻的模拟参考信号间的多个的变阻器来耗散的。由于本发明的每一DAC驱动单个的输出,图5中所示典型实施例的变阻器链的每一阻性元件可以具有是图2所示现有技术的DAC阻性元件的192倍的阻抗。在描述的典型实施例中,由于抽头之间的每一有源变阻器介于以0.8伏为间距而不是以6.4伏为间距的抽头之间本发明的技术使功耗减小8倍。
另外,当用在LCD驱动器系统中,本发明的DAC去掉了输出由例如多重DAC芯片中的192个DAC共享的全程阻性分压器。如图4所示的DAC400用最小电路在每一对粗模拟参考信号间提供细(0.1伏)模拟参考信号。该电路因此可以为每一输出(即LCD板的每一列)重复,而同时减小电路面积。图2和图3所示的现有技术的例子对64个模拟电平中的每一个需要一个6-输入与非门(12晶体管)、反相器(2晶体管),以及一个传输门(2晶体管)。这在现有技术的结构中的每一DAC加入了有效16×64=1024晶体管。而在图5所示本发明典型实施例的每一DAC中仅需要184个晶体管。
本发明进一步的优点是从CMOS传输门的使用中产生固有精度来实现电阻跟踪温度和过程变化的阻性元件和开关。CMOS传输门的工作使得在所有时刻,或者晶体管(NMOS和PMOS)都导通,或者都不导通。PMOS晶体管被设计成比NMOS晶体管有更大的宽度/长度比,以补偿NMOS晶体管固有的更高的增益。即,二者被设计成具有约相同的互导。当每一传输门在低(源极和漏极)电压下工作时,NMOS晶体管处在低阻值,PMOS晶体管处在高阻值或断开。在高模拟电压下,NMOS晶体管处在高阻值或关断,而PMOS晶体管处在低阻值。在中间电压下,二晶体管具有中间阻值。因此,并联的NMOS和PMOS晶体管对合理地提供相等的随源极电压和漏极电压而变的电阻。由于电阻值随电压而变,电压误差远低于0.1伏(6-位DAC分辨率),因此是可以忽略的。
最后,本发明提供了一种大体减小面积(因此也是成本)和功耗的数-模转换器(DAC)电路。本发明的DAC特别适用于需要大量DAC的LCD驱动器系统中。DAC包括在选择的相邻粗模拟参考信号对之间切换单个变阻器以产生要求的细模拟输出信号的电路。因此,在选择的相邻粗模拟参考信号对之间仅连接单个的变阻器,本发明大体减小了功耗和电路尺寸。另外,按照本发明较佳实施例的DAC中的变阻器和开关是由MOS晶体管组成的,以改进DAC的跟踪和精度。通过上文中本发明较佳实施例的完整描述,还可以采用各种变更、修改和等效。所以,本发明的保护范围不局限于上述实施例的描述,本发明的保护范围因以本发明的权利要求书来确定。