CN107342042A - 数模转换电路、方法和显示装置 - Google Patents

数模转换电路、方法和显示装置 Download PDF

Info

Publication number
CN107342042A
CN107342042A CN201710538641.6A CN201710538641A CN107342042A CN 107342042 A CN107342042 A CN 107342042A CN 201710538641 A CN201710538641 A CN 201710538641A CN 107342042 A CN107342042 A CN 107342042A
Authority
CN
China
Prior art keywords
voltage
input
terminal
reference voltage
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710538641.6A
Other languages
English (en)
Other versions
CN107342042B (zh
Inventor
王糖祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710538641.6A priority Critical patent/CN107342042B/zh
Publication of CN107342042A publication Critical patent/CN107342042A/zh
Application granted granted Critical
Publication of CN107342042B publication Critical patent/CN107342042B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供一种数模转换电路、方法和显示装置。所述数模转换电路，用于对m+n位二进制数字信号进行数模转换，m和n都为大于1的整数；所述数模转换电路包括第一数模转换单元和第二数模转换单元；所述第一数模转换单元包括参考电压输出模块、输入电压控制模块、第一电压选择模块和电压存储模块；所述第二数模转换单元用于根据第一数目转换单元输出的第一电压和第二电压，生成与所述m+n位二进制数字信号对应的模拟电压信号。本发明可以在保证精度的基础上，优化数模转换电路的结构，节省芯片空间和成本。

Description

数模转换电路、方法和显示装置
技术领域
本发明涉及数模转换技术领域，尤其涉及一种数模转换电路、方法和显示装置。
背景技术
近年来AMOLED(Active-matrix organic light emitting diode，有源矩阵有机发光二极管)越来越多应用于电视、平板等设备，原因在于和其它显示技术相比，它具有超轻薄，宽视觉，低功耗，响应快，色彩逼真等特点。同时随着高清电视技术的发展，对视屏处理器中的DAC(Digital to analog converter，数模转换器)性能要求也越来越高，通常要求10bit(比特)以上。而对于一般大尺寸AMOLED source driver(源极驱动器)，每一个列驱动电路存在数百甚至上千个DAC，因此DAC的面积对整个驱动芯片的面积有很大的影响，DAC所占整个芯片面积通常高达在60％-70％,因此在保证精度基础上，优化DAC结构，减少开关面积，是目前的一大挑战。
发明内容
本发明的主要目的在于提供一种数模转换电路、方法和显示装置，解决现有技术中对m+n位二进制数字信号进行数模转换的数模转换电路需要采用的开关管的数目和电阻的数目多，从而不能减小芯片的面积，不能在保证精度的基础上，优化数模转换电路的结构，节省芯片空间和成本的问题。
为了达到上述目的，本发明提供了一种数模转换电路，用于对m+n位二进制数字信号进行数模转换，m和n都为大于1的整数；所述数模转换电路包括第一数模转换单元和第二数模转换单元；
所述第一数模转换单元包括参考电压输出模块、输入电压控制模块、第一电压选择模块和电压存储模块；所述第一电压选择模块包括2m个输入电压端；
所述参考电压输出模块用于分别通过2m+1个参考电压输出端输出2m+1个电压值依次增大的参考电压；
所述输入电压控制模块分别与输入电压控制端、所述2m+1个参考电压输出端和所述2m个输入电压端连接，用于在所述输入电压控制端的控制下，在每一输入周期包括的第一时间段控制由第一参考电压输出端至第2m个参考电压输出端分别输入相应的参考电压至所述2m个输入电压端，在每一输入周期包括的第二时间段控制由第二参考电压输出端至第2m+1个参考电压输出端分别输入相应的参考电压至所述2m个输入电压端；
所述第一电压选择模块包括选择电压输出端；
所述第一电压选择模块用于选择并通过所述选择电压输出端输出由第M个输入电压端接入的参考电压至所述电压存储模块；M等于所述m+n位二进制数字信号中的高m位数字对应的十进制数；
所述电压存储模块与电压存储控制端连接，用于在所述电压存储控制端的控制下存储并输出所述第一电压选择模块在所述第一时间段输出的第一电压以及所述第一电压选择模块在所述第二时间段输出的第二电压；所述第一电压小于所述第二电压；
所述电压存储模块包括用于输出所述第一电压的第一电压输出端和用于输出第二电压的第二电压输出端；
所述第二数模转换单元用于根据所述第一电压和所述第二电压，生成与所述m+n位二进制数字信号对应的模拟电压信号。
实施时，所述第二数模转换单元包括n个第二电压选择模块和加权求和模块；
第N个第二电压选择模块用于根据所述m+n位二进制数字信号的低n位数字中的由高至低第N位数字，选择并输出所述第一电压或所述第二电压；N小于或等于n；N为正整数；
所述加权求和模块用于根据所述第一电压以及每一所述第二电压选择模块输出的电压，生成与所述m+n位二进制数字信号对应的模拟电压信号。
实施时，第N个第二电压选择模块包括第N传输门；
所述第N传输门的第一输入端与所述电压存储模块的第一电压输出端连接，所述第N传输门的第二输入端与所述电压存储模块的第二电压输出端连接，所述第N传输门的控制端接入所述m+n位二进制数字信号的低n位数字中的由高至低第N位数字；所述第N传输门的输出端与所述加权求和模块连接。
实施时，所述加权求和模块包括运算放大器；
所述运算放大器包括n+1个同相输入端、反相输入端和运算放大输出端；
所述反相输入端与所述运算放大输出端连接；
所述运算放大器的包括的第N同相输入端与第N传输门的输出端连接；
所述运算放大器包括的第n+1同相输入端与所述电压存储模块的第一电压输出端连接。
实施时，所述参考电压输出模块包括电阻串；所述电阻串的第一端与第一电源电压输入端连接，所述电阻串的第二端与第二电源电压输入端连接；所述第一电源电压输入的第一电源电压小于所述第二电源电压输入的第二电源电压；
所述电阻串包括相互串联的2m个分压电阻；
所述第一电源电压输入端与所述参考电压输出模块包括的第一参考电压输出端连接，所述第二电源电压输入端与所述参考电压输出模块包括的第2m+1个参考电压输出端连接；
第A个分压电阻与第A+1个分压电阻之间的连接线与所述参考电压输出模块包括的第A+1个参考电压输出端连接；
A+1小于或等于2m；A为正整数。
实施时，所述输入电压控制端包括第一时钟信号输入端和第二时钟信号输入端；
所述输入电压控制模块包括2m个输入控制子模块；
第B输入控制子模块包括第一输入控制开关和第二输入控制开关；
所述第一输入控制开关的控制端与所述第一时钟信号输入端连接；所述第二输入控制开关的控制端与所述第二时钟信号输入端连接；
所述第一输入控制开关的第一端与所述参考电压输出模块包括的第B个参考电压输出端连接，所述第二输入控制开关的第一端与所述参考电压输出模块包括的第B+1个参考电压输出端连接；
所述第一输入控制开关的第二端与所述第二输入控制开关的第二端都与第B个输入电压端连接；B为小于或等于2m的正整数。
实施时，所述电压存储模块包括第一时钟信号输入端和第二时钟信号输入端；所述电压存储模块包括第一存储控制开关、第二存储控制开关、第一电容子模块和第二电容子模块；
所述第一存储控制开关的第一端和所述第二存储控制开关的第一端都与所述选择电压输出端连接；
所述第一存储控制开关的控制端与所述第一时钟信号输入端连接；所述第二存储控制开关的控制端与所述第二时钟信号输入端连接；所述第一存储控制开关的第二端与所述第一电压输出端连接；
所述第二存储控制开关的第二端与所述第二电压输出端连接；
所述第一电容子模块的第一端与所述第一电压输出端连接，所述第二电容子模块的第一端与所述第二电压输出端连接；所述第一电容子模块的第二端和所述第二电容子模块的第二端都接地。
本发明还提供了一种数模转换方法，应用于上述的数模转换电路，所述数模转换方法包括：
参考电压输出模块分别通过2m+1个参考电压输出端输出2m+1个电压值依次增大的参考电压；
在输入电压控制端的控制下，输入电压控制模块在每一输入周期包括的第一时间段控制由第一参考电压输出端至第2m个参考电压输出端分别输入相应的参考电压至所述2m个输入电压端，在每一输入周期包括的第二时间段控制由第二参考电压输出端至第2m+1个参考电压输出端分别输入相应的参考电压至所述2m个输入电压端；
所述第一电压选择模块选择并通过所述选择电压输出端输出由第M个输入电压端接入的参考电压至所述电压存储模块；M等于与m+n位二进制数字信号的高m位数字对应的十进制数；m和n都为正整数；
电压存储模块存储并输出所述第一电压选择模块在所述第一时间段输出的第一电压以及所述第一电压选择模块在所述第二时间段输出的第二电压；所述第一电压小于所述第二电压；
第二数模转换单元根据所述第一电压和所述第二电压，生成与所述m+n位二进制数字信号对应的模拟电压信号。
实施时，当所述输入电压控制端包括第一时钟信号输入端和第二时钟信号输入端时，所述在输入电压控制端的控制下，输入电压控制模块在每一输入周期包括的第一时间段控制由第一参考电压输出端至第2m个参考电压输出端分别输入相应的参考电压至所述2m个输入电压端，在每一输入周期包括的第二时间段控制由第二参考电压输出端至第2m+1个参考电压输出端分别输入相应的参考电压至所述2m个输入电压端步骤包括：
在所述第一时间段，在所述第一时钟信号输入端的控制下，输入电压控制模块控制由第一参考电压输出端至第2m个参考电压输出端分别输入相应的参考电压至所述2m个输入电压端；
在所述第二时间段，在所述第二时钟信号输入端的控制下输入电压控制模块控制由第二参考电压输出端至第2m+1个参考电压输出端分别输入相应的参考电压至所述2m个输入电压端；
由所述第一时钟信号输入端输入的第一时钟信号和由所述第二时钟信号输入端输入的第二时钟信号同频反相。
本发明还提供了一种显示装置，包括上述的数模转换电路。
与现有技术相比，本发明所述的数模转换电路、方法和显示装置，需采用的电阻数目和开关管的数目远远小于传统的数模转换电路采用的电阻的数目和开关管的数目，可以在保证精度的基础上，优化数模转换电路的结构，节省芯片空间和成本。
附图说明
图1是本发明实施例所述的数模转换电路的结构图；
图2是本发明实施例所述的数模转换电路包括的第二数模转换单元的一具体实施例的结构图；
图3是本发明实施例所述的数模转换电路包括的第二数模转换单元的另一具体实施例的结构图；
图4是本发明实施例所述的数模转换电路包括的参考电压输出模块的一具体实施例的电路图；
图5是本发明实施例所述的数模转换电路包括的输入控制模块中的第B输入控制子模块的一具体实施例的电路图；
图6是本发明实施例所述的数模转换电路包括的输入控制模块中的第一电压选择模块的一具体实施例的电路图；
图7是本发明实施例所述的数模转换电路包括的输入控制模块中的电压存储模块的一具体实施例的电路图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除栅极之外的两极，将其中一极称为第一极，另一极称为第二极。在实际操作时，所述第一极可以为漏极，所述第二极可以为源极；或者，所述第一极可以为源极，所述第二极可以为漏极。
本发明实施例所述的数模转换电路，用于对m+n位二进制数字信号进行数模转换，m和n都为大于1的整数；
如图1所示，所述数模转换电路包括第一数模转换单元11和第二数模转换单元12；
所述第一数模转换单元11包括参考电压输出模块111、输入电压控制模块112、第一电压选择模块113和电压存储模块114；
所述第一电压选择模块113包括2m个输入电压端；
所述参考电压输出模块111用于分别通过2m+1个参考电压输出端输出2m+1个电压值依次增大的参考电压；
所述输入电压控制模块112分别与输入电压控制端Ctrl1、所述参考电压输出模块111包括的2m+1个参考电压输出端和第一电压选择模块113包括的2m个输入电压端连接，用于在所述输入电压控制端Ctrl1的控制下，在每一输入周期包括的第一时间段控制由第一参考电压输出端V0至第2m个参考电压输出端V2m-1分别输入相应的参考电压至所述2m个输入电压端，在每一输入周期包括的第二时间段控制由第二参考电压输出端V1至第2m+1个参考电压输出端V2m分别输入相应的参考电压至所述2m个输入电压端；
所述第一电压选择模块113包括选择电压输出端Vout；
所述第一电压选择模块113用于选择并通过所述选择电压输出端Vout输出由第M个输入电压端接入的参考电压至所述电压存储模块114；M等于所述m+n位二进制数字信号中的高m位数字对应的十进制数；
所述电压存储模块114与电压存储控制端Ctrl2连接，用于在所述电压存储控制端Ctrl2的控制下存储并输出所述第一电压选择模块113在所述第一时间段输出的第一电压VL以及所述第一电压选择模块113在所述第二时间段输出的第二电压VH；所述一电压VL小于所述第二电压VH；
所述电压存储模块114包括用于输出所述第一电压VL的第一电压输出端和用于输出第二电压VH的第二电压输出端；
所述第二数模转换单元12用于根据所述第一电压VL和所述第二电压VH，生成与所述m+n位二进制数字信号对应的模拟电压信号。
在实际操作时，Ctrl1和Ctrl2可以相同，Ctrl1和Ctrl2也可以不同，根据实际情况而定。
在图1所示的实施例中，标号为V2的为第三参考电压输出端，标号为V2m-1的为第第2m个输入电压端，标号为V2m的为第第2m+1个输入电压端。
本发明实施例所述的将对m+n位二进制数字信号进行数模转换的数模转换电路包括第一数模转换单元和第二数模转换单元，所述第一数模转换单元包括参考电压输出模块、输入电压控制模块、第一电压选择模块和电压存储模块，其中参考电压输出模块包括由2m个相互串联的电阻组成的电阻串，所述输入电压控制模块包括2×2m个(当m＝7时，即256个)开关管，所述第一电压选择模块包括2×(2m-1)个开关管(当m等于7时，所述第一电压选择模块包括254个开关管)；所述电压存储模块包括2个开关管，所述第二数模转换单元包括运算放大器，也即本发明实施例所述的数模转换电路需采用的电阻数目和开关管的数目远远小于传统的数模转换电路采用的电阻的数目和开关管的数目，可以在保证精度的基础上，优化DAC(数模转换电路)结构，节省芯片空间和成本。
本发明实施例所述的数模转换电路用于对m+n位二进制数字信号进行数模转换，本发明实施例所述的数模转换电路采用第一数模转换单元11来进行高m位二进制数字信号的数模转换，采用第二数模转换单元12根据所述第一数模转换单元11输出的第一电压VL和第二电压VH，生成与所述m+n位二进制数字信号对应的模拟电压信号，其中，所述第一数模转换单元11采用的电阻的数目远远少于现有的用于对m+n位二进制数字信号进行数模转换的数模转换电路采用的电阻的数目，所述第一数模转换单元11采用的开关管的数目也远远少于现有的用于对m+n位二进制数字信号进行数模转换的数模转换电路采用的开关管的数目，而所述第二数模转换单元12是采用运算放大器来进行数模转换的，因此本发明实施例所述的数模转换电路能够大大节约开关管的数目和电阻的数目，减小芯片面积，并且相对结构简单，便于工业生产。
在实际操作时，例如，m可以等于7，n可以等于3。以上m和n的取值仅用于举例说明，并非对m和n的取值进行限定。
具体的，所述第二数模转换单元可以包括n个第二电压选择模块和加权求和模块；
第N个第二电压选择模块用于根据所述m+n位二进制数字信号的低n位数字中的由高至低第N位数字，选择并输出所述第一电压或所述第二电压；N小于或等于n；N为正整数；
所述加权求和模块用于根据所述第一电压以及每一所述第二电压选择模块输出的电压，生成与所述m+n位二进制数字信号对应的模拟电压信号。
具体的，第N个第二电压选择模块可以包括第N传输门；
所述第N传输门的第一输入端与所述电压存储模块的第一电压输出端连接，所述第N传输门的第二输入端与所述电压存储模块的第二电压输出端连接，所述第N传输门的控制端接入所述m+n位二进制数字信号的低n位数字中的由高至低第N位数字；所述第N传输门的输出端与所述加权求和模块连接。
具体的，所述加权求和模块可以包括运算放大器；
所述运算放大器包括n+1个同相输入端、反相输入端和运算放大输出端；
所述反相输入端与所述运算放大输出端连接；
所述运算放大器的包括的第N同相输入端与第N传输门的输出端连接；
所述运算放大器包括的第n+1同相输入端与所述电压存储模块的第一电压输出端连接。
下面以m等于7，n等于3为例来说明所述第二数模转换单元的具体结构，此时，本发明实施例所述的数模转换电路用于对10位二进制数据信号进行数模转换。
如图2所示，本发明所述的数模转换电路包括的第二数模转换单元的一具体实施例包括：分别标号为S1、S2、S3的三个第二电压选择模块，以及加权求和模块120；
第一个第二电压选择模块S1用于根据处于低位的3位数字中的最高位数字D2，选择第一电压VL或第二电压VH；也即，S1的控制端可以接入D2；
第二个第二电压选择模块S2用于根据处于低位的3位数字中的由低至高的第二位数字D1，选择第一电压VL或第二电压VH；也即，S2的控制端可以接入D1；
第三个第二电压选择模块S3用于根据处于低位的3位数字中的最低一位数字D0，选择第一电压VL或第二电压VH；也即，S3的控制端可以接入D0；
所述加权求和模块120的第一输入端与所述第一个第二电压选择模块S1的输出端连接；
所述加权求和模块120的第二输入端与所述第二个第二电压选择模块S2的输出端连接；
所述加权求和模块120的第三输入端与所述第三个第二电压选择模块S3的输出端连接；
所述加权求和模块120的第四输入端与用于输出所述第一电压VL的第一电压输出端连接；
所述加权求和模块120用于对第一个第二电压选择模块S1输出的电压Vs1、第二个第二电压选择模块S2输出的电压Vs2、第三个第二电压选择模块S3输出的电压Vs3和第一电压VL进行加权求和，以生成与所述10位二进制数字信号对应的模拟电压信号；
具体的，所述加权求和模块120生成的模拟电压信号的电压值等于
在具体实施时，所述第一个第二电压选择模块S1、所述第二个第二电压选择模块S2和所述第三个第二电压选择模块S3均可以包括CMOS传输门开关。向各CMOS传输门开关的两输入端分别提供第一电压VL、第二电压VH，向S1的控制端提供D2作为S1的控制信号，向S2的控制端提供D1作为S2的控制信号，向S3的控制端提供D0作用S3的控制信号，并各传输门的输出端相应的连接至加权求和模块120的第一输入端、第二输入端、第三输入端；例如，当S1的控制信号D2为0时，S1输出第一电压VL至所述加权求和模块120的第一输入端，当D2为1时，S1输出第二电压VH至所述加权求和模块120的第一输入端。
根据一种具体实施方式，如图3所示，所述加权求和模块可以包括运算放大器DB；
所述运算放大器DB包括：第一同相输入端Vin1、第二同相输入端Vin2、第三同相输入端Vin3、第四同相输入端Vin4、反相输入端Vf和运算放大输出端Vo；
所述第一同相输入端Vin1用于接收第一个第二电压选择模块S1输出的电压Vi1；
所述第二同相输入端Vin2用于接收第二个第二电压选择模块S2输出的电压Vi2；
所述第三同相输入端Vin3用于接收第三个第二电压选择模块S3输出的电压Vi3；
所述第四同相输入端Vin4用于接收第一电压VL；
所述反相输入端Vf与所述运算放大输出端Vo连接；
在实际操作时，所述运算放大器DB可以为多输入缓冲器；所述运算放大器DB包含分别对应于四个同相输入端的四个差分输入对管(该同相输入端实际上即为对应的差分输入对管的同相输入端)，对应于第一同相输入端Vin1的第一差分输入对管的宽长比、对应于第二同相输入端Vin2的第二差分输入对管的宽长比、对应于第三同相输入端Vin3的第三差分输入对管的宽长比、对应于第四同相输入端Vin4的第四差分输入对管的宽长比之间的比例为4:2:1:1。在实际操作时，所述四个差分输入对管的反相输入端相互连接，并所述四个差分输入对管的反相输入端都与所述运算放大器DB的反相输入端Vf连接。
所述运算放大器DB的具体的输入输出对应的关系表如下表1所示。
表1
D2D1D0 Vin1 Vin2 Vin3 Vin4 Vo
000 VL VL VL VL VL
001 VL VL VH VL 7/8VL+1/8VH
010 VL VH VL VL 6/8VL+2/8VH
011 VL VH VH VL 5/8VL+3/8VH
100 VH VL VL VL 4/8VL+4/8VH
101 VH VL VH VL 3/8VL+5/8VH
110 VH VH VL VL 2/8VL+6/8VH
111 VH VH VH VL 1/8VL+7/8VH
在上述实施例中，所述第二数模转换单元包括传输门和运算放大器。当与第二数模转换单元对应的二进制数字信号的位数越多时，运算放大器包括的输入对管会越多。而多输入缓冲器内的电压差是线性的，其可能与图像信号的灰阶曲线无法完全重合。并且，如果多输入缓冲器的多个输入电压间的电压差过大，会使得多输入缓冲器的输出值与内差值存在一定差距，因此，在采用多输入缓冲器应用于第二数模转换单元的实施例中，处于低位的n位数字通常为2位或3位，但不以此为限。
本发明说明书中以m等于7，n等于3为例示例性的描述所述数模转换电路。显然，m、n也可以根据实际需要而取其他合适的数值，例如可以取n等于8而m等于2。
具体的，所述参考电压输出模块可以包括电阻串；所述电阻串的第一端与第一电源电压输入端连接，所述电阻串的第二端与第二电源电压输入端连接；所述第一电源电压输入的第一电源电压小于所述第二电源电压输入的第二电源电压；
所述电阻串包括相互串联的2m个分压电阻；
所述第一电源电压输入端与所述参考电压输出模块包括的第一参考电压输出端连接，所述第二电源电压输入端与所述参考电压输出模块包括的第2m+1个参考电压输出端连接；
第A个分压电阻与第A+1个分压电阻之间的连接线与所述参考电压输出模块包括的第A+1个参考电压输出端连接；
A+1小于或等于2m；A为正整数。
如图4所示，当m等于7时，所述参考电压输出模块例如可以包括电阻串；
所述电阻串包括相互串联的128个电阻；在如4中，标号为R0的为第一分压电阻，标号为R1的为第二分压电阻，标号为R2的为第三分压电阻，标号为R125为第一百二十六分压电阻，标号为R126的为第一百二十七分压电阻，标号R127的为第一百二十八分压电阻；
所述第一分压电阻R0的第一端与输入低电源电压VIS的低电源电压输入端连接，所述第一分压电阻R0的第二端与所述第二分压电阻R1连接；
所述第一百二十八分压电阻R127的第一端与所述第一百二十七分压电阻R126连接，所述第一百二十八分压电阻R127的第二端与输入高电源电压VDD的高电源电压输入端连接；
所述第一分压电阻R0的第一端与第一参考电压输出端V0连接；
所述第一百二十八分压电阻R127的第二端与第一百二十九参考电压输出端V128连接；
第A个分压电阻与第A+1个分压电阻之间的连接线与所述参考电压输出模块包括的第A+1个参考电压输出端连接；
A+1小于或等于2m；A为正整数；
例如，第一分压电阻R0与第二分压电阻R1之间的连接线与第二参考电压输出端V1连接；
第二分压电阻R1与第三分压电阻R2之间的连接线与第三参考电压输出端V2连接；
第一百二十六分压电阻R125与第一百二十七分压电阻R126之间的连接线与第一百二十七参考电压输出端V126连接；
第一百二十七分压电阻R126与第一百二十八分压电阻R127之间的连接线与第一百二十八参考电压输出端V127连接。
在如图4所示的参考电压输出模块的实施例中，各个分压电阻的电阻值可以相等，这样，在各分压电阻的各端子处生成129个具有相等的间隔电压的参考电压。
本发明实施例所述的数模转换电路包括的第一数模转换单元，由于所述第一数模转换单元为7bit(比特)数模转换单元，因此该第一数模转换单元包括的参考电压输出模块仅需采用128个分压电阻，相比现有的10bit(比特)数模转换电路来说减少了7/8的电阻数量和走线数目。
具体的，所述输入电压控制端可以包括第一时钟信号输入端和第二时钟信号输入端；
所述输入电压控制模块可以包括2m个输入控制子模块；
第B输入控制子模块可以包括第一输入控制开关和第二输入控制开关；
所述第一输入控制开关的控制端与所述第一时钟信号输入端连接；所述第二输入控制开关的控制端与所述第二时钟信号输入端连接；
所述第一输入控制开关的第一端与所述参考电压输出模块包括的第B个参考电压输出端连接，所述第二输入控制开关的第一端与所述参考电压输出模块包括的第B+1个参考电压输出端连接；
所述第一输入控制开关的第二端与所述第二输入控制开关的第二端都与第B个输入电压端连接；B为小于或等于2m的正整数。
如图5所示，所述输入电压控制端包括第一时钟信号输入端CLK和第二时钟信号输入端CLKN；
第B输入控制子模块分别包括第一输入控制开关K1和第二输入控制开关K2；
所述第一输入控制开关K1的控制端与所述第一时钟信号输入端CLK连接；所述第二输入控制开关K2的控制端与所述第二时钟信号输入端CLKN连接；
所述第一输入控制开关K1的第一端与所述参考电压输出模块(图5中未示出)包括的第B个参考电压输出端VB-1连接，所述第二输入控制开关K2的第一端与所述参考电压输出模块(图5中未示出)包括的第B+1个参考电压输出端VB连接；所述第一输入控制开关K1的第二端和所述第二输入控制开关K2的第二端都与第B输入电压端连接；所述第B输入电压端用于输出第B输入电压ViB-1；
由CLK输入的第一时钟信号和由CLKN输入的第二时钟信号同频反相；
每一个所述输入控制子模块都为一个二选一模块；
包含多个图5所示的输入电压控制子模块的具体的实施例的输入电压控制模块用于在所述第一时钟信号输入端CLK和第二时钟信号输入端CLKN的控制下，在每一输入周期包括的第一时间段控制由第一参考电压输出端V0至第2m个参考电压输出端V2m-1分别输入相应的参考电压至所述2m个输入电压端，在每一输入周期包括的第二时间段控制由第二参考电压输出端V1至第2m+1个参考电压输出端V2m分别输入相应的参考电压至所述2m个输入电压端；
在每一输入周期的第一时间段，CLK输入高电平，CLKN输入低电平，每一所述输入电压子模块中的第一输入控制开关K1导通，每一所述输入电压子模块中的第二输入控制开关K2断开。
在图5所示的实施例中，所述第一输入控制开关K1可以为开关晶体管，所述第二输入控制开关K2可以为晶体管，此时所述控制极为所述开关晶体管的栅极。
当m等于7时，在每一时钟周期内，当CLK输入高电平时，所述输入电压控制模块的128个输入电压端分别与V0、V1、V2、…、V125、V126、V127连接，当CLKN输入高电平时，所述输入电压控制模块的128个输入电压端分别与V1、V2、…、V125、V126、V127、V128连接。
在实际操作时，所述第一电压选择模块可以包括二进制开关树。图6示出了本发明所述的数模转换电路中的第一数模转换单元包括的第一电压选择模块(以m等于7为例)的一具体实施例的电路图。
如图6所示，该二进制开关树有七层，第一层包括与选择电压输出端Vout连接的2(即21)个开关分支；第7层包括128(即27)个开关分支，分别与所述输入电压控制模块的128(也即27)个输入电压端中的一个输入电压端连接。此外第a层(a大于1而小于7，a为正整数)包括2a个开关分支，相应的连接于第(a-1)层与第(a+1)层之间。在每一层中，每两个相邻的开关分支连接在一起。7层中的每一层受7位数字中的一位数字控制，以便使得每两个相邻的开关分支中有一个开关分支导通从而选择相应的输入电压。这样，从128个输入电压中，经过逐层选择，使得选择电压输出端Vout输出与7+3位二进制数字信号中的高7位数字(D9D8...D3)对应的电压。
在每一个开关分支中，可以使用单个晶体管作为开关元件，例如可以采用n型晶体管或p型晶体管。可选的，也可以采用任何具有选通信号输入的任何受控开关器件(例如CMOS传输门)作为开关元件。
在图3所示的第一电压选择模块的具体实施例中，使用单个晶体管作为开关元件，并且将与128个输入电压中的大于或等于预定电压的高电压对应的开关分支的开关元件设置为p型晶体管，将与128个输入电压中的小于或等于预定电压的低电压对应的开关分支的开关元件设置为n型晶体管。用于区分高电压和低电压的预定电压为128个输入电压的中间电压。具体的，高于或等于第六十五个输入电压的输入电压为高电压，低于第六十五个输入电压的输入电压为低电压。应注意的是，所述预定电压并不限于128个输入电压的中间电压，只要处于中间范围即可。
这样，本发明如图6所示的第一电压选择模块的具体实施例由于采用单个晶体管作为开关元件来传输电压，可以减少开关数目，进而减小芯片面积并降低生产成本。同时，根据p型晶体管传递稳定的高电压，以及n型晶体管传递稳定的低电压的特性，本发明实施例采用p型晶体管传递高灰阶数据电压，采用n型晶体管传递低灰阶数据电压，从而保证全范围的稳定传输。
下面详细介绍本发明如图6所示的第一电压选择模块的具体实施例。
该二进制开关树的第7层包括64个n型晶体管M7,1-M7,64和64个p型晶体管M7,65-M7,128。各晶体管的第一极相应的接入各输入电压。例如，第一个n型晶体管M7,1的第一极接入第一输入电压Vi0，第二个n型晶体管M7,2的第一极接入第二输入电压Vi1，第三个n型晶体管M7,3的第一极接入第三输入电压Vi2，第四个n型晶体管M7,4的第一极接入第四输入电压Vi3；第六十三个n型晶体管M7,63的第一极接入第六十三输入电压Vi62，第六十四个n型晶体管M7,64的第一极接入第六十四输入电压Vi63，第一个p型晶体管M7,65的第一极接入第六十五输入电压Vi64，第二个p型晶体管M7,66的第一极接入第六十六输入电压Vi65；第六十一个p型晶体管M7,125的第一极接入第一百二十五输入电压Vi124，第六十二个p型晶体管M7,126的第一极接入第一百二十六输入电压Vi125，第六十三个p型晶体管M7,127的第一极接入第一百二十七输入电压Vi126，第六十四个p型晶体管M7,128的第一极接入第一百二十八输入电压Vi127；以上各n型晶体管的栅极间隔的接入D3(D3为10位二进制数字信号中的由低至高第四位数字，也为高7位数字中的最低一位数字)、D3’(D3’为D3的互补数字，即当D3为0时，D3’为1；当D3为1时，D3’为0)。例如，当M7,1的栅极接入D3’时，M7,2的栅极接入D3。
该二进制开关树的第6层包含32个n型晶体管M6,1–M6,32和32个p型晶体管M7,33-M6,64。各晶体管的第一极相应的与第7层中的两个相邻的晶体管的第二极连接。例如，M6,1的第一极分别与M7,1的第二极和M7,2的第二极连接；M6,2的第一极分别与M7,3的第二极和M7,4的第二极连接；M6,32的第一极分别与M7,63的第二极和M7,64的第二极连接；M6,33的第一极分别与M7,65的第二极和M7,66的第二极连接；M6,63的第一极分别与M7,125的第二极和M7,126的第二极连接；M6,64的第一极分别与M7,127的第二极和M7,128的第二极连接。各晶体管的栅极间隔的接入D4(D4为10位二进制数字信号中的由低至高第五位数字，也为高7位数字中的由低至高第二位数字)、D4’(D4’为D4的互补数字，即当D4为0时，D4’为1；当D4为1时，D4’为0)。例如，当M6,1的栅极接入D4’时，M7,2的栅极接入D4。
二进制开关树的第5层至第2层的配置与上述配置类似，在此不再赘述；
在图6中，标号为D7的为10位二进制数字信号中的由低至高第八位数字，也为高7位数字中的由低至高第五位数字，D7’为D7的互补数字，即当D7为0时，D7’为1；当D7为1时，D7’为0；
标号为D7的为10位二进制数字信号中的由低至高第九位数字，也为高7位数字中的由低至高第六位数字，D8’为D8的互补数字，即当D8为0时，D8’为1；当D8为1时，D8’为0。
该二进制开关树的第3层包含4个n型晶体管M3,1、M3,2、M3,3、M3,4和4个p型晶体管M3,5、M3,6、M3,5、M3,8；
该二进制开关树的第2层包含2个n型晶体管M2,1、M2,2和2个p型晶体管M2,3、M2,4；
该二进制开关树的第1层包含1个n型晶体管M1,1和1个p型晶体管M1,2；M1,1的第一极分别与M2,1的第二极和M2,2的第二极连接，M1,2的第一极分别与M2,3的第二极和M2,4的第二极连接。M1,1的栅极和M1,2的栅极均接入D9(D9为10位二进制数字信号中的最高位数值)的互补数字D9’(当D9为0时，D9’为1；当D9为1时，D9’为0)。M1,1的第二极和M1,2的第二极都与选择电压输出端Vout连接。
在实际操作时，当数字信号D9D8D7D6D5D4D3为0000000时，Vout输出的电压为第一输入电压Vi0，当数字信号D9D8D7D6D5D4D3为1111111时，Vout输出的电压为第一百二十八输入电压Vi127。
具体的，所述电压存储模块可以包括第一存储控制开关、第二存储控制开关、第一电容子模块和第二电容子模块；
所述第一存储控制开关的第一端和所述第二存储控制开关的第一端都与所述选择电压输出端连接；
所述第一存储控制开关的控制端与所述第一时钟信号输入端连接；所述第二存储控制开关的控制端与所述第二时钟信号输入端连接；
所述第一存储控制开关的第二端和所述第二存储控制开关的第二端都接地；
所述第一存储控制开关的第二端与所述第一电压输出端连接；
所述第二存储控制开关的第二端与所述第二电压输出端连接。
如图7所示，所述电压存储模块的一具体实施例包括第一存储控制开关KC1、第二存储控制开关KC2、第一电容C1和第二电容C2；所述电压存储控制端包括第一时钟信号输入端CLK和第二时钟信号输入端CLKN；
所述第一存储控制开关KC1的第一端和所述第二存储控制开关KC2的第一端都与所述选择电压输出端Vout连接；
所述第一存储控制开关KC1的控制端与所述第一时钟信号输入端CLK连接；所述第二存储控制开关KC2的控制端与所述第二时钟信号输入端CLKN连接；
所述第一存储控制开关KC1的第二端与所述第一电压输出端VO1连接；
所述第二存储控制开关KC2的第二端与所述第二电压输出端VO2连接；
所述第一电容C1的第一端与所述第一电压输出端VO1连接，所述第二电容C2的第一端与所述第二电压输出端VO2连接；所述第一电容C1的第二端和所述第二电容C2的第二端都接地。
本发明如图7所示的电压存储模块的具体实施例在工作时，当CLK输入高电平，CLKN输入低电平时，KC1导通，KC2断开，VO1输出第一电压VL；当CLK输入低电平，CLKN输入高电平时，KC1断开，KC2导通，VO2输出第二电压VH。
所述第一电容C1用于在所述第一存储控制开关KC1不导通时维持第一电压输出端VO1输出的电压，所述第二电容C2用于在所述第二存储控制开关KC2不导通时维持第二电压输出端VO2输出的电压，从而实现VH和VL稳定输出(保证CLK输入的第一时钟信号的时钟周期和CLKB输入的第二时钟信号的时钟周期远高于数字编码切换频率的情况下)。
本发明实施例所述的数模转换电路在7bit128选1的译码电路(即图6所示的第一电压选择模块的具体实施例)的基础上简单增加包括二选一模块(即如图5所示的输入电压控制子模块的具体实施例)的输入电压控制模块和电压存储模块，既可以在第一时钟信号和第二时钟信号的控制下，128选1译码电路的输出电压在VH和VL之间来回切换，通过电压存储模块实现VH和VL稳定输出，采用3bit(比特)缓冲器，从而保证10bit的精度。本发明实施例所述的数模转换电路采用的开关管数目和电阻数目少，大大节省芯片空间，从而节省芯片成本，提高产品竞争力。
本发明实施例所述的数模转换方法，应用于上述的数模转换电路，所述数模转换方法包括：
参考电压输出模块分别通过2m+1个参考电压输出端输出2m+1个电压值依次增大的参考电压；
在输入电压控制端的控制下，输入电压控制模块在每一输入周期包括的第一时间段控制由第一参考电压输出端至第2m个参考电压输出端分别输入相应的参考电压至所述2m个输入电压端，在每一输入周期包括的第二时间段控制由第二参考电压输出端至第2m+1个参考电压输出端分别输入相应的参考电压至所述2m个输入电压端；
所述第一电压选择模块选择并通过所述选择电压输出端输出由第M个输入电压端接入的参考电压至所述电压存储模块；M等于与m+n位二进制数字信号的高m位数字对应的十进制数；m和n都为正整数；
电压存储模块存储并输出所述第一电压选择模块在所述第一时间段输出的第一电压以及所述第一电压选择模块在所述第二时间段输出的第二电压；所述第二电压小于所述第一电压；
第二数模转换单元根据所述第一电压和所述第二电压，生成与所述m+n位二进制数字信号对应的模拟电压信号。
具体的，当所述输入电压控制端包括第一时钟信号输入端和第二时钟信号输入端时，所述在输入电压控制端的控制下，输入电压控制模块在每一输入周期包括的第一时间段控制由第一参考电压输出端至第2m个参考电压输出端分别输入相应的参考电压至所述2m个输入电压端，在每一输入周期包括的第二时间段控制由第二参考电压输出端至第2m+1个参考电压输出端分别输入相应的参考电压至所述2m个输入电压端步骤包括：
在所述第一时间段，在所述第一时钟信号输入端的控制下，输入电压控制模块控制由第一参考电压输出端至第2m个参考电压输出端分别输入相应的参考电压至所述2m个输入电压端；
在所述第二时间段，在所述第二时钟信号输入端的控制下输入电压控制模块控制由第二参考电压输出端至第2m+1个参考电压输出端分别输入相应的参考电压至所述2m个输入电压端；
由所述第一时钟信号输入端输入的第一时钟信号和由所述第二时钟信号输入端输入的第二时钟信号同频反相。
本发明实施例所述的显示装置包括上述的数模转换电路。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种数模转换电路，用于对m+n位二进制数字信号进行数模转换，m和n都为大于1的整数；其特征在于，所述数模转换电路包括第一数模转换单元和第二数模转换单元；
所述第一数模转换单元包括参考电压输出模块、输入电压控制模块、第一电压选择模块和电压存储模块；所述第一电压选择模块包括2m个输入电压端；
所述参考电压输出模块用于分别通过2m+1个参考电压输出端输出2m+1个电压值依次增大的参考电压；
所述输入电压控制模块分别与输入电压控制端、所述2m+1个参考电压输出端和所述2m个输入电压端连接，用于在所述输入电压控制端的控制下，在每一输入周期包括的第一时间段控制由第一参考电压输出端至第2m个参考电压输出端分别输入相应的参考电压至所述2m个输入电压端，在每一输入周期包括的第二时间段控制由第二参考电压输出端至第2m+1个参考电压输出端分别输入相应的参考电压至所述2m个输入电压端；
所述第一电压选择模块包括选择电压输出端；
所述第一电压选择模块用于选择并通过所述选择电压输出端输出由第M个输入电压端接入的参考电压至所述电压存储模块；M等于所述m+n位二进制数字信号中的高m位数字对应的十进制数；
所述电压存储模块与电压存储控制端连接，用于在所述电压存储控制端的控制下存储并输出所述第一电压选择模块在所述第一时间段输出的第一电压以及所述第一电压选择模块在所述第二时间段输出的第二电压；所述第一电压小于所述第二电压；
所述电压存储模块包括用于输出所述第一电压的第一电压输出端和用于输出第二电压的第二电压输出端；
所述第二数模转换单元用于根据所述第一电压和所述第二电压，生成与所述m+n位二进制数字信号对应的模拟电压信号。
2.如权利要求1所述的数模转换电路，其特征在于，所述第二数模转换单元包括n个第二电压选择模块和加权求和模块；
第N个第二电压选择模块用于根据所述m+n位二进制数字信号的低n位数字中的由高至低第N位数字，选择并输出所述第一电压或所述第二电压；N小于或等于n；N为正整数；
所述加权求和模块用于根据所述第一电压以及每一所述第二电压选择模块输出的电压，生成与所述m+n位二进制数字信号对应的模拟电压信号。
3.如权利要求2所述的数模转换电路，其特征在于，第N个第二电压选择模块包括第N传输门；
所述第N传输门的第一输入端与所述电压存储模块的第一电压输出端连接，所述第N传输门的第二输入端与所述电压存储模块的第二电压输出端连接，所述第N传输门的控制端接入所述m+n位二进制数字信号的低n位数字中的由高至低第N位数字；所述第N传输门的输出端与所述加权求和模块连接。
4.如权利要求3所述的数模转换电路，其特征在于，所述加权求和模块包括运算放大器；
所述运算放大器包括n+1个同相输入端、反相输入端和运算放大输出端；
所述反相输入端与所述运算放大输出端连接；
所述运算放大器的包括的第N同相输入端与第N传输门的输出端连接；
所述运算放大器包括的第n+1同相输入端与所述电压存储模块的第一电压输出端连接。
5.如权利要求1至4中任一权利要求所述的数模转换电路，其特征在于，所述参考电压输出模块包括电阻串；所述电阻串的第一端与第一电源电压输入端连接，所述电阻串的第二端与第二电源电压输入端连接；所述第一电源电压输入的第一电源电压小于所述第二电源电压输入的第二电源电压；
所述电阻串包括相互串联的2m个分压电阻；
所述第一电源电压输入端与所述参考电压输出模块包括的第一参考电压输出端连接，所述第二电源电压输入端与所述参考电压输出模块包括的第2m+1个参考电压输出端连接；
第A个分压电阻与第A+1个分压电阻之间的连接线与所述参考电压输出模块包括的第A+1个参考电压输出端连接；
A+1小于或等于2m；A为正整数。
6.如权利要求1至4中任一权利要求所述的数模转换电路，其特征在于，所述输入电压控制端包括第一时钟信号输入端和第二时钟信号输入端；
所述输入电压控制模块包括2m个输入控制子模块；
第B输入控制子模块包括第一输入控制开关和第二输入控制开关；
所述第一输入控制开关的控制端与所述第一时钟信号输入端连接；所述第二输入控制开关的控制端与所述第二时钟信号输入端连接；
所述第一输入控制开关的第一端与所述参考电压输出模块包括的第B个参考电压输出端连接，所述第二输入控制开关的第一端与所述参考电压输出模块包括的第B+1个参考电压输出端连接；
所述第一输入控制开关的第二端与所述第二输入控制开关的第二端都与第B个输入电压端连接；B为小于或等于2m的正整数。
7.如权利要求6所述的数模转换电路，其特征在于，所述电压存储模块包括第一时钟信号输入端和第二时钟信号输入端；所述电压存储模块包括第一存储控制开关、第二存储控制开关、第一电容子模块和第二电容子模块；
所述第一存储控制开关的第一端和所述第二存储控制开关的第一端都与所述选择电压输出端连接；
所述第一存储控制开关的控制端与所述第一时钟信号输入端连接；所述第二存储控制开关的控制端与所述第二时钟信号输入端连接；所述第一存储控制开关的第二端与所述第一电压输出端连接；
所述第二存储控制开关的第二端与所述第二电压输出端连接；
所述第一电容子模块的第一端与所述第一电压输出端连接，所述第二电容子模块的第一端与所述第二电压输出端连接；所述第一电容子模块的第二端和所述第二电容子模块的第二端都接地。
8.一种数模转换方法，应用于如权利要求1至7中任一权利要求所述的数模转换电路，其特征在于，所述数模转换方法包括：
参考电压输出模块分别通过2m+1个参考电压输出端输出2m+1个电压值依次增大的参考电压；
在输入电压控制端的控制下，输入电压控制模块在每一输入周期包括的第一时间段控制由第一参考电压输出端至第2m个参考电压输出端分别输入相应的参考电压至所述2m个输入电压端，在每一输入周期包括的第二时间段控制由第二参考电压输出端至第2m+1个参考电压输出端分别输入相应的参考电压至所述2m个输入电压端；
所述第一电压选择模块选择并通过所述选择电压输出端输出由第M个输入电压端接入的参考电压至所述电压存储模块；M等于与m+n位二进制数字信号的高m位数字对应的十进制数；m和n都为正整数；
电压存储模块存储并输出所述第一电压选择模块在所述第一时间段输出的第一电压以及所述第一电压选择模块在所述第二时间段输出的第二电压；所述第一电压小于所述第二电压；
第二数模转换单元根据所述第一电压和所述第二电压，生成与所述m+n位二进制数字信号对应的模拟电压信号。
9.如权利要求8所述的数模转换方法，其特征在于，当所述输入电压控制端包括第一时钟信号输入端和第二时钟信号输入端时，所述在输入电压控制端的控制下，输入电压控制模块在每一输入周期包括的第一时间段控制由第一参考电压输出端至第2m个参考电压输出端分别输入相应的参考电压至所述2m个输入电压端，在每一输入周期包括的第二时间段控制由第二参考电压输出端至第2m+1个参考电压输出端分别输入相应的参考电压至所述2m个输入电压端步骤包括：
在所述第一时间段，在所述第一时钟信号输入端的控制下，输入电压控制模块控制由第一参考电压输出端至第2m个参考电压输出端分别输入相应的参考电压至所述2m个输入电压端；
在所述第二时间段，在所述第二时钟信号输入端的控制下输入电压控制模块控制由第二参考电压输出端至第2m+1个参考电压输出端分别输入相应的参考电压至所述2m个输入电压端；
由所述第一时钟信号输入端输入的第一时钟信号和由所述第二时钟信号输入端输入的第二时钟信号同频反相。
10.一种显示装置，其特征在于，包括如权利要求1至7中任一权利要求所述的数模转换电路。
CN201710538641.6A 2017-07-04 2017-07-04 数模转换电路、方法和显示装置 Active CN107342042B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710538641.6A CN107342042B (zh) 2017-07-04 2017-07-04 数模转换电路、方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710538641.6A CN107342042B (zh) 2017-07-04 2017-07-04 数模转换电路、方法和显示装置

Publications (2)

Publication Number Publication Date
CN107342042A true CN107342042A (zh) 2017-11-10
CN107342042B CN107342042B (zh) 2019-07-02

Family

ID=60219047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710538641.6A Active CN107342042B (zh) 2017-07-04 2017-07-04 数模转换电路、方法和显示装置

Country Status (1)

Country Link
CN (1) CN107342042B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108599771A (zh) * 2018-05-09 2018-09-28 京东方科技集团股份有限公司 数模转换电路、方法和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104821828A (zh) * 2015-04-24 2015-08-05 北京大学深圳研究生院 低压数字模拟信号转换电路、数据驱动电路及显示系统
CN105188204A (zh) * 2015-08-26 2015-12-23 中国科学院上海高等研究院 用于amoled列驱动电路的数模转换电路及方法
CN106341130A (zh) * 2016-08-30 2017-01-18 中国科学院上海高等研究院 数模转换器
CN106788442A (zh) * 2017-01-10 2017-05-31 京东方科技集团股份有限公司 数模转换电路及方法、源极驱动器和显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104821828A (zh) * 2015-04-24 2015-08-05 北京大学深圳研究生院 低压数字模拟信号转换电路、数据驱动电路及显示系统
CN105188204A (zh) * 2015-08-26 2015-12-23 中国科学院上海高等研究院 用于amoled列驱动电路的数模转换电路及方法
CN106341130A (zh) * 2016-08-30 2017-01-18 中国科学院上海高等研究院 数模转换器
CN106788442A (zh) * 2017-01-10 2017-05-31 京东方科技集团股份有限公司 数模转换电路及方法、源极驱动器和显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108599771A (zh) * 2018-05-09 2018-09-28 京东方科技集团股份有限公司 数模转换电路、方法和显示装置
WO2019214412A1 (zh) * 2018-05-09 2019-11-14 京东方科技集团股份有限公司 数模转换电路、方法和显示装置
CN108599771B (zh) * 2018-05-09 2020-04-24 京东方科技集团股份有限公司 数模转换电路、方法和显示装置
US11323127B2 (en) 2018-05-09 2022-05-03 Boe Technology Group Co., Ltd. Digital-to-analog conversion circuit and method, and display device

Also Published As

Publication number Publication date
CN107342042B (zh) 2019-07-02

Similar Documents

Publication Publication Date Title
CN106788442B (zh) 数模转换电路及方法、源极驱动器和显示装置
CN1980068B (zh) 数模转换器、使用该数模转换器的数据驱动器和显示装置
CN104318906B (zh) 二级数字模拟转换器与液晶显示器源极驱动器
US7369075B2 (en) Output circuit, digital/analog circuit and display apparatus
CN206194295U (zh) 数据线多路分配器、显示基板、显示面板及显示装置
CN100580756C (zh) 显示设备驱动电路及显示电路
CN1127215C (zh) 低功率液晶显示器驱动器
CN105139803B (zh) Amoled列驱动电路及其驱动方法
CN108599771B (zh) 数模转换电路、方法和显示装置
TW201001386A (en) Data driver
CN104464595A (zh) 扫描驱动电路及显示装置
CN104821828A (zh) 低压数字模拟信号转换电路、数据驱动电路及显示系统
CN107809251A (zh) 一种数模转换电路及其方法、显示装置
CN110379396A (zh) 伽马电压产生方法、产生电路、源极驱动电路、驱动芯片以及显示装置
CN114333706B (zh) 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN108053801A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN107342042B (zh) 数模转换电路、方法和显示装置
US20080218456A1 (en) Driving circuit and organic light emitting display using the same
CN101490962A (zh) 显示器
CN102314839A (zh) 液晶显示装置及数据驱动器
CN104143985B (zh) 数字模拟转换器、可编程伽玛校正缓冲电路及显示装置
CN110085169A (zh) 一种用于平板显示的10-bit高速充放电驱动电路装置
CN109104195A (zh) 一种数模转换电路、其使用方法及显示装置
CN101178873B (zh) 驱动电路以及包含其的有机发光二极管显示装置
US20130181965A1 (en) Driving circuit for panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant