KR100399558B1

KR100399558B1 - 저전력액정표시드라이버

Info

Publication number: KR100399558B1
Application number: KR1019980039403A
Authority: KR
Inventors: 로버트 제이. 프로에브스팅
Original assignee: 주식회사 하이닉스반도체
Priority date: 1997-09-24
Filing date: 1998-09-23
Publication date: 2003-12-31
Also published as: JPH11163729A; TW418381B; DE19840930A1; CN1224279A; DE19840930B4; GB2329772A; HK1019671A1; JP4117946B2; GB2329772B; GB9819253D0; US5952948A; KR19990030060A; CN1127215C

Abstract

본 발명은 특히 LCD 드라이버 시스템에 적합한 저전력 디지털 아날로그 변환기(DAC) 회로를 제시한다. 본 발명의 실시예에 따른 DAC는 인접 쌍의 코오스(coarse) 아날로그 기준 신호 사이에서 선택적으로 스위칭되어 미세 아날로그 기준 신호를 발생하는 전용의 저항 디바이더 체인을 사용한다. 바람직한 실시예에서, 스위치의 저항은 저항 디바이더 체인과 함께 사용되어 전압 디바이더를 형성한다. 바람직한 실시예에서, 본 발명의 DAC는 MOS 트랜지스터를 사용하여 디바이더 체인의 스위치 및 저항 소자를 구현한다.

Description

저전력 액정 표시 드라이버

본 발명은 일반적으로 집적회로에 관한 것으로, 특히 전력 소모 및 회로 사이즈를 실질적으로 감소시킨 향상된 액정 표시(Liquid Crystal Display; 이하, LCD라 칭함) 칼럼 드라이버 회로에 관한 것이다.

LCD는 두 층의 수직 및 수평 편광자 사이에 개재된 액정층과, 두층의 수직 및 수평 그리드 와이어(grid wire)로 이루어진다. 액티브 매트릭스 LCD 패널은 각각의 (x, y) 그리드 점(grid point)에 배치된 박막 트랜지스터(thin film transistorr; 이하 TFT 라 칭함)를 구비한다. 각각의 트랜지스터는 LCD 그리드 점에서 아날로그 전압을 설정하기 위하여 사용된다. 각각의 그리드 점에서의 전기적 캐패시턴스는 셀 상태의 저장 유닛으로서 작용하고 트랜지스터에 의해 전기적 캐패시턴스가 변화 또는 리프레시 될 때까지 그 상태에서 셀을 홀드할 수 있다. 즉, 아날로그 전압을 저장하는 셀 캐패시턴스는 셀이 모든 시간에 존속하고 이에 따라 셀이 100% 이하의 듀티 사이클에서 동작되어야 한다면 더 밝게 되도록 한다. 결정(結晶)은 또한 칼라를 제공하기 위하여 염색될 수 있다. 수평 그리드 와이어는 로우(row) 드라이버 회로에 의해 순차적으로 구동되고 하나의 로우에서 모든 트랜지스터의 콘트롤 게이트와 연결되어, 새로운 아날로그 전압(밝기)으로 동시에 갱신되도록 그 로우에서 각 셀을 인에이블 시킨다. 이러한 아날로그 전압은 수직 그리드 와이어를 통하여 다수의 칼럼 드라이버에 의해 공급된다.

LCD의 장점은 CRT(Cathode Ray Tube) 표시에 비해 저가, 저중량, 소형 및 저전력이다. LCD의 이러한 특성에 의해 LCD를 휴대용 컴퓨터와 연속적 계조 화상을 가진 소형 탤레비전 수상기에 사용할 수 있다. 그러나, 현재의 LCD 드라이버 회로는 다양한 칼라의 제조(즉, 밝기 변화)을 발생하기 위하여, 비교적 많은 전력을 소모하는 경향이 있다. 이것은 휴대용 컴퓨터와 같은 배터리 동작 장비에서 주요한 결점이 될 수 있다.

도 1을 참조하면, 전형적 LCD 칼럼 드라이버 회로와 액티브 매트릭스 LCD의 블록 다이어그램이 도시되어 있다. LCD 드라이버 회로는 직렬 입력단자(100)에서 직렬로 디지털 화상 데이터를 받는다. 예컨대, 6(또는 그 이상)개의 직렬 비트화상 데이터의 각 셋트는 LCD 패널에서 하나의 화상 셀(또는 화소)의 하나의 칼라에 대한 밝기 정보를 포함한다. 데이터는 우선 직렬에서 병렬로 변환된다. 이것은 데이터를 직렬로 시프트 레지스터(102)로 공급함으로써 달성되고, 시프트 레지스터(102)가 채워지면, 래치(104)로 데이터를 병렬방식으로 로딩한다. 그런 다음, 각각의 화소 데이터(예컨대, 6비트)의 각각의 칼라가 디지털-아날로그 변환기(DAC; 106)에 인가된다. 예시적으로, DAC(106)는 0.1V 해상도로 0.1V에서 6.4V 범위의 64레벨을 가지는 아날로그 출력전압을 갖는 6비트 DAC라 한다. 각각의 DAC(106)의 아날로그 출력은 액티브 메트릭스 LCD 패널(10B) 내에서 한 칼럼의 화소를 구동한다. 각각의 칼러에 대한 각각의 화소는 그의 드레인 단자가 디스플레이의 칼럼과 연결됨과 더불어 게이트 단자가 디스플레이의 로우와 연결된 박막 트랜지스터(110)를 포함한다. 트랜지스터(110)의 소오스 단자는 연관된 결정(crystal)에 대한 화소 값을 저장하는 스토리지 캐패시터(112)와 연결된다. 스토리지 캐패시터는 디스플레이 자체의 용량일 수 있다.

전형적 LCD 패널은 예컨대 하나의 로우에 걸쳐 512개의 화소를 포함한다. 칼라 표시를 위해, 각각의 화소는 빨강(R), 녹색(G), 파랑(B)에 대한 세 개의 표시소자 및 트랜지스터를 포함한다. 이와 같이, 표시에 있어서 로우당 총 1536개의 표시소자가 있고, 그들 자신의 DAC(106)에 의해 각각 구동된다. 예컨대, 1536개가 요구된 DAC(106)는 각각 192개의 DAC(106)를 갖는 8개의 독립된 집적회로 칩으로 분리된다. 많은 DAC가 주어지면, 각각의 DAC(106)의 크기 및 전력 소모가 중요하게 된다.

도 2 및 3은 6-비트 DAC(106)의 전형적인 종래의 실시예를 나타낸다. 변압기(200)는 1차측 코일의 두 입력에서 교류방식으로 예컨대, ± 5V의 입력전압을 받는다. 변압기(200)의 권선비는 6.4V가 2차측 코일의 8개의 탭에 제공되는 8개의 0.8V 증가률로 동일하게 분할되도록 설계된다. 이러한 코오스(coarse) 아날로그 기준신호는 각각의 다중-DAC 칩으로 공급된다. 각각의 다중-DAC 칩은 총 64개의 저항(resistor; 202i)에 대하여, 각 쌍의 탭 사이에 연결된 8개의 동일 값의 저항(202i)을 포함하는 글로벌(global) 저항 디바이더 체인(202)을 포함한다. 이에 따라, 2차측 코일로부터 각 쌍의 탭 사이의 0.8V는 또한 레지스터 디바이더 체인(202)에 의해 8개의 0.1V 간격으로 분할된다. 글로벌 저항 디바이더 체인(202)으로부터의 64개의 미세 아날로그 기준 전압 출력은 칩(상기 예에서 칩은 192개의 DAC(106)을 포함한다)에서 여러 DAC(106)에 의해 공유된다. 각각의 DAC(106)는 DAC의 출력과 연결되도록 64개의 아날로그 기준 전압 중 하나를 선택하는 8개의 스위치의 8개의 스위치로된 뱅크 (204i)를 각각 포함한다. 스위치 뱅크(204i)의 스위치는 디지털 화소 데이터에 응답하는 디코더(206i)에 의해 제어된다.

도 3에 도시된 바와 같이, 각각의 스위치 뱅크(204i)는 8개의 스위치 300로 구성된다. 각각의 스위치(300)는 디코더(206i) 내의 6-입력 낸드(NAND) 게이트(302)에 의해 제어된다. 낸드 게이트(302)는 래치(104; 도 1 참조)로부터 6-비트 화소 데이터를 받는다. 따라서, 6-비트 화소 데이터는 액티브 매트릭스 LCD 패널의 박막 트랜지스터의 드레인에 공급되도록 0.1V 증가률로 0.1에서 6.4V까지 변화하는 64개의 불연속 레밸의 아날로그 전압 중의 하나를 선택한다.

종래의 회로와 관련된 많은 단점이 있다. 우선, 이러한 종래 기술의 구현에 따라, 글로벌 저항 디바이더 체인(202)의 각각의 전압출력은 192 만큼의 LCD 칼럼에 여결된 큰 용량성 부하를 구동할 수 있어야 한다. 또한, DAC 칩에 의해 구동되는 모든 비트는 예컨대, 0.1V에서 6.0V 범위내에서 동시에 스위치할 필요가 있어야하는 것이 가능하다. 수용할 수 있는 비율로 이것을 달성하기 위하여, 저항 디바이더(202-8)에서 6.0V 탭은 매우 낮은 임피던스를 나타내어야 한다. 이것은 글로벌 저항 디바이더 체인(202)에 사용되는 저항의 최대 크기를 제한한다. 저항 디바이더(202)에 비교적 작은 저항을 사용하면 각각의 다중-DAC 칩에 의해 큰 전류 손실을 초래한다. LCD 구동 시스템에서 요구되는 많은 DAC(106)가 주어지면, 저항 디바이더에 의해 소모되는 총 전류는 현저한 양이 될 수 있다. 8개의 모든 저항 디바이더(202-1, 202-2,...202-8)는 단지 하나, 예컨대 디바이더(202-8)에서 6.0V 탭이 모든 DAC 출력을 구동할 때 조차도 전력을 소모하기 때문에, 이러한 설계에 관련된 소모가 있다. 또한, 종래의 디코딩 구성은 회로 영역에 추가하는 매우 많은게이트(예컨대, 64개의 6-입력 디코더 게이트)를 요구한다.

이에 따라, 작은 전력 및 면적을 소모하는 LCD 칼럼 구동 회로가 필요하다.

도 1은 액정 표시의 전형적인 칼럼 드라이버 회로의 블록 다이어그램.

도 2는 LCD 드라이버 회로에 사용되는 전형적인 종래의 디지털-아날로그 변환기(DAC).

도 3은 도 2의 DAC에 사용되는 전형적인 종래의 저항 디바이더 체인.

도 4는 본 발명에 따른 LCD 드라이버 회로용 DAC의 개략도.

도 5는 본 발명의 바람직한 실시예에 따른 6-비트 DAC의 예시도.

도 6A, 6B, 및 6C는 모범적 디지털 입력 데이터에 대응하는 도 5의 회로로부터 생기는 간략화된 등가 저항 디바이더 회로의 개략도.

(도면의 주요 부분에 대한 부호의 설명)

200 : 변압기 402 : 저항 디바이더 체인

404 : 제 1 스위치 뱅크 406 : 제 2 스위치 뱅크

408 : 제 3 스위치 뱅크 410 : 디코더

OUT : 출력단자

본 발명은 전력 소모 뿐만 아니라 회로 영역도 실질적으로 감소시킨 디지털-아날로그 변환기(DAC) 회로를 제공한다. 특히 본 발명의 DAC는 액정 표시 구동 회로에 사용하기에 적합하다. 대체로, DAC는 코오스 아날로그 기준신호들의 적절한 인접쌍 사이에서 DAC 자신의 저항 디바이더 체인을 스위치하여 원하는 미세 아날로그 출력신호를 발생하기 위한 적절한 디바이더 체인 노드를 선택하는 회로를 포함한다. 디지털 입력의 최상위 비트에 근거하여, 본 발명의 DAC는 인접 쌍의 코오스 아날로그 신호의 인접쌍을 선택하고 선택된 쌍 사이에서 DAC의 저항 디바이더를 스위치한다. 그런 다음 디지털 입력의 최하위 비트는 DAC 출력으로 스위치되도록 저항 디바이더를 따라서 특정 탭을 선택한다.

또한, 본 발명에 따른 DAC의 가장 효율적인 구현은 각각의 DAC가 LCB 구동 시스템의 다중-DAC 칩 내에서 바람직하게, 적은 MOS 트랜지스터로 제조된 DAC 자신의 저항 전압 디바이더 체인을 갖도록 한다.

본 발명의 실시예에서, DAC의 저항 디바이더 및 스위치는 MOS 트랜지스터로 구성되어 DAC의 트래킹(trackimg) 및 정확도를 향상시킨다. 또한 바람직한 실시예에서, 저항 소자로서 작용하는 스위치는 디바이더 체인의 저항소자와 결합하여 전체 전압 디바이더 체인을 형성한다.

따라서, 실시예에서, 본 발명은 다수개의 디지털 아날로그 변환기를 포함하는 액정 구동 회로를 제공한다. 여기서, 각각의 디지털 아날로그 변환기는 전용 저항 디바이더 체인을 구비한다. 또한 각각의 디지털 아날로그 변환기는 대응하는 다수개의 아날로그 기준 신호를 받는 다수개의 입력탭과, 저항 디바이더와, 저항 디바이더 및 입력탭과 연결된 다수개의 스위치, 및 디지털 입력을 받아서 그에 대응하여 입력탭의 선택된 인접 쌍 사이에서 저항 디바이더와 연결되도록 다수개의 스위치를 제어하는 디코더를 포함한다. 실시예에서, 저항 디마이더 및 다수개의 스위치는 MDS 트랜지스터를 포함한다. 바람직한 실시예에서, MOS 저항 디바이더는 MOS 스위치를 포함한다.

또 다른 실시예에서, 본 발명은 MOS 트랜지스터를 포함하는 저항 디바이더와, 저항 디바이더와 연결된 다수개의 스위치, 및 다수개의 스위치와 연결된 디코더를 포함하는 디지털-아날로그 변환기(DAC)를 제공한다. 바람직한 실시예에 따른 DAC의 저항 디바이더는 선택된 다수개의 스위치를 포함한다.

본 발명의 LCD 드라이버와 디지털-아날로그 변환기의 특성 및 장점은 하기의 상세한 설명 및 도면을 참조하여 더 잘 이해할 수 있다.

도 4를 참조하면, 본 발명에 따른 LCD 드라이버 회로용 디지털-아날로그 변환기(DAC; 400)의 개략적인 실시예가 도시되어 있다. 도 2의 DAC 구성에서와 마찬가지로, 변압기(200)는 n개의 탭에서 아날로그 기준신호 AR1 내지 ARn를 공급한다. 그러나, 탭의 각각의 인접 쌍 사이에 저항 디바이더 체인(도 2의 202)을 사용하여 많은 저항으로 긴 저항 디바이더를 형성하는 대신에, DAC(400)는 단일 저항 디바이더 체인(402)이 여러 쌍의 인접 탭 사이에서 선택적으로 스위치되는 것을 허용하는스위치 및 저항 소자의 혁신적인 결합을 사용한다.

본 발명의 바람직한 실시예에 따른 저항 디바이더 체인(402)은 노드 N1, N2사이에 직렬로 연결된 저항 소자(402-1, 402-2, ..., 402-(n-2))를 포함한다. 저항 스위치의 제 1 스위치 뱅크(404)는 노드 N2가 여러 아날로그 기준 탭과 스위치 할 수 있도록 연결하고 저항 스위치의 제 2 스위치 뱅크(406)는 노드 N1이 여러 아날로그 기준탭과 스위치할 수 있도록 연결한다. 이와 같이, 제 1 스위치 뱅크(404)로부터의 스위치와 제 2 스위치 뱅크(406)로부터의 스위치를 선택적으로 턴온함으로써, 저항 디바이더 체인(402)은 접지된 1차 아날로그 기준신호 탭(AR1, AR2-ARn)의 선택된 인접 쌍 사이에 연결된다.

저항 디바이더 체인(402)의 내부 노드 NP2,...NP(n-2) 및 노드 N1, N2는 미세(예컨대, 0.1V 증가량) 아날로그 신호를 제공한다. 이러한 내부 노드 N1, NP2, ...NP(n-2) 및 N2는 스위치의 제 3 스위치 뱅크(408)를 통하여 출력단자(OUT)와 스위치할 수 있도록 연결된다. 이하 더 상세하게 설명되겠지만, 본 발명에 따른 DAC(400)의 스위치(404, 406)는 또한 전체 전압 디바이더의 일부를 형성하는 저항 소자로서 작용한다. 여러 스위치 뱅크의 모든 스위치는 디코더(410)의 출력에 의해 제어된다. 디코더(410)는 DAC에 따라 디지털 입력 데이터를 받고, 데이터를 디코드하고 스위치를 제어함으로써 소망의 아날로그 신호를 출력단자(OUT)에서 출력한다.

이하, 본 발명의 회로의 동작을 도 5에 도시된 예시적인 실시예와 관련하여 상세하게 설명한다. 도 5를 참조하면, 본 발명의 바람직한 실시예에 따라 구현되는 예시적인 6-비트 DAC(500)가 도시되어 있다. 동일한 참조번호가 도 4 및 도 5에서와 동일한 회로 블록과 동일화하기 위하여 사용된다. 도 5에 도시된 예시적인 회로 구현에서, DAC(500)는 6-비트 디지털 데이터(A0, A1, A2, A3, A4, 및 A5)를 0.1 V의 증가률로 0.1V에서 6.4V까지 변화하는 64개의 아날로그 전압 레벨 중의 하나로 변환하는 6-비트 DAC 이다. 이러한 특정한 숫자는 단지 예시적인 목적을 위하여 여기에서 사용되고, 임의 사이즈의 DAC는 본 발명의 기술로부터 얻을 수 있음을 알수 있다.

DAC의 정확도를 향상시키기 위하여, 본 발명은 바람직하게 CMOS 트랜스미션 게이트를 사용하여 여러 스위치 뱅크의 스위치 뿐만 아니라 저항 디바이더 체인(402)의 저항 소자를 모두 구현한다. 이와 같이, 스위치(404i, 406i, 408i)의 각각은 도시된 바와 같이 트랜스미션 게이트를 형성하기 위하여 연결된 한쌍의 NMOS 및 PMOS 트랜지스터로 구성된다. 각 스위치의 NMOS 및 PMOS 트랜지스터의 게이트 단자는 디코더(410)에 의해 공급되는 보상신호를 받는다. 유사하게, 저항 디바이더 체인(402)의 각각의 저항소자(402-i)은 CMOS 트랜스미션 게이트를 형성하기 위하여 연결된 한쌍의 NMOS 및 PMOS로 구성된다. 6개의 트랜스미션 게이트(402)중, 5개(402-2∼402-6)는 항상 온(ON)이고, 하나(402-1)는 스위치 가능하계 만들어진다. 이와 같이, 각각의 트랜스미션 게이트 (402-2∼402-6)의 NMOS 및 PMOS 트랜지스터의 게이트 단자는 양의 전압(예컨대, 약 6.4V의 전원공급 VCC) 및 접지와 각각 연결된다. 스위치 가능한 트랜스미션 게이트(402-1)는 디바이더 체인(402)을 따라 선택적 단절을 제공한다.

도 5의 예시적인 실시예에서, 디코더(410)는 그들의 입력으로 6비트 디지털입력 데이터의 참(true)과 보수(complement)의 다양한 조합을 받는 15개의 3-입력 낸드(NAND) 게이트(412)와 하나의 2-입력 낸드 게이트(414)를 포함한다. 도시된 바와 같이 여러 낸드 게이트의 출력은 스위치를 제어한다.

스위치(408)의 크기는 출력 구동시 시정수를 감소시키기 위하여 그들의 온저항(on-resistance)이 최소가 되도록 선택된다. 스위치(404, 406, 402-i)의 NMOS 트랜지스터의 크기는 서로 같고 트랜스미션 게이트(402-2∼402-6)의 NMOS 트랜지스터의 크기와 같다. 이와 마찬가지로, 모든 이러한 소자의 PMOS 트랜지스터의 크기는 동일하다. 전압 분배 기능에 잔여하는 저항 소자의 저항치는 속력과 전력 사이의 절충물(compromise)이다.

상술된 바와 같이, 본 발명의 특징은 스위칭 뿐만 아니라 저항 전압 분배를 모두 실행하는 CMOS 트랜스미션 게이트를 갖는다는 것이다. 병합된 스위칭 및 저항 기능은 몇몇 특정 예의 변환을 설명함으로써 명백해질 것이다. 제 1 예에서, DAC(500)가 그것의 6개의 입력 A5, A4, A3, A2, A1, 및 A0에서 데이터 111111을 받는다고 가정하라. 이러한 디지털 입력은 6.4V의 아날로그 값에 해당한다. A3, A4, 및 A5로 모두 로직 "1" 신호를 받는 낸드(412-1)는 트랜스미션 게이트(404-8, 406-8)를 턴온시켜, 노드 N2와 N1을 아날로그 기준 신호 6-4V와 5.6V에 각각 연결시킨다. 또한 트랜스미션 게이트(408-7)는 그것의 입력에서 A1="1"이고 A2="1"을 받는 낸드 게이트(414)에 의해 턴온된다. 그러나, 트랜스미션 게이트(402-1)는 낸드게이트(412-9)에 의해 턴오프되어, 노드 N1과 N2사이의 저항 경로를 차단시킨다. 결과의 저항 분주 체인은 단순화된 형태로 도 6A에 도시되어 있다. 트랜스미션게이트(402-1)이 턴오프되기 때문에, 디바이더 체인(402)은 어떠한 전류도 유도하지 못하고, 아날로그 신호 6.4V가 출력단자(OUT)에 직접적으로 공급된다.

다음으로, 아날로그 신호 6.3V에 해당하는 입력 디지털 데이터 111110이라고 갖누한다. 낸드 게이트(412-1)는 트랜스미션 게이트(404-8, 406-8)를 여전히 턴온시키고, 낸드 게이트(414)는 트랜스미션 게이트(408-7)를 턴온시킨다. 그러나, 이때 낸드게이트(412-9)는 스위치(402-1)을 턴온시켜 노드 N1과 N2사이에 전류경로를 형성한다. 결과의 등가 저항 디바이더 체인이 도 6B의 단순화된 다이어그램에 도시되어 있다. 도 6B에 도시된 바와 같이, 111110의 디지털 입력 데이터에 대응하여, R의 온-저항을 각각 가지는 8개의 도전 트랜스미션 게이트(스위치 404-8과 406-8를포함하는)가 6.4V 와 5.6V 사이에 연결된다. 신호 6.4V 빼기 0.8V(6.4-5.6)의 1/8 배, 또는 6.4-0.1=6.3V가 노드 N2에 나타남으로써, 출력단(OUT)애서 나타난다. 이전의 예(111111의 입력) 뿐만 아니라 이러한 경우의 출력은 노드 N2에서 이용할 수 있다는 것을 주시하라. 그러나, 111111의 경우, N2는 탭전압 6.4V에 있고, 반면 111110의 경우, N2는 6.4-0.1=6.3V에 있다.

끝으로, 아날로그 신호 5.4V에 대응하는 입력 디지털 데이터 110101이라고 간주한다. A5="1", A4="1", 및 A3="0" 에 따라, 낸드 게이트(412-2)는 저항성 트랜스미션 게이트(404-7, 406-7)를 턴온시켜, 노드 N2와 N1을 5.6V 및 4-8V 기준전압에 각각 연결시킨다. A0-"1", A1="0", 및 A2="1" 에 따라, 낸드 게이트(414)는 트랜스미션 게이트(408-7)를 턴온시키고, 낸드게이트(412-9)는 트랜스미션 게이트(402-1)를 턴온시키고, 낸드개이트(412-15)는 트랜스미션 게이트(408-6)를턴온시킨다. 결과의 등가 저항 디바이더 체인이 단순화된 형태로 도 6C에 도시된다. 따라서, 노드 N3(도 5의 노드 NP6에 대응하는)의 전압, 및 이에 따른 출력단자(OUT)의 전압은, 5.6V 빼기 2x (5-6-4.8)/8] =0.2V, 또는 5.4V와 같다.

본 발명에 따른 DAC 구현의 많은 장점 중, 전력 소모의 감소는 아주 중요하다. 각 쌍의 기준신호 사이의 저항 디바이더가 디지털 입력 데이터에 관계없이 전류를 소모하는(dissipate) 종래의 구현과는 달리, 본 발명의 DAC에서는 단지 한쌍의 인접 디지털 신호 사이의 단일 저항 디바이더애 의해 전류가 소모된다. 본 발명의 각각의 DAC는 단일 출력을 구동하기 때문에, 도 5에 도시된 예시적인 실시예의 디바이더 체인의 각각의 저항 소자는 도 2에 도시된 종래의 DAC의 저항 소자보다 192배 높은 저항값을 갖는 저항 소자를 구비할 수 있다. 여기서 설명된 예시적인 시스템에서, 각각의 액티브 저항 디바이더가 6.4V 떨어진 탭대신에 0.8V 떨어진 탭사이에 있기 때문에 본 발명의 기술은 전력소모를 8배 감소시킨다.

또한, 본 발명의 DAC는, LCD 구동 시스템에서 사용될 때, 예컨대 다중-DAC 칩의 192개의 DAC에 의해 공유되는 글로벌 저항 전압 디바이더 체인을 제거한다. 도 4에 도시된 바와 같은 DAC(400)는 최소 회로소자를 이용하여, 모든 쌍의 코오스 아날로그 기준신호 사이에 미세(0.1V) 아날로그 기준신호를 제공한다. 이와 같이 이 회로는 회로 영역을 실질적으로 감소시키면서 각 출력(즉, LCD 폐널의 각 칼럼)에 대하여 반복될 수 있다. 도 2 및 도 3에 도시된 종래기술의 예는 각각의 64개의 아날로그 레벨에 대하여 6-입력 낸드 게이트(12개의 트랜지스터), 인버터(2개의 트랜지스터), 및 트랜스미션 게이트(2개의 트랜지스터)를 필요로 한다. 이것은 종래 기술을 구현하는데 있어서 DAC 당 14× 64=1024개의 맡은 트랜지스터가 추가된다.이것은 도 5에 나타낸 바와 같은 본 발명의 예시적인 각 DAC에 있어서 단지 184개의 트랜지스터와 비교된다.

본 발명의 또 다른 장점은 CMOS 트랜즈미션 게이트의 사용으로 저항 소자와 저항이 온도 및 공정변수에 의존하는 스위치 모두를 구현함에 따른 고유의 정확도이다. CMOS 트랜스미션 게이트는 항상 트랜지스터(NMOS 및 PMOS) 모두가 전도성이거나 또는 모두가 비전도성이 되도록 동작한다. PMOS 트랜지스터는 NMOS 트랜지스터의 본래의 높은 이득을 보상하기 위하여 NMOS 트랜지스터보다 큰 폭/길이 비(W/L)를 갖도록 설계된다. 즉, NMOS 및 PMOS 트랜지스터 모두는 거의 동일한 트랜스콘덕턴스를 갖도록 설계된다. 각각의 트렌스미션 게이트가 낮은(소오스 및 드레인) 전압에서 동작할 때, NMOS 트랜지스터는 저저항이고 PMOS 트랜지스터는 고저항 또는 오프이다. 높은 아날로그 전압에서, NMOS 트랜지스터는 고저항 또는 오프인 반면, PMOS 트랜지스터는 저저항이다. 중간 전압에서, NMOS 및 PMOS 트랜지스터 모두는 중간 저항을 갖는다. 이와 같이, 쌍의 트랜지스터, 즉 병렬의 NMOSS 및 PMOS는, 소오스 및 드레인 전압이 변화함에 따라 동일한 저항을 적당하게 제공한다. 전압에 따른 저항 변동에 기인하는 전압 에러는 0.1V(6-비트 DAC의 해상도)보다 매우 작으므로, 무시할 수 있다.

결론적으로 본 발명은 영역(을 감소시킴으로써 비용을 감소시킨다)과 전력 소모를 모두 실질적으로 감소시키는 디지털 아날로그 콘버터(DAC)를 제공한다. 특히 본 발명의 DAC는 많은 DAC가 필요한 LCD 드라이버 시스템에 사용하기에 적합하다. DAC는 코오스 아날로그 기준 신호 중 선택된 인접 쌍 사이에서 단일 저항 디바이더를 스위칭하여 원하는 미세 아날로그 출력 신호를 발생하는 회로를 포함한다. 이와 같이 단지 소정의 인접 쌍의 조잡한 아날로그 기준신호 중 선택된 인접쌍 사이에 단일 저항 디바이더를 연결함으로써, 본 발명은 전력 소모 및 회로 사이즈를 실질적으로 감소시킨다. 또한, 본 발명의 바람직한 실시예에 따른 DAC의 저항 디바이더 및 스위치는 모두 MOS 트랜지스터로 구성되어 DAC의 트래킹 및 정확도를 향상시킨다. 상기 사실이 본 발명의 바람직한 실시예의 완전한 설명이더라도, 다양한 방법, 변형 및 동일물을 사용하는 것이 가능하다. 이에 따라, 본 발명의 범위는 상기 설명에 대하여 한정되지 않지만, 대신 그들의 동등물의 완전한 범위에 따라, 첨부된 청구항에 대하여 한정된다.

Claims

출력을 구비한 변환기회로에 있어서,

대응하는 다수개의 아날로그 기준 신호를 수신하도록 연결된 다수개의 입력탭;

상기 다수의 입력탭에 연결된 각각의 입력단자들과 제 1 노드 N1에 연결된 각각의 출력단자들을 구비한 다수의 제 1 트랜지스터를 포함하는 제 1 스위치 뱅크;

상기 다수의 입력탭에 연결된 각각의 입력단자들과 제 2 노드 N2에 연결된 각각의 출력단자들을 구비한 다수의 제 2 트랜지스터를 포함하는 제 2 스위치 뱅크;

제 1 노드 N1과 제 2 노드 N2 사이에 연결되는 다수의 저항소자를 포함하며, 내부 노드들을 갖는 저항 디바이더 체인;

상기 저항 디바이더 체인의 내부 노드에 연결된 각각의 입력단자들과 각각의 출력단자들을 구비한 다수의 제 4 트랜지스터를 포함하는 제 3 스위치 탱크;

디지털 입력신호를 수신하고 그것에 응답하여, 선택된 한쌍의 인접 입력탭사이에 저항 디바이더 체인을 연결하도록 제 1 및 제 2 스위치 뱅크를 제어하는 디코더를 포함하며,

상기 제 1 스위치 뱅크 내의 각 스위치와 상기 저항 디바이더 체인내의 각 저항소자는 동일하게 구성된 트랜지스터로 이루어지는 것을 특징으로 하는 변환기회로.
제 1 항에 있어서, 상기 저항 디바이더 체인은 직렬로 연결된 MOS 트랜지스터를 포함하는 것을 특징으로 하는 변환기회로.
제 1 항에 있어서, 상기 저항 디바이더 체인의 상기 MOS 트랜지스터 중의 하나는 스위치 가능하도록 구성되어 턴오프될 때 개방회로를 형성하는 것을 특징으로 하는 변환기회로.
제 2 항에 있어서, 상기 저항 디바이더 체인은 직렬로 연결된 CMOS 트랜스미션 게이트를 포함하는 것을 특징으로 하는 변환기회로.
제 1 항에 있어서, 상기 다수개의 제 1 스위치는 다수개의 MOS 트랜지스터를 포함하는 것을 특징으로 하는 변환기회로.
제 1 항에 있어서, 상기 다수개의 제 1 트랜지스터는 CMOS 트랜스미션 게이트를 포함하는 것을 특징으로 하는 변환기회로.
제 1 항에 있어서, 상기 저항 디바이더 체인과 함께 상기 다수개의 제 1 트랜지스터는 저항 전압 디바이더를 형성하는 것을 특징으로 하는 변환기회로.
제 7 항에 있어서, 상기 다수개의 제 1 트랜지스터의 각각의 저항은 상기 저항 디바이더 체인의 각각의 저항소자의 저항과 실질적으로 동일한 것을 특징으로 하는 변환기회로.
디지털 신호를 아날로그 신호로 변환하는 방법에 있어서,

다수개의 기준탭에 대하여 다수개의 코오스 아날로그 기준 신호를 발생하는 단계;

상기 다수의 제 1 CMOS 트랜스미션 게이트를 사용하여 제 1 노드 및 제 2 노드에 상기 다수의 기준탭을 스위칭 가능하게 연결하는 단계;

상기 제 1 노드와 제 2 노드 사이에서 직렬로 연결되어 항상 턴온인 다수의 제 2 CMOS 트랜스미션 게이트를 포함하여 신호 디바이더 체인을 제공하는 단계; 및

상기 디지털 신호에 응답하여서 상기 다수개의 기준탭 중 인접쌍 사이에 상기 신호 디바이더 체인을 선택적으로 스위칭하여, 다수개의 미세 아날로그 기준신호를 발생하는 단계를 포함하는 것을 특징으로 하는 디지털 아날로그 변환방법.
제 9 항에 있어서, 다수개의 코오스 또는 미세 아날로그 기준 신호 중 하나의 신호를 출력으로 선택적으로 스위칭하는 단계를 더 포함하는 것을 특징으로 하는 디지털 아날로그 변환방법.
제 10 항에 있어서, 상기 다수개의 코오스 또는 미세한 아날로그 기준 신호중 하나의 신호를 출력으로 선택적으로 스위칭 하는 단계는,

상기 다수개의 코오스 아날로그 기준 신호 중 하나의 신호를 출력으로 스위칭할 때 상기 신호 디바이더 체인의 전류 경로를 단절하는 단계를 더 포함하는 것을 특징으로 하는 디지털 아날로그 변환방법.
제 10 항에 있어서, 상기 신호 디바이더 체인은 저항 전압 디바이더이고, 상기 스위칭 단계는 다수개의 스위치를 이용하여 수행되고, 상기 방법은 상기 저항 전압 디바이더와 상기 다수개의 스위치의 저항을 결합하여 상기 다수개의 미세한 아날로그 기준 신호를 발생하는 단계를 더 포함하는 것을 특징으로 하는 디지털 아날로그 변환방법.
디지털 신호를 아날로그 신호로 변환하는 방법에 있어서,

저항 전압 디바이더 체인에 의해 다수개의 기준 신호를 발생하는 단계; 및,

선택회로를 이용하여 다수개의 아날로그 기준 신호 중의 하나를 출력으로 선택하는 단계를 포함하고,

상기 발생 단계는 상기 선택회로의 저항과 상기 저항 전압 디바이더 체인을 결합하여 상기 다수개의 아날로그 기준신호를 발생하는 단계를 포함하는 것을 특징으로 하는 디지털 아날로그 변환방법.
제 13 항에 있어서, 다수개의 탭에 다수개의 코오스 아날로그 기준 신호 제공하는 단계; 및,

인접한 한쌍의 탭 사이에 상기 저항 전압 디바이더를 선택적으로 스위칭하는 단계를 더 포함하는 것을 특징으로 하는 디지털 아날로그 변환방법.
제 1 항에 있어서, 상기 제 2 스위치뱅크 내의 각 스위치는 동일하게 형성된 트랜지스터로 구성되는 것을 특징으로 하는 변환기회로.
제 15 항에 있어서, 상기 제 3 스위치뱅크 내의 각 스위치는 동일하게 형성된 트랜지스터로 구성되는 것을 특징으로 하는 변환기회로.
제 16 항에 있어서, 상기 제 1, 제 2 및 제 3 스위치뱅크 내의 각 스위치와, 상기 저항 디바이더 체인 내의 각 저항소자는 병렬연결된 NMOS 및 PMOS 트랜지스터의 쌍으로 된 CMOS 트렌스미션 게이트로 구성되고, 모든 NMOS 트랜지스터는 실질적으로 동일한 크기를 가지며, 모든 PMOS 트랜지스터는 동일한 크기를 갖는 것을 특징으로 하는 변환기회로.
제 17 항에 있어서, 스위칭 가능한 CMOS 트랜스미션 게이트인 하나의 저항소자를 제외한 상기 직렬연결된 나머지 저항소자의 각각은 항상 턴온되며, 상기 CMOS 트랜스미션 게이트는 저전위에 연결된 게이트 터미널을 갖는 PMOS 트랜지스터와,고전위에 연결된 게이트 터미널을 갖는 NMOS 트랜지스터로 구성되는 것을 특징으로 하는 변환기회로.
대응하는 다수개의 아날로그 기준 신호를 수신하도록 연결된 다수개의 입력탭;

상기 다수의 입력탭에 연결된 각각의 입력단자들과 제 1 노드 N1에 연결된 각각의 출력단자들을 구비한 다수의 제 1 CMOS 트랜스미션 게이트를 포함하는 제 1 스위치 뱅크;

상기 다수의 입력탭에 연결된 각각의 입력단자들과 제 2 노드 N2에 연결된 각각의 출력단자들을 구비한 다수의 제 2 CMOS 트랜스미션 게이트를 포함하는 제 2 스위치 뱅크;

제 1 노드 N1과 제 2 노드 N2 사이에 연결되는 다수의 저항소자를 포함하며, 내부 노드들을 갖는 저항 디바이더 체인;

상기 저항 디바이더 체인의 내부 노드에 연결된 각각의 입력단자들과 각각의 출력단자들을 구비한 다수의 제 4 CMOS 트랜스미션 게이트를 포함하는 제 3 스위치 뱅크;

디지털 입력신호를 수신하고 그것에 응답하여, 선택된 한쌍의 인접 입력탭사이에 저항 디바이더 체인을 연결하도록 제 1 및 제 2 스위치 뱅크를 제어하는 디코더를 포함하며,

스위치 가능한 CMOS 트랜스미션 게이트인 하나의 저항소자를 제외한 상기 직렬연결된 나머지 저항소자의 각각은 항상 턴온되며, 상기 CMOS 트랜스미션 게이트는 저전위에 연결된 게이트 터미널을 갖는 PMOS 트랜지스터와, 고전위에 연결된 게이트 터미널을 갖는 NMOS 트랜지스터로 구성되는 것을 특징으로 하는 디지털 아날로그 변환기.
다수의 디지털 아날로그 변환기를 포함하는 LCD 드라이버에 있어서, 각각의 디지털 아날로그 변환기는,

대응하는 다수개의 아날로그 기준 신호를 수신하도록 연결된 다수개의 입력탭;

상기 다수의 입력탭에 연결된 각각의 입력단자들과 제 1 노드 N1에 연결된 각각의 출력단자들을 구비한 다수의 제 1 트랜지스터를 포함하는 제 1 스위치 뱅크;

상기 다수의 입력탭에 연결된 각각의 입력단자들과 제 2 노드 N2에 연결된 각각의 출력단자들을 구비한 다수의 제 2 트랜지스터를 포함하는 제 2 스위치 뱅크;

제 1 노드 N1과 제 2 노드 N2 사이에 연결되는 다수의 저항소자를 포함하며, 내부 노드들을 갖는 저항 디바이더 체인;

상기 저항 디바이더 체인의 내부 노드에 연결된 각각의 입력단자들과 각각의 출력단자들을 구비한 다수의 제 4 트랜지스터를 포함하는 제 3 스위치 뱅크;

디지털 입력신호를 수신하고 그것에 응답하여, 선택된 한쌍의 인접 입력탭사이에 저항 디바이더 체인을 연결하도록 제 1 및 제 2 스위치 탱크를 제어하는 디코더를 포함하며,

상기 제 1 스위치 뱅크 내의 각 스위치와 상기 저항 디바이더 체인내의 각 저항소자는 동일하게 형성된 트랜지스터로 구성되는 것을 특징으로 하는 LCD 드라이버.
제 20 항에 있어서,

상기 디코더는 상기 디지털 입력신호의 일 세트의 최상위 비트에 응하여 복수의 제어신호를 생성하며, 상기 복수의 제어신호의 각각은 상기 제 1 스위치 뱅크내의 하나의 스위치와 상기 제 2 스위치 뱅크 내의 하나의 스위치를 제어하기 위해 사용되는 것을 특징으로 하는 LCD 드라이버.
제 20 항에 있어서, 각각의 디지털 아날로그 변환기 출력은 LCD 패널의 칼럼을 구동하는 것을 특징으로 하는 LCD 드라이버.
제 20 항에 있어서, 상기 스위칭 회로와 상기 저항 디바이더 체인은 MOS 트랜지스터를 포함하는 것을 특징으로 하는 LCD 드라이버.
제 23 항에 있어서, 상기 스위칭 회로의 스위치와 저항 디바이더 체인의 저항 소자는 CMOS 트랜스미션 게이트를 포함하는 것을 특징으로 하는 LCD 드라이버.
제 1 항에 있어서,

상기 디코더는 상기 디지털 입력신호의 일 세트의 최상위 비트에 응하여 복수의 제어신호를 생성하며, 상기 복수의 제어신호의 각각은 상기 제 1 스위치 뱅크내의 하나의 스위치와 상기 제 2 스위치 뱅크 내의 하나의 스위치를 제어하기 위해 사용되는 것을 특징으로 하는 변환기회로.