JP5559823B2

JP5559823B2 - デジタル／アナログコンバータ

Info

Publication number: JP5559823B2
Application number: JP2012008259A
Authority: JP
Inventors: 文生米野
Original assignee: Tokyo Electron Ltd
Current assignee: Tokyo Electron Ltd
Priority date: 2012-01-18
Filing date: 2012-01-18
Publication date: 2014-07-23
Anticipated expiration: 2032-01-18
Also published as: JP2013150119A

Description

本発明は、デジタル／アナログコンバータに関する。

Ｎビットのデジタル信号の入力に従って、対応する２^N諧調の電圧を出力するデジタル／アナログコンバータでは、一般的に直流電源に２^N個の抵抗が直列接続され、各抵抗により分圧された電圧を出力する。しかし斯かる構成では抵抗及びスイッチ等が夫々２^N個必要である。従って諧調数の増加に伴い回路が大型化するという問題がある。

このような問題を解決するために、分圧を２段階に分けて行う構成が存在し、例えば特許文献１に記載されている。図１２は特許文献１におけるデジタル／アナログ変換器を示す回路図である。特許文献１に記載のデジタル／アナログ変換器は、電圧源Ｖ５１と直列に接続された複数の抵抗Ｒ５１、Ｒ５２、Ｒ５３及びＲ５４からなる第１抵抗列の両端及び各抵抗Ｒ５１〜Ｒ５４間における端子Ｔ５１、Ｔ５２、Ｔ５３、Ｔ５４及びＴ５５の夫々に第１スイッチングネットワークを構成するスイッチＳ５１、Ｓ５２、Ｓ５３、Ｓ５４及びＳ５５が接続され、第１スイッチングネットワークに両端が接続された複数の抵抗からなる第２抵抗列の各抵抗Ｒ６１、Ｒ６２及びＲ６３を備える。また、第２抵抗列の両端及び各抵抗間の端子Ｔ６１、Ｔ６２、Ｔ６３及びＴ６４毎に一端が接続され、他端が出力端Ｔ７１に接続された第２スイッチングネットワークのスイッチＳ６１、Ｓ６２、Ｓ６３及びＳ６４を備える。

このデジタル／アナログ変換器は、入力されたデジタル信号に従い、スイッチＳ５１及びＳ５２、Ｓ５２及びＳ５３、Ｓ５３及びＳ５４、Ｓ５４及びＳ５５の４通りの組合せのうちいずれかのスイッチをオンにする。さらにデジタル信号に従い第２スイッチングネットワークにおけるスイッチＳ６１〜Ｓ６４のいずれか１つのスイッチをオンにする。このように第１及び第２抵抗列を用いて２段階の分圧を行うことにより、回路を大型化することなく諧調数を増すことができる。

特開平１１−１６３７３０号公報

しかし、各スイッチが例えばＣＭＯＳスイッチである場合、通電時にオン抵抗が生じる。特許文献１に記載のデジタル／アナログ変換器は、第２抵抗列の両端が第１スイッチングネットワークにおける２つのスイッチと接続されている。従ってこの２つのスイッチに生じるオン抵抗の影響により、出力される電圧値にデジタル信号に従って出力されるべき電圧値との誤差が発生するという問題が生じる。

本発明は斯かる事情に鑑みてなされたものであり、入力されたデジタル信号に従って正確な値の電圧を出力するデジタル／アナログコンバータを提供することを目的とする。

本発明に係るデジタル／アナログコンバータは、直列に接続され、電圧が印加されるＮ個（Ｎ：２以上の整数）の抵抗と、オン抵抗を有し、前記Ｎ個の抵抗夫々の両端に夫々が接続されたＮ＋１個の第１スイッチと、入力された複数ビットのデジタル信号に従って、特定の抵抗の両端に接続された２つの第１スイッチを選択的にオンにするよう制御するデコーダと、オンにされた前記２つの第１スイッチを通じてアナログ電圧が出力される出力端とを備えたデジタル／アナログコンバータにおいて、前記第１スイッチ夫々と等しい値のオン抵抗を有し、前記Ｎ＋１個の第１スイッチ夫々を介して、前記Ｎ個の抵抗夫々の両端と１個又は直列に接続されたＭ個（Ｍ：２以上の整数）の両端とが接続された第２スイッチと、１個又はＭ個の第２スイッチ夫々の両端に各一端が接続され、前記出力端に他端が接続された２個又はＭ＋１個の第３スイッチとを備え、前記デコーダは、入力されたデジタル信号に従って、第２及び第３スイッチのうち複数個のスイッチを選択的にオンにするよう制御するようにしてあることを特徴とする。

本発明によれば、印加された電圧を抵抗によって分圧し、さらに入力されたデジタル信号に従ってデコーダが第１から第３スイッチの制御を行うことにより、第２スイッチ及び第２スイッチの両端に接続された第１スイッチのオン抵抗により分圧した電圧を第３スイッチを通じて出力するので、スイッチのオン抵抗が電圧の誤差を生じる要因とならない。従ってデジタル信号に従って正確な値の電圧を出力することができる。加えて、本発明によれば、第１及び第２スイッチのオン抵抗の全てが同様に値が変化することにより、温度又は電圧の変化が分圧に影響を与えないので、出力される電圧に誤差が生じないようにすることができる。

本発明に係るデジタル／アナログコンバータは、前記第２スイッチ夫々のオン抵抗の値は前記抵抗の値より大きいことを特徴とする。

本発明によれば、前記第２スイッチ夫々のオン抵抗の値を前記抵抗の値より大きくすることにより、分圧の際に生じる誤差を無視できるほど小さくすることができる。

本発明に係るデジタル／アナログコンバータによれば、抵抗によって分圧し、さらに第１及び第２スイッチのオン抵抗により分圧した電圧を第３スイッチを通じて出力するので、スイッチのオン抵抗が電圧の誤差を生じる要因とならない。従ってデジタル信号に従って正確な値の電圧を出力することができる。

本実施の形態に係るデジタル／アナログコンバータを示す回路図である。デコーダを含めた本実施の形態に係るデジタル／アナログコンバータを示す回路図である。入力されたデジタル信号が「００００」である場合のデジタル／アナログコンバータを示す回路図である。入力されたデジタル信号が「０００１」である場合のデジタル／アナログコンバータを示す回路図である。入力されたデジタル信号が「００１０」である場合のデジタル／アナログコンバータを示す回路図である。入力されたデジタル信号が「００１１」である場合のデジタル／アナログコンバータを示す回路図である。入力されたデジタル信号が「０１００」である場合のデジタル／アナログコンバータを示す回路図である。入力されたデジタル信号が「１０００」である場合のデジタル／アナログコンバータを示す回路図である。入力されたデジタル信号が「１１００」である場合のデジタル／アナログコンバータを示す回路図である。デジタル信号、スイッチのオン／オフ及び出力端の電圧を示す表である。本実施の形態に係るデジタル／アナログコンバータの他の例を示す回路図である。従来のデジタル／アナログ変換器を示す回路図である。

以下、本発明の実施の形態について説明する。図１は本実施の形態に係る４ビットのデジタル／アナログコンバータを示す回路図である。本実施の形態に係るデジタル／アナログコンバータは、抵抗Ｎ個（Ｎ：２以上の整数）、第２スイッチＭ個（Ｍ：正の整数）とするとＮ＝４、Ｍ＝２の場合であり、４ビットのデジタル信号が入力され、抵抗で４諧調、第１及び第２スイッチで４諧調の分圧を行い、１６諧調の電圧を出力する。

本実施の形態に係るデジタル／アナログコンバータは、夫々同じ抵抗値ｒを持ち、直列に接続された４個の抵抗Ｒ１１、Ｒ１２、Ｒ１３及びＲ１４を備え、該４個の抵抗の夫々の両端に設けられた端子Ｔ１１、Ｔ１２、Ｔ１３、Ｔ１４及びＴ１５の５点に第１スイッチＳ１１、Ｓ１２、Ｓ１３、Ｓ１４及びＳ１５の夫々の一端が接続されている。また、端子Ｔ１１には電圧Ｖの電源Ｖ１１が接続され、端子Ｔ１５は接地されている。

一方、第２スイッチＳ２１及びＳ２２が直列に接続されたスイッチ列の夫々の両端には端子Ｔ２１、Ｔ２２、Ｔ２３が設けられ、第１スイッチＳ１１〜Ｓ１５の他端は交互に端子Ｔ２１及びＴ２３と接続される。即ち第２スイッチＳ２１及びＳ２２が直列に接続されたスイッチ列の一端Ｔ２１にはスイッチＳ１１、Ｓ１３及びＳ１５の他端が接続され、スイッチ列の他端Ｔ２３にはスイッチＳ１２及びＳ１４の他端が接続される。端子Ｔ２１及びＴ２３は夫々第３スイッチＳ３１及びＳ３３を介して出力端Ｔ３１と接続され、スイッチＳ２１とＳ２２との間に設けられた端子Ｔ２２は、スイッチＳ３２を介して出力端Ｔ３１と接続される。

本実施の形態における第１から第３の全てのスイッチはＣＭＯＳスイッチであり、通電時に等しいオン抵抗Ｒを生じる。出力端Ｔ３１はインピーダンスを抑えるためにボルテージフォロワ型に構成されたオペアンプＡ１１と接続されている。

Ｒはｒより十分大きい値であり、例えばｒ＝４Ω、Ｒ＝４ｋΩである。抵抗Ｒ１１〜Ｒ１４のうち例えば抵抗Ｒ１４の両端に接続された２つのスイッチＳ１４及びＳ１５をオンにした場合、スイッチＳ１４、Ｓ２１、Ｓ２２及びＳ１５の４つのスイッチからなる直列回路と抵抗Ｒ１４とが並列接続になる。ここで前者の抵抗値は４Ｒ、後者の抵抗値はｒである。並列接続された両者の合成抵抗の値ｒ´は以下の（１）式によって示される。ｒ´は抵抗Ｒ１１〜Ｒ１４の抵抗値ｒとほぼ等しく、スイッチＳ１４及びＳ１５をオンにした場合であっても抵抗Ｒ１１〜Ｒ１４により分圧された電圧値に誤差が生じず、電圧を均等に分圧することができるので、分圧の際に生じる誤差を抑えることができる。従って第１スイッチＳ１１〜Ｓ１５の夫々がオンかオフかによらず、端子Ｔ１１〜Ｔ１５の夫々の電圧は、夫々Ｖ、３／４Ｖ、２／４Ｖ、１／４Ｖ、０である。

各スイッチのオン／オフは入力された４ビットのデジタル信号に従ってデコーダ１が制御する。図２はデコーダ１を含めた本実施の形態に係るデジタル／アナログコンバータを示す回路図である。

第１スイッチＳ１１〜Ｓ１５のオン／オフの制御は、デコーダ１を構成する上位デコーダ１１にて行われる。デコーダ１に入力された４ビットのデジタル信号のうち、第１及び第２ビットの信号が上位デコーダ１１に入力される。上位デコーダ１１は入力された第１及び第２ビットの信号に従い、第１スイッチＳ１１からＳ１５のうち特定の抵抗の両端に接続された２つのスイッチを選択的にオンにする。具体的には第１及び第２ビットが「００」の場合は、上位デコーダ１１はスイッチＳ１４及びＳ１５をオンにし、「０１」の場合はＳ１３及びＳ１４をオンにし、「１０」の場合はＳ１２及びＳ１３をオンにし、「１１」の場合はＳ１１及びＳ１２をオンにするよう、オン／オフの制御を行う。

第２ビットが「０」である場合（スイッチＳ１２及びＳ１３、Ｓ１４及びＳ１５をオンにする場合）は、オンにした２つの第１スイッチのうち高電圧側のスイッチＳ１２及びＳ１４は端子Ｔ２１に接続される。「１」である場合（スイッチＳ１１及びＳ１２、Ｓ１３及びＳ１４をオンにする場合）は、オンにした２つの第１スイッチのうち高電圧側のスイッチＳ１１及びＳ１３は端子Ｔ２３に接続される。

第２スイッチＳ２１及びＳ２２と第３スイッチＳ３１〜Ｓ３３とのオン／オフの制御はデコーダ１を構成する下位デコーダ２１にて行われる。下位デコーダ２１には、第２から第４ビットの信号が入力される。下位デコーダ２１は、第２ビットの値毎に、第３及び第４ビットの値に従った夫々４通りのオン／オフの制御を行う。夫々４通りの組合せは、第１スイッチにより分圧された電圧をさらに４段階に分圧するように予め設定されている。

第２ビットが「０」の場合
第３及び第４ビットが「００」のときは、下位デコーダ２１は、スイッチＳ２２及びＳ３３をオンにする。
第３及び第４ビットが「０１」のときは、下位デコーダ２１は、スイッチＳ２１、Ｓ２２及びＳ３３をオンにする。
第３及び第４ビットが「１０」のときは、下位デコーダ２１は、スイッチＳ２１、Ｓ２２及びＳ３２をオンにする。
第３及び第４ビットが「１１」のときは、下位デコーダ２１は、スイッチＳ２１、Ｓ２２及びＳ３１をオンにする。

第２ビットが「１」の場合
第３及び第４ビットが「００」のときは、下位デコーダ２１は、スイッチＳ２２及びＳ３１をオンにする。
第３及び第４ビットが「０１」のときは、下位デコーダ２１は、スイッチＳ２１、Ｓ２２及びＳ３１をオンにする。
第３及び第４ビットが「１０」のときは、下位デコーダ２１は、スイッチＳ２１、Ｓ２２及びＳ３２をオンにする。
第３及び第４ビットが「１１」のときは、下位デコーダ２１は、スイッチＳ２１、Ｓ２２及びＳ３３をオンにする。

図３はデコーダ１に入力されたデジタル信号が「００００」である場合のデジタル／アナログコンバータを示す回路図である。デコーダ１に入力されたデジタル信号が「００００」である場合、前述の通り、上位デコーダ１１が第１スイッチＳ１４及びＳ１５をオンにする。さらに下位デコーダ２１が第２及び第３スイッチのうちスイッチＳ２２及びＳ３３をオンにする。この場合、出力端Ｔ３１の電圧はスイッチＳ３３を介した端子Ｔ２３と等電圧であり、さらにスイッチＳ１５を介した端子Ｔ１５と等電圧であるので、出力端Ｔ３１の電圧は０となる。

図４はデコーダ１に入力されたデジタル信号が「０００１」である場合のデジタル／アナログコンバータを示す回路図である。デコーダ１に入力されたデジタル信号が「０００１」である場合、第１スイッチＳ１４及びＳ１５をオンにし、第２及び第３スイッチのうちスイッチＳ２１、Ｓ２２及びＳ３３をオンにする。従って４つのスイッチＳ１４、Ｓ２１、Ｓ２２及びＳ１５が直列回路になる。これら４つのスイッチのオン抵抗により、０からＶ／４までの電圧をさらに４諧調に分圧し、端子Ｔ２３、Ｔ２２及びＴ２１の電圧は夫々Ｖ／１６、２Ｖ／１６、３Ｖ／１６である。この場合は、スイッチＳ３３をオンにしているので、出力端Ｔ３１の電圧は端子Ｔ２３と同じくＶ／１６となる。

図５はデコーダ１に入力されたデジタル信号が「００１０」である場合のデジタル／アナログコンバータを示す回路図である。この場合、上位デコーダ１１は第１スイッチＳ１４及びＳ１５をオンにし、下位デコーダ２１は第２及び第３スイッチのうち、スイッチＳ２１、Ｓ２２及びＳ３２をオンにする。出力端Ｔ３１の電圧はスイッチＳ３２をオンにしているので、端子Ｔ２２と同じく２Ｖ／１６となる。

図６はデコーダ１に入力されたデジタル信号が「００１１」である場合のデジタル／アナログコンバータを示す回路図である。デコーダ１に入力されたデジタル信号が「００１１」である場合、第１スイッチＳ１４及びＳ１５をオンにし、第２及び第３スイッチのうち、スイッチＳ２１、Ｓ２２及びＳ３１をオンにする。出力端Ｔ３１の電圧はスイッチＳ３１をオンにしているので、端子Ｔ２１と同じく３Ｖ／１６となる。

図７はデコーダ１に入力されたデジタル信号が「０１００」である場合のデジタル／アナログコンバータを示す回路図である。デコーダ１に入力されたデジタル信号が「０１００」である場合、上位デコーダ１１は第１スイッチＳ１３及びＳ１４をオンにする。一方下位デコーダ２１は第２及び第３スイッチのうちスイッチＳ２２及びＳ３１をオンにするので、出力端Ｔ３１の電圧は端子Ｔ１４と同じく４／１６Ｖ（＝Ｖ／４）となる。

入力されたデジタル信号が「０１０１」の場合、下位デコーダ２１は、スイッチＳ２１、Ｓ２２及びＳ３１をオンにするので、出力端Ｔ３１の電圧は５Ｖ／１６となる。
入力されたデジタル信号が「０１１０」の場合、下位デコーダ２１は、スイッチＳ２１、Ｓ２２及びＳ３２をオンにするので、出力端Ｔ３１の電圧は６Ｖ／１６となる。
入力されたデジタル信号が「０１１１」の場合、下位デコーダ２１は、スイッチＳ２１、Ｓ２２及びＳ３３をオンにするので、出力端Ｔ３１の電圧は７Ｖ／１６となる。

図８はデコーダ１に入力されたデジタル信号が「１０００」である場合のデジタル／アナログコンバータを示す回路図である。デコーダ１に入力されたデジタル信号が「１０００」である場合、第１スイッチＳ１２及びＳ１３をオンにする。この場合は下位デコーダ２１は前述した、第１及び第２ビットが「００」である場合と同じ制御を行う。即ち第３及び第４ビットが「００」であるので、スイッチＳ２２及びＳ３３をオンにする。これにより出力端Ｔ３１の電圧は８／１６Ｖ（＝２／４Ｖ）となる。デコーダ１に入力されたデジタル信号が「１００１」、「１０１０」及び「１０１１」の場合も、下位デコーダ２１は第１及び第２ビットが「００」である場合と同じ制御を行い、出力端Ｔ３１の電圧は夫々９／１６Ｖ、１０／１６Ｖ、１１／１６Ｖとなる。

図９はデコーダ１に入力されたデジタル信号が「１１００」である場合のデジタル／アナログコンバータを示す回路図である。デコーダ１に入力されたデジタル信号が「１１００」である場合、図９に示すように、Ｓ１１及びＳ１２のスイッチをオンにする。この場合は下位デコーダ２１は、第２及び第３スイッチは前述した第１及び第２ビットが「０１」である場合と同じ制御を行い、出力端Ｔ３１の電圧は１２／１６Ｖ（＝３／４Ｖ）となる。同様にデコーダ１に入力されたデジタル信号が「１１０１」、「１１１０」及び「１１１１」の場合も、下位デコーダ２１は第１及び第２ビットが「０１」である場合と同じ制御を行い、出力端Ｔ３１の電圧は夫々１３／１６Ｖ、１４／１６Ｖ、１５／１６Ｖとなる。このようにして、入力されたデジタル信号に従って出力電圧の値をアナログ化し、Ｖ／１６毎に異なる１６諧調の電圧を出力端から出力することができる。

例えば、デコーダ１に入力されるデジタル信号が「０００１」である場合、スイッチＳ１４、Ｓ１５、Ｓ２１、Ｓ２２及びＳ３３がオンにされ、４つのスイッチＳ１４、Ｓ２１、Ｓ２２及びＳ１５が直列接続される。この場合、該４つのスイッチのオン抵抗Ｒは等しく、また、分圧にあたり該４つのスイッチのオン抵抗Ｒ以外の抵抗を生じる素子が不要のため、該４つのスイッチのオン抵抗Ｒにより分圧を均等に行うことができる。スイッチＳ１４又はＳ１５に代えてスイッチＳ１１、Ｓ１２又はＳ１３が接続された場合も同様である。なおスイッチのオン抵抗は一般に温度又は電圧により値が変化するが、各スイッチのオン抵抗Ｒは全て同様に値が変化するので、温度又は電圧の変化が分圧に影響を与えない。従って出力される電圧に誤差が生じない。

図１０はデジタル信号、スイッチのオン／オフ及び出力端の電圧を示す表である。入力されたデジタル信号に従ってデコーダ１がスイッチのオン／オフを表に示す通りに行うことにより、合計４ビットのデジタル信号に従って１６諧調のいずれかの電圧を出力することができる。

本実施の形態に係るデジタル／アナログコンバータについて、デコーダに入力されるデジタル信号が４ビットの場合について説明したが、このような構成に限らない。図１１は本実施の形態に係るデジタル／アナログコンバータの他の例を示す回路図である。このデジタル／アナログコンバータは、７ビットのデジタル信号がデコーダ１に入力され、８個の抵抗、９個の第１スイッチ、１４個の第２スイッチ及び１５個の第３スイッチを備える。この場合第１スイッチで８諧調に分圧し、第２及び第３スイッチによりさらに１６諧調に分圧することにより、積である１２８諧調の値のいずれかの電圧を出力することができる。上位デコーダ１１は第１から第３ビットの値により第１スイッチを制御し、下位デコーダ２１は第３から第７ビットの値により第２及び第３スイッチを制御する。

上位デコーダ１１に第１から第ｘビットが入力され、下位デコーダ２１に第ｘビットから第ｘ＋ｙビットが入力される、（ｘ＋ｙ）ビットのデジタル信号がデコーダ１に入力される場合、上位デコーダ１１は最大で２^x（＝Ｎ）個の抵抗の両端に夫々接続された２^x＋１（＝Ｎ＋１）個の第１スイッチを制御し、２^x諧調の分圧を行う。一方、下位デコーダ２１は最大で２^y−２（＝Ｍ）個の第２スイッチ及び２^y−１（＝Ｍ＋１）個の第３スイッチの合計２^y+1−３個のスイッチを制御し、２^y諧調の分圧を行う。従って最大で２^x+y諧調の分圧を行い、デジタル信号に従っていずれかの値の電圧を出力することができる。

抵抗及び第２スイッチの個数は必ずしも最大の個数まで設ける必要はない。従って例えばデコーダ１に入力されるデジタル信号がｘ＝４、ｙ＝４の８ビットの信号の場合、抵抗及び第２スイッチを最大個数とすることで、本来２５６諧調にアナログ化された電圧を出力することができるが、抵抗を８個、第２スイッチを６個設け、６４諧調の電圧を出力するように構成してもよい。

本発明に係るデジタル／アナログコンバータによれば、スイッチのオン抵抗が電圧の誤差を生じる要因とならない。従ってデジタル信号に従って正確な値の電圧を出力することができる。

Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４，Ｒ５１、Ｒ５２、Ｒ５３、Ｒ５４、Ｒ６１，Ｒ６２．Ｒ６３抵抗
Ｓ１１、Ｓ１２、Ｓ１３、Ｓ１４第１スイッチ
Ｓ２１、Ｓ２２第２スイッチ
Ｓ３１、Ｓ３２、Ｓ３３第３スイッチ
Ｓ５１、Ｓ５２、Ｓ５３、Ｓ５４、Ｓ５５、Ｓ６１、Ｓ６２、Ｓ６３，Ｓ６４スイッチ
Ｔ１１、Ｔ１２、Ｔ１３、Ｔ１４、Ｔ１５、Ｔ２１、Ｔ２２、Ｔ２３、Ｔ３１端子
Ｖ１１電源
Ａ１１オペアンプ
１デコーダ
１１上位デコーダ
２１下位デコーダ

Claims

直列に接続され、電圧が印加されるＮ個（Ｎ：２以上の整数）の抵抗と、
オン抵抗を有し、前記Ｎ個の抵抗夫々の両端に夫々が接続されたＮ＋１個の第１スイッチと、
入力された複数ビットのデジタル信号に従って、特定の抵抗の両端に接続された２つの第１スイッチを選択的にオンにするよう制御するデコーダと、
オンにされた前記２つの第１スイッチを通じてアナログ電圧が出力される出力端とを備えたデジタル／アナログコンバータにおいて、
前記第１スイッチ夫々と等しい値のオン抵抗を有し、前記Ｎ＋１個の第１スイッチ夫々を介して、前記Ｎ個の抵抗夫々の両端と１個又は直列に接続されたＭ個（Ｍ：２以上の整数）の両端とが接続された第２スイッチと、
１個又はＭ個の第２スイッチ夫々の両端に各一端が接続され、前記出力端に他端が接続された２個又はＭ＋１個の第３スイッチとを備え、
前記デコーダは、入力されたデジタル信号に従って、第２及び第３スイッチのうち複数個のスイッチを選択的にオンにするよう制御するようにしてある
ことを特徴とするデジタル／アナログコンバータ。
前記第２スイッチ夫々のオン抵抗の値は前記抵抗の値より大きい
ことを特徴とする請求項１に記載のデジタル／アナログコンバータ。