CN1223755A - 开关电流δ－σ调制器 - Google Patents

开关电流δ－σ调制器 Download PDF

Info

Publication number
CN1223755A
CN1223755A CN97196001A CN97196001A CN1223755A CN 1223755 A CN1223755 A CN 1223755A CN 97196001 A CN97196001 A CN 97196001A CN 97196001 A CN97196001 A CN 97196001A CN 1223755 A CN1223755 A CN 1223755A
Authority
CN
China
Prior art keywords
digital
signal
analog
output signal
modulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97196001A
Other languages
English (en)
Other versions
CN1146114C (zh
Inventor
谭年熊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN1223755A publication Critical patent/CN1223755A/zh
Application granted granted Critical
Publication of CN1146114C publication Critical patent/CN1146114C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/32—Delta-sigma modulation with special provisions or arrangements for power saving, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains, by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • H03M3/418—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type all these quantisers being single bit quantisers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

一个噪声限制开关电流△－∑调制器,例如用于超频采样模数转换器。调制器包括具有较大偏置电流的第一积分器和一个或多个具有较小偏置电流的第二积分器。根据本发明的调制器降低了功耗和芯片面积。

Description

开关电流Δ-∑调制器
本发明涉及开关电流Δ-∑调制器，例如用于超频抽样模数(A/D)转换器，特别地，本发明提供了一种减小功耗和芯片面积的Δ-∑调制器。
传统上，模拟电路被广泛地应用于信号处理。可是近来，数字信号处理电路开始与模拟处理电路结合使用。设计构造高密度数字电路相当便宜，但是设计构造模拟电路元件却相当昂贵。因此，在许多信号处理应用中，源电路和目标电路采用模拟电路，但许多信号处理功能却通过数字电路来实现。因此模数(A/D)转换器和数模(D/A)转换器是非常重要的信号处理元件。
传统的恩奎斯特A/D转换器一般要求高精度的模拟元件和高性能的去假频滤波器。因此，优选使用超频抽样A/D转换器，因为它不需要高精度的模拟元件和高性能的去假频滤波器。超频抽样A/D转换器要求相对来讲并不昂贵的高性能数字电路。一个超频抽样A/D转换器，通常包括一个Δ-∑调制器(模拟电路)和一个数字分样滤波器。为了实现Δ-∑调制器通常需要使用开关电容(SC)技术。然而，开关电容(SC)技术要求的线性电容并不适用于数字互补金属氧化物半导体(CMOS)基线制造工艺。为了实现线性电容，在数字CMOS基线制造工艺需要一些额外的步骤，这就增加了成本。为了在一个全数字CMOS基线制造工艺中实现Δ-∑调制器，需要一种开关电流(SI)技术，其中电流是信号的载体。关于开关电流Δ-∑调制器的详细论述请参看Nianxiong Tang(1994)所写的“超频抽样A/D转换器和电流模式技术”和一些相关出版物。
电路噪声(例如热噪声)比量化噪声更加限制动态范围。在开关电流电路中，通过增加偏置电流可以在不降低速度的基础上使动态范围得到增加，从而增加最大输入电流。上面所述的出版物表明偏置电流每增加一倍，任何开关电流电路的动态范围在没有速度损失的情况下可以提高3dB。对于高阶Δ-∑调制器，热噪声比量化噪声更限制性能。调制器的动态范围由组成的开关电流电路的动态范围所决定。然而，通过增加一个Δ-∑调制器中所有开关电流电路的偏置电流来获得高的动态范围，将导致大的功耗和芯片面积的低效使用。
通过在超频抽样模数(A/D)转换器中引入开关电流(SI)Δ-∑调制器，本发明克服了上面所描述的问题，并且提供了其他的一些优点。在两个例示的实施例中，本发明包括一个有相对较大偏置电流的第一积分器，从而有一个相对较大的动态范围。例示的调制器还包括一个或多个有相对较小偏置电流的第二积分器。本发明的调制器减小了功耗和芯片面积。所节省的功耗和芯片面积随着积分器个数(也就是调制器的级数)的增加而增加。
通过阅读下面对优选的实施例的详细描述，并且结合附图，可以获到对本发明更加全面的理解。所附图中相同符号表示相同的元件，其中：
图一是根据本发明实施例的噪声限制开关电流Δ-∑调制器方框图；
图二是根据本发明实施例的四阶Δ-∑调制器方框图。
根据本发明实施例的噪声限制开关电流Δ-∑调制器如图一所示。图中调制器10是一个二阶调制器，包括第一加法器12和第二加法器18，第一积分器14和第二积分器20，第一放大器16和第三放大器22，以及一个1比特的电流量化器24。调制器还包括第一数模转换器26和第二数模转换器28，以及一个第二放大器30。
第一加法器12接收到一个输入电流信号，并将输入电流信号与D/A转换器26的输出信号相加，D/A转换器26的输出信号是对电流量化器24的数字输出信号进行数模转换的结果。特别地，第一加法器12把D/A转换器26的转换结果从输入电流信号中减掉，产生第一相加信号。第一积分器14对第一相加信号进行积分，并将第一积分信号输入到第一放大器16中，第一放大器16以第一比例系数a对第一积分信号进行放大。第一积分器14被一个第一偏置电流所偏置，这个偏置电流与第二积分器的偏置电流相比要大。根据实施例，第一偏置电流大约比第二积分器的偏置电流大四倍。然而，这个比率决定于第一放大器16和第二放大器30的放大比例，下面将进行更加详细的讨论。
第二加法器18将第一放大器16所输出的第一放大信号与第二放大器30的输出信号相加。第二放大器30的输出信号是对电流量化器24所输出的数字信号进行数模转换，然后通过第二放大器30以一个第二比例系数b对该模拟信号进行放大的结果。特别地，第二加法器18将第二放大器30所放大的模拟信号从第一放大信号中减掉，产生第二相加信号。第二积分器20对第二相加信号进行积分，并将第二积分信号输入到第三放大器22中，第三放大器22以第三比例系数c对第二积分信号进行放大。第二积分器20被一个第二偏置电流所偏置，如上所述这个偏置电流比第一偏置电流小。最终，电流量化器24对第二放大信号进行量化，产生数字输出信号，此数字输出信号分别地经过第一数模转换器26和第二数模转换器28反馈到第一加法器12和第二加法器18中。优选地，电流量化器24是一个一比特的量化器，第一数模转换器26和第二数模转换器28是一比特的转换器。
第一积分器14和第二积分器20的传输函数近似为z-1/(1-z-1)，或采用其它合适的传输函数。
在一个Δ-∑调制器中，只有第一积分器的输入噪声限制动态范围，因为在其它节点所引入的低频噪声被降噪反馈环路所抑制，降噪反馈环路由数模转换器26、28和调制器中的第二放大器30所组成。在一比特电流量化器24之前通过第三放大器22立刻引入比例系数c，此比例系数c可以是任意正数因子而不会对量化器产生影响，因为量化器只对电流方向敏感。有利的是比例因子可以在调制器内分配。当输入电流被按比例减小时，随后的调制器级将有一个较小的偏置电流。
因此，在一个噪声限制开关电流Δ-∑调制器中，第一积分器中较大的偏置电流提供了一个大的动态范围；如果通过适当连接的放大元件例如放大器22和30对信号进行合适的放大，在后级积分器中将使用较小的偏置电流。
在传统的开关电容实现中，比例因子a、b和c的选择使得在每个积分器的信号波动相等。在传统的开关电流实现中，尽管放大在开关电容(SC)和开关电流(SI)中不同，但却使用相同的标线。在一个噪声限制调制器中，两个积分器中都使用大的偏置电流改善了动态范围(例如，对每个偏置电流进行加倍可能会使动态范围增加3dB)。在一个Δ-∑调制器中(例如图一和图二所示)，只要第一积分器有一个足够的动态范围，调制器可以给出一个大的动态范围而无须考虑第二积分器的偏置电流，因为第二积分器中的噪声经过了反馈环路的噪声整形。因此，电流在反馈回第二积分器以前可以进行较大的缩放。由于第二比例系数b，第二积分器中的信号波动比第一积分器中的信号波动小得多，因此较小的偏置电流就足够了。通过在每个积分器中缩放信号的波动，功率和芯片面积可以得到节省。
第三比例系数c对信号传输和噪声整形功能不产生影响。比例系数a和比例系数b之间的关系决定于噪声整形函数(b=2a)，但是它们的值是可以进行选择的以便对第二积分器中的信号(电流)波动进行缩放。如果a=0.5、b=1，那么信号在两个积分器中的波动是相同的(这对开关电流Δ-∑调制器是一般应用)。如果a=1/8、b=1/4，那么第二积分器中的信号波动比第一积分器小四倍。很明显第二积分器中的偏置电流可以比第一积分器小四倍。
上面描述的原理是概述性的，可以被应用到任何一个开关电流Δ-∑调制器中去。调制器的阶数越高，这种方法就越有效。为了获得高的动态范围，第一积分器占用了大部分的芯片面积且消耗了大部分功率；其余的积分器可以被设计到非常小的芯片面积中去，且功耗较小。因为调制器的动态范围由第一积分器的动态范围所限制，所以在第一积分器中使用较大的偏置电流将会提高调制器的动态范围。在高阶调制器中量化噪声的影响可以被限制的很小。
图二中的四阶Δ-∑调制器包括两个二阶Δ-∑调制器10a和10b，它们都基本上与图一中所示的二阶Δ-∑调制器10相同。在图二所示的实施例中，第二调制器10b在第一D/A转换器26b和第一加法器12b之间增加了一个放大器27b。第一调制器10a的第二积分器20a产生第二积分信号，第二积分信号以第二比例系数被第三放大器22a所缩放，这个缩放了的连接信号被作为第二调制器10b中第一加法器12b的输入信号。根据例示的实施例，这个连接比例系数近似为1/2。
第一调制器10a中量化器24a的第一数字输出信号输入到一个输出延迟元件32中，此延迟元件的输出信号又被传输到第一输出加法器34和第二输出加法器36中。第二调制器10b中量化器24b的第二数字输出信号以一个输出比例系数被输出放大器38所缩放。缩放了的第二数字输出信号被输送到第一输出加法器34中，此第一输出加法器34将延迟元件的输出信号从缩放了的第二数字输出信号中减掉，从而产生第一相加输出信号。由第一输出加法器34所输出的第一相加输出信号在输出微分器40中进行微分，微分信号被输送到第二输出加法器36中。第二输出加法器36将输出微分器40输出的数字信号从延迟元件32输出的延迟输出信号中减掉，从而产生一个数字输出信号。非常吸引人的是本发明的原理可以被实施到这个或任意其它一个合适的四阶Δ-∑调制器的设计当中。
根据例示的实施例，积分器14a、14b、20a和20b的传输函数近似为z-1/(1-z-1)，输出延迟元件32的传输函数近似为z-2，输出微分器40的传输函数近似为(1-z-1)2，此外，根据相同的实施例，第一放大器16a的比例系数近似为1/8，放大器27、30a和30b的比例系数近似为1/4，放大器22a和16b的比例系数近似为1/2，输出放大器38的比例系数近似为4。
在传统的调制器中，所有积分器都有相同的信号波动。在本发明的调制器中，例如第一积分器的信号波动比所有其它积分器的信号波动要大四倍。缩放不改变信号传输和噪声整形功能。然而，除了第一积分器外其它积分器的偏置电流都可以非常的小，功耗和芯片面积都能够被减小。
如上所述，通过充分利用开关电流电路的信号波动独立于输入电压的事实，并且通过减小信号波动，本发明给出了一种改进的开关电流Δ-∑调制器，功耗和芯片面积都被大大的减小。为了在开关电流Δ-∑调制器中获得大的动态范围，第一积分器中大的信号波动提供了大的动态范围。不管什么样的电路构造和系统结构，第一积分器的动态范围是开关电流Δ-∑调制器动态范围的基本限制。根据本发明的调制器在第一积分器中维持一个大的信号波动，同时通过缩放减小所有其它积分器的信号波动。这样，一个有大的动态范围、低功耗和较小芯片面积的调制器就可以被实现了。
尽管前面的描述包括了许多细节和详细说明，但只能认为这些是为了说明目的，而不能解释为对发明的限制。对本领域技术人员而言，显然可以在本发明精神和范围内对上面描述的实施例作很多修改，这将由下面的权利要求和其法律等同物限定。

Claims (18)

1、一个Δ-∑调制器，包括：
一个第一加法器将一个模拟电流输入信号与一个数字输出信号的数模转换结果相加，产生一个第一相加信号；
一个第一积分器，对第一相加信号进行积分，此第一积分器具有一个第一偏置电流；
一个第一放大器，以第一比例系数对第一积分信号进行放大；
一个第二放大器，对数字输出信号的数模转换结果进行放大；
一个第二加法器，将第一放大信号与第二放大信号进行相加，产生一个第二相加信号；
一个第二积分器，对第二相加信号进行积分，此第二积分器具有一个比第一偏置电流小的第二偏置电流；
一个第三放大器，以一个第三比例系数对第二积分信号进行放大；
以及一个电流量化器，对第三放大信号进行量化，产生一个数字输出信号。
2、根据权利要求1的调制器，其中第一和第二积分器具有一个近似为z-1/(1-z-1)的传输函数。
3、根据权利要求1的调制器，其中第三比例系数近似为第一比例系数的两倍。
4、根据对于权利要求3的调制器，其中第三比例系数近似为1/4，第一比例系数近似为1/8。
5、根据权利要求1的调制器，还包括一个数字滤波器，对数字输出信号进行滤波。
6、根据权利要求1的调制器，其中电流量化器为一比特量化器。
7、根据权利要求1的调制器，还包括至少一个数模转换器，对数字输出信号进行数模转换。
8、根据权利要求7的调制器，其中至少一个数模转换器是一比特数模转换器。
9、根据权利要求1的调制器，其中第一加法器从模拟输入信号中将对数字输出信号的数模转换结果减掉；第二加法器从第一放大信号中将放大的数字输出信号的数模转换结果减掉。
10、一个模数转换器，用于将模拟输入信号转换为数字输出信号，包括：
一个或多个Δ-∑调制器，每个Δ-∑调制器包括一个被第一偏置电流所偏置的第一积分器，一个或多个被一个或多个第二偏置电流所偏置的第二积分器，每个第二偏置电流都比第一偏置电流小；
一个电流量化器，对一个或多个第二积分器之一所输出的模拟积分信号进行量化，产生一个数字输出信号；
以及一个低噪反馈环路，将数字输出信号与模拟输入信号，以及与第一积分器的输出信号进行相加。
11、根据权利要求10的模数转换器，还包括一个数字分样滤波器。
12、根据权利要求10的模数转换器，其中第一偏置电流近似为一个或多个第二偏置电流的四倍。
13、根据权利要求10的模数转换器，还包括一个或多个放大器，以对具有第一比例系数的第一积分器以及一个或多个第二积分器的输出信号进行缩放。
14、根据权利要求13的模数转换器，其中降噪反馈环路包括至少一个数模转换器，用于对数字输出信号进行数模转换，以及包括至少一个反馈放大器，以一个反馈比例系数对数字输出信号的数模转换结果进行缩放。
15、根据权利要求14的模数转换器，其中反馈比例系数近似为第一比例系数的二倍。
16、根据权利要求10的模数转换器，其中第一积分器和一个或多个第二积分器具有一个近似为z-1/(1-z-1)的传输函数。
17、根据权利要求10的模数转换器，其中第一积分器比一个或多个第二积分器大。
18、一种调制/转换模拟输入信号为数字输出信号的方法，包括以下步骤：
将模拟输入信号与数字输出信号的数模转换结果进行相加，产生一个第一相加信号；
利用具有第一偏置电流的积分器对第一相加信号进行积分；
以一个第一比例系数对第一积分信号进行放大；
将第一放大信号与一个第二放大信号进行相加，产生一个第二相加信号，其中第二放大信号是以一个第二比例系数对数字输出信号的数模转换结果进行放大的结果；
利用一个积分器对第二相加信号进行积分，此积分器具有比第一偏置电流小的第二偏置电流；
以一个第二比例系数对第二积分信号进行放大；
以及放大的第二积分信号进行量化，产生数字输出信号。
CNB971960011A 1996-05-08 1997-05-07 开关电流δ-σ调制器 Expired - Fee Related CN1146114C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/646,970 US5818374A (en) 1996-05-08 1996-05-08 Switched current delta-sigma modulator
US08/646,970 1996-05-08

Publications (2)

Publication Number Publication Date
CN1223755A true CN1223755A (zh) 1999-07-21
CN1146114C CN1146114C (zh) 2004-04-14

Family

ID=24595184

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971960011A Expired - Fee Related CN1146114C (zh) 1996-05-08 1997-05-07 开关电流δ-σ调制器

Country Status (9)

Country Link
US (1) US5818374A (zh)
EP (1) EP0897619B1 (zh)
JP (1) JP2000509927A (zh)
CN (1) CN1146114C (zh)
AU (1) AU2984097A (zh)
CA (1) CA2253747C (zh)
DE (1) DE69729794T2 (zh)
TW (1) TW383519B (zh)
WO (1) WO1997042714A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100367674C (zh) * 2003-07-11 2008-02-06 因芬尼昂技术股份公司 ∑-△变换装置
CN100492914C (zh) * 2005-03-03 2009-05-27 阿纳洛格装置公司 控制调制器中积分器级状态变量的装置和方法
CN101246507B (zh) * 2007-12-29 2010-09-29 湖南大学 一种∑δ调制器开关电流集成电路的参数设计优化方法
CN101965686A (zh) * 2008-02-26 2011-02-02 美国思睿逻辑有限公司 变压器隔离的模数转换器(adc)反馈装置和方法
CN102055703A (zh) * 2009-11-09 2011-05-11 刘伯安 一种ofdm通讯系统的射频接收机的实现方法
CN108063621A (zh) * 2017-12-01 2018-05-22 宁波芯路通讯科技有限公司 可变架构的sigma-delta数据转换器

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW418573B (en) * 1997-01-06 2001-01-11 Yamaha Corp Delta-sigma A/D converter
US6614285B2 (en) 1998-04-03 2003-09-02 Cirrus Logic, Inc. Switched capacitor integrator having very low power and low distortion and noise
US6369745B1 (en) * 1998-04-03 2002-04-09 Cirrus Logic, Inc. Analog to digital switched capacitor converter using a delta sigma modulator having very low power, distortion and noise
US6249236B1 (en) * 1998-04-03 2001-06-19 Cirrus Logic, Inc. Low power seismic device interface and system for capturing seismic signals
US6816100B1 (en) 1999-03-12 2004-11-09 The Regents Of The University Of California Analog-to-digital converters with common-mode rejection dynamic element matching, including as used in delta-sigma modulators
FI107664B (fi) 1999-09-03 2001-09-14 Nokia Mobile Phones Ltd Delta-sigma-modulaattori, jossa on kaksivaiheinen kvantisointi, sekä menetelmä kaksivaiheisen kvantisoinnin käyttämiseksi delta-sigma-modulaatiossa
US6369729B1 (en) * 1999-10-08 2002-04-09 Cirrus Logic, Inc. Common mode shift in downstream integrators of high order delta sigma modulators
US6414615B1 (en) * 2000-03-22 2002-07-02 Raytheon Company Excess delay compensation in a delta sigma modulator analog-to-digital converter
US6831577B1 (en) * 2001-02-02 2004-12-14 Sonion A/S Sigma delta modulator having enlarged dynamic range due to stabilized signal swing
US6400297B1 (en) * 2001-04-26 2002-06-04 Cirrus Logic, Inc. Method and system for operating two or more integrators with different power supplies for an analog-to-digital delta-sigma modulator
JP3647806B2 (ja) * 2001-12-26 2005-05-18 松下電器産業株式会社 Ａ／ｄ変換器、ａ／ｄ変換方法および信号処理装置
US6697000B2 (en) * 2002-03-08 2004-02-24 Zarlink Semiconductor (U.S.) Inc. Delta-sigma modulator with feed-forward path
DE10342056B4 (de) * 2003-09-11 2005-11-10 Infineon Technologies Ag Additionsschaltung für Sigma-Delta-Modulatorschaltungen
GB2446966B (en) 2006-04-12 2010-07-07 Wolfson Microelectronics Plc Digital circuit arrangements for ambient noise-reduction
KR100791634B1 (ko) 2006-09-29 2008-01-04 고려대학교 산학협력단 낮은 전력소모를 갖는 델타 시그마 모듈레이터 및 이를포함하는 심박 조율 장치
US7420493B2 (en) * 2007-01-10 2008-09-02 Texas Instruments Incorporated Extended range delta-sigma modulator and delta-sigma power converter
US7656687B2 (en) 2007-12-11 2010-02-02 Cirrus Logic, Inc. Modulated transformer-coupled gate control signaling method and apparatus
US8014176B2 (en) 2008-07-25 2011-09-06 Cirrus Logic, Inc. Resonant switching power converter with burst mode transition shaping
US7936291B2 (en) 2008-10-10 2011-05-03 Robert Bosch Gmbh System and method for removing nonlinearities and cancelling offset errors in comparator based/zero crossing based switched capacitor circuits
JP2010263483A (ja) * 2009-05-08 2010-11-18 Sony Corp Δς変調器
KR102384362B1 (ko) 2015-07-17 2022-04-07 삼성전자주식회사 노이즈를 성형하기 위한 델타 시그마 변조기 그리고 이를 포함하는 오디오 코덱
JP6616485B2 (ja) * 2017-12-26 2019-12-04 旭化成エレクトロニクス株式会社 デルタシグマ変調器およびデルタシグマ変換器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2659745B2 (ja) * 1987-03-26 1997-09-30 キヤノン株式会社 ▲ｉｉｉ▼−ｖ族化合物結晶物品およびその形成方法
FI80548C (fi) * 1988-11-09 1990-06-11 Nokia Oy Ab Foerfarande foer kaskadkoppling av tvao eller flera sigma-deltamodulatorer samt ett sigma-delta-modulatorsystem.
JPH03212923A (ja) * 1990-01-18 1991-09-18 Fujitsu Ltd 薄膜多層基板の形成方法
US5065157A (en) * 1990-04-06 1991-11-12 General Electric Company High order sigma delta oversampled analog-to-digital converter integrated circuit network with minimal power dissipation and chip area requirements
US5187482A (en) * 1992-03-02 1993-02-16 General Electric Company Delta sigma analog-to-digital converter with increased dynamic range
JPH05304475A (ja) * 1992-04-10 1993-11-16 Nec Corp ノイズシェイパ
US5414424A (en) * 1993-08-26 1995-05-09 Advanced Micro Devices, Inc. Fourth-order cascaded sigma-delta modulator

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100367674C (zh) * 2003-07-11 2008-02-06 因芬尼昂技术股份公司 ∑-△变换装置
CN100492914C (zh) * 2005-03-03 2009-05-27 阿纳洛格装置公司 控制调制器中积分器级状态变量的装置和方法
CN101246507B (zh) * 2007-12-29 2010-09-29 湖南大学 一种∑δ调制器开关电流集成电路的参数设计优化方法
CN101965686A (zh) * 2008-02-26 2011-02-02 美国思睿逻辑有限公司 变压器隔离的模数转换器(adc)反馈装置和方法
CN101965686B (zh) * 2008-02-26 2013-07-31 美国思睿逻辑有限公司 变压器隔离的模数转换器(adc)反馈装置和方法
CN102055703A (zh) * 2009-11-09 2011-05-11 刘伯安 一种ofdm通讯系统的射频接收机的实现方法
CN108063621A (zh) * 2017-12-01 2018-05-22 宁波芯路通讯科技有限公司 可变架构的sigma-delta数据转换器
CN108063621B (zh) * 2017-12-01 2021-05-25 宁波芯路通讯科技有限公司 可变架构的sigma-delta数据转换器

Also Published As

Publication number Publication date
WO1997042714A1 (en) 1997-11-13
DE69729794D1 (de) 2004-08-12
DE69729794T2 (de) 2005-07-14
TW383519B (en) 2000-03-01
JP2000509927A (ja) 2000-08-02
EP0897619B1 (en) 2004-07-07
CA2253747A1 (en) 1997-11-13
CN1146114C (zh) 2004-04-14
US5818374A (en) 1998-10-06
CA2253747C (en) 2005-09-13
EP0897619A1 (en) 1999-02-24
AU2984097A (en) 1997-11-26

Similar Documents

Publication Publication Date Title
CN1146114C (zh) 开关电流δ-σ调制器
US5550544A (en) Signal converter, noise shaper, AD converter and DA converter
US6326912B1 (en) Analog-to-digital conversion using a multi-bit analog delta-sigma modulator combined with a one-bit digital delta-sigma modulator
CN1582534B (zh) 可变全刻度的多比特σ-δ模数变换器
US6724332B1 (en) Noise shaping circuits and methods with feedback steering overload compensation and systems using the same
CN105356884B (zh) 基于Sigma-Delta模数转换器的传感器读出电路
US6313775B1 (en) Delta-sigma modulator with two-step quantization, and method for using two-step quantization in delta-sigma modulation
US20020093441A1 (en) Sigma-delta analog-to-digital converter array
US20090309774A1 (en) Delta-sigma modulator
US20050052300A1 (en) Single loop feed-forward modulator with summing flash quantizer and multi-bit feedback
JP2008092606A (ja) アナログ−デジタル変調器
CN101715628A (zh) 低功率数模转换器
CN1203484A (zh) 具有较高线性的数－模转换器件
US6741197B1 (en) Digital-to-analog converter (DAC) output stage
US6697000B2 (en) Delta-sigma modulator with feed-forward path
KR100676334B1 (ko) 스위치된전류델타시그마변조기
EP1678832B1 (en) Delta sigma modulator with integral decimation
CN1112777C (zh) 信号处理方法和装置
Williams An audio DAC with 90 dB linearity using MOS to metal-metal charge transfer
CN114900189B (zh) 低噪声泄露的mashδς调制器
EP1681769B1 (en) Integrated circuit containing a delta-sigma modulator with two-step quantization
Chiang et al. A novel wideband low-distortion cascaded sigma-delta ADC
CN118100945A (zh) 一种带斩波的Sigma-Delta调制器电路
CN104883189A (zh) 包含级间路径的级联结构Sigma-Delta调制器
Chang et al. A 11.75-bit Hybrid Sturdy MASH-21 Δ-Σ Modulator for Audio Applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER OWNER: ELLISON TELEPHONE CO., LTD.

Effective date: 20040827

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20040827

Address after: Munich, Germany

Patentee after: Infennian Technologies AG

Address before: Stockholm

Patentee before: Ericsson Telephone AB

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1021272

Country of ref document: HK

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee