CN101246507B - 一种∑δ调制器开关电流集成电路的参数设计优化方法 - Google Patents
一种∑δ调制器开关电流集成电路的参数设计优化方法 Download PDFInfo
- Publication number
- CN101246507B CN101246507B CN2007103034599A CN200710303459A CN101246507B CN 101246507 B CN101246507 B CN 101246507B CN 2007103034599 A CN2007103034599 A CN 2007103034599A CN 200710303459 A CN200710303459 A CN 200710303459A CN 101246507 B CN101246507 B CN 101246507B
- Authority
- CN
- China
- Prior art keywords
- error
- delta modulator
- integrated circuit
- switching current
- current integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种∑Δ调制器开关电流集成电路的设计优化方法,包括以下步骤:将∑Δ调制器开关电流集成电路的非理想因素用电流量来表示;建立∑Δ调制器的SIMULINK模型;在Simulink模块中采用S函数来实现参数传递与计算;进行行为仿真,根据仿真结果对电路的结构设计、谐波失真和CMOS器件参数的选择进行分析优化,综合出设计所需的器件参数。本发明方法具有高仿真效率、精度高和速度快等特点。
Description
技术领域
本发明涉及一种∑Δ调制器开关电流集成电路的参数设计优化方法。
背景技术
基于∑Δ调制器的模数转换器是利用过采样技术获得高效高分辨率、低灵敏度的模数转换器,比传统的具有Nyquist采样技术更适合现代标准CMOS技术。∑Δ调制器主要有基于开关电容技术、开关电流技术的两种,与开关电容电路相比,兼容CMOS数字工艺的开关电流电路具有工作频率高、功耗小,适合模数混合设计,芯片面积小,工作电压低的优点。然而,由不完善MOS晶体管工作引起的开关电流非理想性能如电荷注入误差、输入输出电导比误差、设置误差、噪声误差等影响了开关电流技术在各领域中的广泛应用。因此,在采用开关电流技术进行电路设计时,为了达到应用的性能指标,一系列电路构建模块性能参数必需设定并预先进行仔细的优化。但由于其过采样特性,采用Spice的晶体管级仿真需要极长的CPU时间,达到几天甚至几周。
发明内容
为了解决采用开关电流集成电路的∑Δ调制器的设计优化所存在上述的技术问题,本发明提供一种∑Δ调制器开关电流集成电路的参数设计优化方法。
本发明解决上述技术问题的技术方案包括以下步骤:
将∑Δ调制器开关电流集成电路的电荷注入误差、输入输出电导比误差、设置误差、噪声误差产生的误差效应用电流量来表示;
建立∑Δ调制器的SIMULINK模型;
在Simulink模块中采用S函数来实现参数传递与计算;
进行行为仿真,根据仿真结果对电路的结构设计、谐波失真和CMOS器件参数的选择进行分析优化,综合出设计所需的器件参数。
本发明的技术效果在于:本发明通过计算晶体管模型参数与误差的关系,对电路的非理想特性如电荷注入误差、输入输出电导比误差、设置误差、噪声误差等进行了SIMULINK行为建模。并且采用S函数完成开关电流离散系统的参数传递及计算,极大地提高了仿真效率。这种基于Matlab/Simulink的开关电流∑Δ调制器的模型,可以有效地将调制器的设计参数映射入模型,快速地进行调制器的性能误差分析,从而综合出有效的设计模型。
下面结合附图对本发明作进一步的说明。
附图说明
图1为本发明的开关电流电路中电荷注入示意图。
图2为本发明中开关电流存储单元等效电路。
图3为本发明中SI存储单元设置误差效应小信号等效电路。
图4为本发明中综合各种非理想因素的开关电流∑-Δ调制器模型。
图5为本发明中电荷注入误差模型及S函数程序。
图6为本发明中电荷注入(a)与电导比(b)的输出功率谱误差效应频率。
图7为本发明中半程信噪比与采样频率关系(a)及仿真与测试信噪比(b)。
具体实施方式
下面描述∑Δ调制器开关电流集成电路的设计优化方法的具体步骤:
将∑Δ调制器开关电流集成电路的非理想因素用电流量来表示。
开关电流电路的开关电流存储单元的非理想因素包括设置误差、注入电荷误差,输入输出电导比率误差、噪声误差等,这些非理想因素对开关电流存储单元的行为、积分器以及调制器性能产生不良的影响,导致输出信噪比下降,下面分析这些非理想因素的影响。
电荷注入误差:电荷注入误差也称为时钟馈通误差。参见图1,在采样周期,沟道电容存储了电荷,电荷的数量取决于存储晶体管栅极电位电平的大小。当开关关断时,大部分的电荷注入到栅源电容中,导致一个误差栅极电平并形成输出误差电流。输出电流受电荷注入误差的影响表示为:
式中α是晶体管M1、M2面积比,β为晶体管电流增益。Vc为误差栅极电平,且有:
输出输入电导比误差:在开关电流存储单元的取样相与保持相两种状态间,沟道长度调制效应与漏-栅电容效应使得漏极电压变化引起电流镜误差。参见图2的等效电路,其输出误差电流泰勒级数展开式为:
式中:
Cdg、Cgs、gds分别为存储晶体管漏栅电容、栅源电容和漏源电导,β为晶体管电流增益,λn、λp分别为M与MB沟道长度调制系数。相关参数的计算公式如下:
Vt=Vt0(Vsb=0)
设置误差:参见图3,由于设置误差导致的开关电流存储单元在时域的输出误差电流为:
iout(n)=-(1-εs-εs2)iin((n-1)/2)
噪声误差:在宽带应用中开关电流热噪声具有白噪声的特征,热噪声对输出电流信号影响转化为误差电流如下式所示:
式中,k为玻尔茨曼常数,T为绝对温标,C为栅源等效电容,gm为晶体管跨导,n(t)表示单位标准差的高斯随机过程,b为调制器中的积分器增益。
综合考虑上述非理想因素,建立调制器的SIMULINK模型:综合考虑上述各种非理想因素而建立的2阶调制器的模型如图4所示,非理想因素的模块可以单独地加到积分器或调制器上,能够单独分析某一个因素对电路性能的影响,也可以综合考虑全部非理想因素的效应。
在Simulink模块中采用S函数来实现参数传递与计算:本发明中开关电流电路的描述方程涉及比较多的参数和代数关系,在SIMULINK模型中采用S函数进行参数传递和计算,S-函数使动态系统具有交互功能,以连续、离散或连续离散混合方式最大程度地使自身与系统相适应,表征系统动态特性,从而极大地提高仿真进度与速度。
进行行为仿真,根据仿真结果对电路的结构设计、谐波失真和CMOS器件参数的选择进行分析优化,综合出设计所需的器件参数。
本发明的具体应用实施例:
输出功率与信号噪声SNDR的计算:以0.35μmTSMC MOS管为例,其参数如表2所示,利用Matlab软件对提取的相关参数进行计算,求出各模块相关系数,系统加上1KHz正弦信号以及2.048MHz采样频率。
单独引入电荷注入误差进行调制器的频谱分析(参见图5(a))表明,电荷注入对于噪声频谱的影响较为明显,特别是εq小于0.5%范围内低频噪声频谱变化明显,大于0.5%后对输出频谱的影响程度降低。这种误差产生的谐波失真并不明显。与之对应的是引入电导比误差效应后,除噪声频谱升高外,3次谐波也明显提高,如图5(b)所示。将输出结果导出到Matlab进行65536点的FFT以及SNR计算。相关参数和计算结果如图7所示。为区分非理想因素的影响,对不同时钟频率进行了半程(-6dB输入信号电平)信噪比计算,参见图6(a),时钟频率低于1.8MHz时,SNR随频率线性增大,因此主要影响调制器性能的是量化噪声。时钟频率超过1.8MHz后SNR上升缓慢,噪声误差效应比较明显。当时钟信号继续增大,受fs影响的设置误差对调制器的性能影响较大。考虑各种非理想因素作用,优化得到开关电流调制器的主要参数(见表2),此时开关电流调制器的输出最高信噪比约为52dB(见图6(b))。
表2CMOS模型及调制器参数
Claims (1)
1.一种∑Δ调制器开关电流集成电路的设计优化方法,包括以下步骤:
将∑Δ调制器开关电流集成电路的电荷注入误差、输入输出电导比误差、设置误差、噪声误差产生的误差效应用电流量来表示;
建立∑Δ调制器的Simulink模型;
在Simulink模块中采用S函数来实现参数传递与计算;
进行行为仿真,根据仿真结果对电路的结构设计、谐波失真和CMOS器件参数的选择进行分析优化,综合出设计所需的器件参数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007103034599A CN101246507B (zh) | 2007-12-29 | 2007-12-29 | 一种∑δ调制器开关电流集成电路的参数设计优化方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007103034599A CN101246507B (zh) | 2007-12-29 | 2007-12-29 | 一种∑δ调制器开关电流集成电路的参数设计优化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101246507A CN101246507A (zh) | 2008-08-20 |
CN101246507B true CN101246507B (zh) | 2010-09-29 |
Family
ID=39946958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007103034599A Expired - Fee Related CN101246507B (zh) | 2007-12-29 | 2007-12-29 | 一种∑δ调制器开关电流集成电路的参数设计优化方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101246507B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101916314B (zh) * | 2010-08-16 | 2012-12-05 | 北京理工大学 | 高速飞行器升力面气动热结构多学科优化设计平台 |
CN116776825A (zh) * | 2023-08-23 | 2023-09-19 | 北京无线电测量研究所 | 低噪声放大器芯片的自动优化设计方法和装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1223755A (zh) * | 1996-05-08 | 1999-07-21 | 艾利森电话股份有限公司 | 开关电流δ-σ调制器 |
CN1238878A (zh) * | 1996-11-29 | 1999-12-15 | 诺基亚电信公司 | 数字正交调制器和解调器中的方法,以及数字正交调制器和解调器 |
CN1473392A (zh) * | 2000-11-03 | 2004-02-04 | ����ɭ�绰�ɷ�����˾ | 直接数字幅度调制器 |
-
2007
- 2007-12-29 CN CN2007103034599A patent/CN101246507B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1223755A (zh) * | 1996-05-08 | 1999-07-21 | 艾利森电话股份有限公司 | 开关电流δ-σ调制器 |
CN1238878A (zh) * | 1996-11-29 | 1999-12-15 | 诺基亚电信公司 | 数字正交调制器和解调器中的方法,以及数字正交调制器和解调器 |
CN1473392A (zh) * | 2000-11-03 | 2004-02-04 | ����ɭ�绰�ɷ�����˾ | 直接数字幅度调制器 |
Non-Patent Citations (1)
Title |
---|
WO 2007/002770 A2,全文. |
Also Published As
Publication number | Publication date |
---|---|
CN101246507A (zh) | 2008-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Weltin-Wu et al. | An event-driven clockless level-crossing ADC with signal-dependent adaptive resolution | |
Yang et al. | A 0.5-V 35-$\mu $ W 85-dB DR Double-Sampled $\Delta\Sigma $ Modulator for Audio Applications | |
CN104242933A (zh) | 高速模数转换器的数字后台校准方法 | |
CN101246507B (zh) | 一种∑δ调制器开关电流集成电路的参数设计优化方法 | |
Fayomi et al. | Design and characterization of low-voltage analog switch without the need for clock boosting | |
Dubois et al. | Ternary stimulus for fully digital dynamic testing of SC S? ADCs | |
Marin et al. | Digital-domain chopping technique for high-resolution PLL-based sensor interfaces | |
Dendouga et al. | Contribution to the modeling of a non-ideal Sigma-Delta modulator | |
CN101271148A (zh) | 基于群组跨导灵敏度的开关电流电路容差确定方法 | |
Ricci | Design of a 12-bit 200-MSps SAR Analog-to-Digital converter | |
Parekh et al. | Power-Silicon Efficient All-Digital△ Σ TDC with Differential Gated Delay Line Time Integrator | |
Lu et al. | A 1-1 MASH 2-D vernier time-to-digital converter with 2 nd-order noise shaping | |
Baltolu et al. | A design-oriented approach for modeling integrators non-idealities in discrete-time sigma-delta modulators | |
Daliri et al. | Distortion analysis of bootstrap switch using volterra series | |
Reuter et al. | Quick compact model development through slow transient simulation: An alternative approach to table models for emerging nanodevices | |
Wang et al. | Design of linear transimpedance amplifiers | |
Nambiar et al. | A novel current-mode multi-channel integrating ADC | |
White et al. | Analog sensing front-end system for harmonic signal classification | |
Andryzcik | Floating-Gate Design and Linearization for Reconfigurable Analog Signal Processing | |
Gambini et al. | Low voltage analog to digital converter design in 90nm cmos | |
Boujelben et al. | Charge Injection Phenomena in the S2I Cell Applied to Second Order Sigma Delta Modulator | |
Fernandez et al. | Behavioral modeling of dynamic capacitive loads on sigma-delta modulators | |
Mastronardi | An On-Chip Testing Platform for Characterizing Multi-Sensor Time-Mode Compressed Sensing Systems | |
Jinghua | Low-voltage low-power continuous-time delta-sigma modulator designs | |
Di Cataldo et al. | Dynamic analysis of 3 stage Dickson voltage multiplier for an optimized design |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100929 Termination date: 20201229 |
|
CF01 | Termination of patent right due to non-payment of annual fee |