CN1223089C - 负载电容补偿缓冲器,其设备及方法 - Google Patents

负载电容补偿缓冲器,其设备及方法 Download PDF

Info

Publication number
CN1223089C
CN1223089C CNB018082157A CN01808215A CN1223089C CN 1223089 C CN1223089 C CN 1223089C CN B018082157 A CNB018082157 A CN B018082157A CN 01808215 A CN01808215 A CN 01808215A CN 1223089 C CN1223089 C CN 1223089C
Authority
CN
China
Prior art keywords
driver
signal
voltage
auxilliary
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB018082157A
Other languages
English (en)
Other versions
CN1425220A (zh
Inventor
杰弗里·B·霍尔
佩德罗·奥瓦勒
德聪·T·特兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of CN1425220A publication Critical patent/CN1425220A/zh
Application granted granted Critical
Publication of CN1223089C publication Critical patent/CN1223089C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H03K17/167—Soft switching using parallel switching arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

响应输入信号，激活主驱动器(360)来驱动输出信号。响应该输入信号产生一个参考信号。输出信号与参考信号作比较。当输出信号比参考信号滞后一个预定值时，辅助驱动器(340)被激活。

Description

负载电容补偿缓冲器，其设备及方法
技术领域
本发明总体上涉及输出缓冲器，特别是负载电容补偿输出缓冲器。
背景技术
众所周知，在半导体工业中要通过控制信号的转换速率来限制信号的瞬时效应。未经调节的缓冲器的转换速率依负载电容而变。使用驱动器输出的反馈路径控制驱动器输入，并使用诸如蛇形栅极(snakedgates)之类的布图技术，可以控制转换速率的负载依赖性。瞬时效应，比如传输线效应反射、节点间串扰和过冲/振荡效应，可以通过利用反馈来控制各输出节点的转换速率而减小。
例如，转换速率可以通过在控制电压和输出级的输出信号间连接一个电容器来控制。电容器用来提供缓和输出瞬变电流必需的反馈。与这种电路的输出级相关的一个缺点是在克服前置驱动器的驱动电流时需要大电容来驱动一个输出上拉和/或下拉栅极(output pull-upand/or pull-down gates)。为了确保前置驱动器的驱动电流能够不受过程变化影响地被平衡，可使用一般需要特殊加工的精密串联电阻。
另一种转换速率控制的实现是使用开关差动放大器来比较输出信号和一个偏置(Pulling)参考电容器的一个端子的晶体管产生的信号。这个实施方案使用单个驱动器，其输出依赖于这个驱动器的输出信号和与参考电容器相关的信号之间的关系。因为每个差动对的放大器的一个引线会直接驱动上拉或下拉驱动器(pull-up or pull-down driver)的末级输出晶体管，通常需要大的开关放大器(switched amplifier)，而大开关放大器的缺点是速度慢。
常规的转换速率控制器在达到预先设定的电压对时间的微分值(dV/dt)时对信号转换作出响应，从而对dV/dt作出限制。然而，尽管这种转换速率控制器一般是通过控制dV/dt来影响转换速率，它对直接控制电流对时间的微分值(dI/dt)却几乎不起作用。一般，不同负载的dI/dt波形的初始成分基本上相同，且为在常规转换速率控制器响应dV/dt时就已经产生的脉冲的形式。这样，尽管dV/dt可用常规方法控制，而dI/dt中的初始脉冲却基本不受影响，因为dI/dt的增加先于dV/dt大小的增加。
初始dI/dt成分的相似性表明它们实际上是独立于负载的，不像dV/dt是与负载相关的。在缓冲器的一次信号转换过程中，一个相对较大的负载(例如在一个实施例中为30pF)的dV/dt波形一般是平滑地从零V/S变化到最大值然后又回到零，而一个相对较小的负载(例如在一个实施例中为5pF)的dV/dt波形的幅度一般会更加急剧地增加，因为电容小。相比较而言，dI/dt初值主要是输出晶体管电流驱动和输出晶体管控制电压通过接通阈值时的速率的函数。对集成电路上一组常规驱动器中的每一个而言，在信号转换期间，dI/dt值一般在基本上同一瞬时达到峰值，其幅度与负载基本上无关。这样，当一组驱动器同时被接通时，产生的总的dI/dt初值就是各个驱动器的dI/dt初值的和。这个总的dI/dt通常是产生电磁干扰(EMI)和其他不受欢迎的瞬时效应的关键因素。
现有技术还有需要在半导体上用特殊工艺制造驱动器等其他缺点。例如，根据所需晶体管尺寸，需要双重多工艺(double polyprocesses)或者需要能提供精密电阻的工艺。
因此，需要有负载电容输出缓冲器来控制基线过程中的dV/dt和dI/dt。
附图说明
参见附图可以更好地理解本发明的下述实施例，附图中：
图1用示意图和方框图说明本发明一个驱动器的一部分的具体实施例。
图2用方框图说明本发明的一个驱动器。
图3用方框图详细说明图2中驱动器的一部分。
图4用示意图和方框图详细说明图2和图3的一部分。
图5、6和8用曲线图说明本发明一个实施例的电压、电流和电流对时间的微分的曲线。
图7用流程图说明本发明的一个方法。
图9用方框图说明本发明驱动器的另一个实施例。
具体实施方式
以下试图详细描述本发明的至少一个实施例，但该实施例不得视为对本发明的限制。相反，有无数种变化可能落入本发明的由权利要求限定的范围。
激励主驱动器来驱动输出信号以响应输入信号。响应该输入信号生成参考信号。将该输出信号与参考信号作比较。当输出信号落后于参考信号一个预定量时，辅助驱动器就会被激活。
在一个实施例中，设备，比如集成电路、微处理器、无线通讯设备、计算机系统等，含有驱动输出信号到输出端子的驱动电路。输出信号对应于在驱动电路输入端接收的输入信号。驱动器电路含有主、辅驱动器和转换速率控制电路。主驱动器与驱动器电路的输入和输出端子连接。转换速率控制电路与驱动器电路输入端连接。辅驱动器与转换速率控制电路和输出端子连接。转换速率控制电路控制对辅驱动器的激励。例如，转换速率控制电路可以含有在激活主驱动器后激活辅驱动器的电路(进一步的例子是，基于参考信号和输出信号的比较，其中，参考信号和输出信号相比至少相差一个信号幅度和/或时滞阈值)。转换速率控制电路还可以含有将输出信号的转换增强到一定程度的电路，该程度取决于输出信号和参考信号的差的大小。转换速率控制电路还可以含有确定(例如提前或延迟)辅驱动器的去激励时间的电路。
另一个实施例中，设备含有主、辅驱动器和电压变化测量电路。连接该电压变化测量电路连接是为了提供取决于主驱动器输出的电压对时间的变化的控制信号。辅驱动器连到该电压变化测量电路和主驱动器，辅驱动器是否激活依赖于控制信号。
另一个实施例中，需要时用辅驱动能力驱动输出信号的方法包括如下步骤：响应对输入信号的接收，激活主驱动器而驱动输出信号；响应对该输入信号的接收而生成参考信号；比较所述输出信号和参考信号；如果输出信号比参考信号滞后一个时滞阈值，则激活辅驱动器。
在另一个实施例中，利用条件辅驱动能力驱动输出信号的方法包括下列步骤：响应主驱动器对输入信号的接收，启动对输出信号的转换的驱动；响应于输出信号，由辅驱动器增强对输出信号的转换的驱动。
图2为本发明的含有负载电容补偿缓冲器205的系统201。该系统201可以是分立缓冲器元件，微处理器的一部分或者是含有缓冲器的计算机系统的一部分。图示的缓冲器205的实施例含有前置驱动器210和230、上拉驱动器(pull-up driver)220、下拉驱动器(pull-downdriver)240和端子250。
当启用缓冲器205输出到端子250时，前置驱动器210和230将被设置来接收公共信号或类似信号(未示出)，分别向节点211和231提供信号IN1和IN2。上拉驱动器220接收信号IN1，该驱动器220接下来驱动端子250。下拉驱动器240会接收信号IN2，接着驱动端子250。
前置驱动器210和230用来调节公共信号，使之能达到分别由驱动器220和240利用的要求。这种前置驱动器调节包括定时控制，以保证上拉驱动器220和下拉驱动器240不被同时激活，以及信号IN1和IN2的电压和电流的调节，以保证与驱动电路220和240内部组件的正确耦合。
上拉驱动器220在上拉转换过程中控制端子250处的信号的转换速率(dV/dt)和dI/dt。上拉驱动器220含有主驱动器和辅驱动器。主驱动器提供相对于端子250处的负载具有相对稳定的峰值的初始dI/dt。辅驱动器提供幅度的峰值相对于主驱动器的dI/dt峰值延迟的初始dI/dt(例如图6中波形的正值部分)，然而，辅驱动器的初始dI/dt峰值可能会根据端子250上的负载电容而变化。下拉驱动器240以相似的方式提供主、辅驱动器。
通过提供作为例如每个上拉驱动器220和下拉驱动器240的一部分的多个驱动器时，初始dI/dt值基于电容性负载在时间上分散开，且dI/dt的大小随负载而变。因此，各个缓冲器的初始dI/dt峰值就减小了。当集成电路上的数个I/O驱动器同时打开时，集成电路总的初始dI/dt值与常规电路总的初始dI/dt值相比也减小。
图3图示了图2中的下拉驱动器240的更详细的视图。下拉驱动器240含有转换速率控制器320、可选择的过滤器350、辅驱动器340及主驱动器360。另外，图3图示了由下拉驱动器240驱动的端子250。本领域的技术人员可以认识到可以存在一个对应的拥有与图3所示及此处所述类似和/或互补的元件和功能的上拉驱动器220。
端子250由主驱动器360及辅驱动器340驱动。主驱动器360接收来自前置驱动器的信号IN2。作为响应，主驱动器360驱动端子250。转换速率控制器320接收信号IN2和代表输出端子250的信号。基于这两个信号，转换速率控制器320向辅驱动器340提供控制信号，后者又驱动端子250。调节供转换速率控制器320使用的输出信号的可过滤器350接收端子250处的信号。
除控制主驱动器360外，信号IN2还用于产生转换参考信号，后者是主驱动器360产生的输出信号的理想表示。由主驱动器360产生的输出信号的理想表示是指基于信号IN2(该信号也控制控制主驱动器360)由转换参考信号发生器322产生的随时间变化的参考信号。另外，该表示之所以被认为是理想的，是因为它与负载变化无关。基于转换参考信号和来自输出端子250的信号，转换速率控制器320控制是否激活辅驱动器。
一般地，如果输出信号电压滞后某个预先确定的差值或者可以是固定值的Δ值，辅驱动器就会被激活。如果这样，就表明端子250的输出信号的转换速率可以得到额外的驱动。因此，转换速率控制器320产生一个控制信号来驱动辅驱动器的栅极，从而增强主驱动器360。
除了转换参考信号发生器322，转换速率控制器320还含有一个延时断开部件326和一个比较器324。比较器324从端子250接收可以被可选过滤器350过滤的输出信号的表示和来自转换参考信号发生器322的转换参考信号。当来自端子250的信号是一个电压阈值或者高于转换参考信号的电压时，一个控制信号就通过延时断开部件326驱动辅驱动器。延时断开部件326在比较器停止驱动后扩展或者保持辅驱动器的所述控制信号。
转换参考信号发生器322和比较器324的组合与转换参考信号相比延迟了控制信号的产生。在一种实施方式中，延迟是与比较器326相关的阈值电压的结果。在另一个实施方式中，例如由转换参考信号发生器在比较器324之前产生延时。产生的延时量决定了在主、辅输出驱动器初始dI/dt峰值间存在多少时间间隔。这有助于通过主、辅输出晶体管的组合源降低总的dI/dt值。
图5图示了对于各种电容值，端子250的电压和辅驱动器340上的控制信号电压的曲线图。特别的，曲线520代表了端子250处当负载分别是5pF、20pF、35pF和50pF时的电压。曲线510表示对各种负载电容，驱动辅驱动器340的栅极的信号电压。曲线510表明，对较低的电容负载，辅驱动器340的栅极并没有象在较高的电容负载时那样饱和。一旦辅驱动器的栅极开始转换，曲线520代表的端子电压就被辅驱动器改变。从图5中可以看出，520那组中的每条曲线的斜率基本上是接近的，这表明转换速率相近。
图6图示了代表端子250处的信号的dI/dt的曲线，这些dI/dt曲线与图5的曲线520是相联系的(注意，产生图6的电流曲线包含在图8中，在此不再详述)。曲线610在615处有一个基本上相同的dI/dt值，它是主驱动器360的初始dI/dt。主驱动器的该初始dI/dt并不随电容负载显著变化。然而，与辅驱动器340相联系的初始dI/dt成分随着电容负载而变化。
辅驱动器的初始dI/dt相对于主驱动器的dI/dt成分有偏移(大约1ns)。这是转换参考信号发生器322和比较器324引起的延迟。辅驱动器的初始dI/dt值取决于端子250处的负载电容。例如，对一个50pF的负载，辅驱动器340产生的初始dI/dt分量的观测值约为28MA/s(兆安/秒)；对35pF的负载，可归因于辅驱动器340的初始dI/dt分量的观测值约为20MA/s；对20pF的负载，辅驱动器340的初始dI/dt分量的观测值约为18MA/s；对5pF的负载，辅驱动器340的初始dI/dt分量的观测值与主驱动器360产生的分量相比是可以忽略的。
延迟辅驱动器电流的产生是有好处的，因为这使与驱动器240相联系的总的dI/dt分布到较长的时间段中，从而降低了dI/dt的大小。另外，允许辅驱动器初始dI/dt随电容变化也防止了过激励(overdriving)。这就比一些常规设计有优势，常规设计用基于最大期望负载和最大允许传播延迟的dI/dt特征值驱动所有输出端子。此等设计不能限制与dI/dt相关的EMI。
图4更详细地描述了图3方框图的一个具体实施例。具体地，图4含有具体说明图3中的一个具体实施例的电路和方框图元件。图7描述了一个与此处描述的电路的功能相关的方法的流程图。
在工作时，换向电平移动器410和前置驱动器405收到所述信号IN(参见图7中的步骤710)。图2中的前置驱动器230与图4中的前置驱动器405是类似的。电平移动器410是可选部件，一般用于在核心正电源电压和一个不同的(一般是更高的)与驱动器240(IO-VDD)相联系的正电源电压之间提供一个接口。在这个实施例中，电平移动器用于确保p型MOSFET424能被完全截止。前置驱动器405之输出驱动作为主驱动器的n型晶体管460的控制极(见图7的步骤720)和作为转换参考信号发生器422的n型晶体管420的控制极。这样，晶体管420就用作晶体管460的电流镜(current mirror)。
在图4描述的实施例中，转换参考信号发生器422与图三中的转换参考信号发生器322类似。转换参考信号发生器422含有一个镜像(mirror)主驱动器晶体管460的n型晶体管420、一个p型晶体管和一个电容器430。镜像晶体管420有一个与前置驱动器405相连的控制电极、一个第一电流电极和一个与参考电压Vss电压相连的第二电流电极。p型晶体管424有一个与下拉驱动器240(IO-VDD)的固定参考电压相连的第一电流电极，与晶体管420的第一电流电极相连的第二电流电极及一个与反向电平移动器410相连的控制电极。电容器430含有一个与IO-VDD相连的第一电极，还有一个与晶体管420的第一电极相连的第二电极。
在工作时，转换参考信号发生器422的晶体管420提供反射(mirror)主驱动器460的电流(见图7中的步骤730)。在一个实施例中，晶体管420大约是主驱动器460的选通脉冲宽度的十分之一。这个反射电流在电极425处产生一个随时间变化的信号。
来自电极425的信号被提供给晶体管429的控制电极，该晶体管429作为转换参考信号发生器422从所述电极425输出的信号和端子250的信号的比较器。晶体管429有一个第一电流电极与端子250相连，还有一个第二电流电极提供控制信号。
延时断开部件426与图3中的延时断开部件326相似，含有电容器427和电阻元件428。该电容器427有一个第一电极与晶体管429的第二电流电极相连，还有一个第二电极与Vss相连。所述电阻元件428有一个第一电极与电容器427的第一电极相连，另有一个第二电极与Vss相连。在工作中，延时断开部件426的电容器427在比较晶体管429接通时充电。结果是在晶体管429截止后辅驱动器440的控制电极会被驱动一段预定的时间。
晶体管440与图3中的辅驱动器340相似。晶体管440有一个第一电流电极与端子250相连，一个第二电流电极与Vss相连及一个控制电极与电容器427的第一节点相连。运行时，晶体管429作为一个电压差测量电路，判断端子250的电压和转换参考信号在节点425处的电压之间的电压差δ值何时大于预定的Δ值。在图示的具体实施例中，Δ值等于晶体管429的阈值电压(见图7的步骤740)。因此，当δ值大于阈值电压Δ时，晶体管429导通，导致辅驱动器440有效驱动端子250(见图7的步骤750)。基于晶体管429的阈值电压，晶体管429的输出信号相对于在其栅极收到的转换参考信号被延迟。一旦激活，晶体管429就增强输出信号的电流驱动(见图7的步骤760)。
注意，电阻元件428一般是选作有源装置。通过使用有源装置，过程、温度和电压的变化可以降到最小，因为可以选择有源器件，使之总体上跟踪与辅驱动器440相关联的变化。结果，可以对各种过程和工作条件维持相对一致的电流性能。另外，元件428使用有源器件，使制造高精度的电阻器的特殊工艺不再是必需的了。
图9图示了本发明的另一实施例，其中用到了多个辅驱动器940和941。这种实施方式使得EMI和dI/dt的其它效应可以得到进一步的控制和消除。例如，通过进一步延迟驱动器电流的生成，使得与驱动器相关联的总的dI/dt分布到更长的时间段上，从而减小dI/dt的值。
图1图示了本发明的另一个实施例，其中，响应输入信号而激活主驱动器去驱动输出信号，响应该输入信号的相似但有相移(例如延迟)的信号而激活辅驱动器去驱动所述输出信号。尽管辅驱动器在该实施例中接收的是延时信号，但在另外的实施例中，主驱动器也可以接收延时信号。当输出信号上升到预定阈值时，辅驱动器又回到非激活状态。在图1的实施例中，IO-VDD和核心VDD(core VDD)基本上是相同的正电源电压。
在工作中，前置驱动器1010收到所述信号。前置驱动器1010的输出驱动主下拉驱动器1030的控制电极。延时电路1050产生IN2D，它是表示相对于IN延迟预定时间间隔的IN信号的信号。IN2D信号接下来被辅前置驱动器1020接收。辅前置驱动器1020的输出驱动辅下拉驱动器1040的控制电极。图4中的前置驱动器405与图1的前置驱动器1010是相似的。图4的主下拉驱动器460和图1的主下拉驱动器1030是相似的。图4中的转换参考信号发生器422和比较器429在本实施例中由图1中的延时部分1050和前置驱动器1020的p型晶体管取代。图4中的延时断开部分426在本实施例中被图1中的反相器1070和前置驱动器1020的n型晶体管取代。
在该实施例中，反相器1070的输入端接收来自端子1090的可由可选过滤器1060过滤的输出信号的表示信号(representation)。在这个例子中，这样确定反相器1070中的n型和p型晶体管的规格，使反相器1070的断路点(trip point)是一个低于VDD的p-MOSFET阈值。这样，当输出端子1090被拉到低于VDD的阈值或更高时，反相器1070的输出使得辅前置驱动器1020恢复非激活状态，后者又使辅下拉驱动器1040恢复非激活状态。
在主下拉驱动器1030开始拉动(pulling)输出端子1090后，辅下拉驱动器1040的关断引起某种总反馈延迟。为方便起见，把这种总反馈延迟分为第一延迟和第二延迟。第一延迟系可归因于输出端子1090被拉到低于VDD的阈值的输出转换延迟。第二延迟是通过反相器1070和辅前置驱动器1020的信号传播延迟。在一个实施例中，输出转换延迟与通过反相器1070和辅前置驱动器1020的传播延迟是基本相当的。这样，辅下拉驱动器1040的工作时间(duty time)基本上随所述输出转换延迟而变化，后者又基于端子1090上的负载而变化。
本领域的普通技术人员可以对本发明轻易加以变化。例如，本领域的普通技术人员很容易修改图3中的电路，以提供类似于讨论过的下拉驱动器的上拉驱动器。
另外，电阻和电容元件可以是有源器件。而且，也可使用不同于已在此描述过的晶体管(无论是双极的还是场效应的等)实施本发明的其他实施例。此外，尽管本发明的描述使用的是有控制电极和电流电极的晶体管，也可以使用其他术语，比如控制和电流端子、电流处理端子(current handling terminals)、电流节点等。而且，尽管本发明的描述使用的是场效应晶体管(FETs)，但应注意绝缘栅FETs(IGFETs)通常称为MOSFET器件(Metal-Oxide-SemiconductorField Effect Transistor(金属氧化物半导体场效应晶体管)的首字母缩写)，尽管栅极材料可以是多晶硅或是除金属外的其它材料，电介质可以是氮氧化合物、氮化物或除氧化物外的其它材料。除非上下文表明有此限制，使用如MOSFET这样的惯用术语不得仅从字面上理解为具有氧化物电介质的金属栅极FET。
因为上述详细的描述只是举例，当说到“一个实施例”时，是指一个举例的实施例。相应地，在上下文中使用词语“一个”时，并非指有且仅有一个实施例有所描述的特征。相反，有许多其他的实施例可以(而且通常是确实)有这个举例的“一个实施例”的所描述的特征。按此使用方式，当针对一个实施例描述本发明时，它仅仅是本发明许许多多可行的实施例之一。
尽管上文详细说明了说明书中词语“一个实施例”的使用，本领域的技术人员可以理解，如果权利要求中的某要素为特定数目，应在权利要求中明示，否则不存在这样的限制。例如，在权利要求中，当一个权利要求要素被描述成有“一个”(one)特征，其目的是说该要素限于所描述的一个特征而且仅有一个该特征。此外，当权利要求中的某要素描述成包括某(不定完词a，中文中通常不译出来)特征时，并不是说限于且仅限于一项所描述的特征。相反，举例来说，权利要求包括某特征应理解为有关设备或方法包括一个或多个所述特征。也就是说，由于有关设备或方法包括某特征，该权利要求指的是不管这个设备或方法是否包括另一相同的特征。申请人在此将权利要求中某特征前的不定冠词“a”用作非限定性的，这与过去被许多法院采纳的解释相同，尽管可以找到与此相反的在先判例法。类似的，当权利要求中的某要素被描述成包括或含有某一前面提过的特征(如：“该(所述)”特征)时，那不是说该要素有且仅有一项所描述的特征。此外，权利要求中诸如“至少一个”和 “一个或多个”的引导语的使用不应理解为用不定冠词“a”和“an”引导另一权利要求要素就将任何包含该权利要求要素的权利要求限定为仅包含一个该要素的发明。即使在同一权利要求中包含引导语“至少一个和“一个或多个”和不定冠词“a”和“an”时，也应作上述理解。同样，这也适用于定冠词。
以上描述旨在描述至少一个本发明的实施例。以上描述并非在限定本发明的范围。相反，本发明的范围描述在下面的权利要求中。这样，尽管图示和描述的是本发明的特定实施例，基于以上的说明，对本领域的熟练技术人员来说，显然可以使用不脱离本发明范围的各种修改、替换结构和等同物。从而，权利要求的范围涵盖了一切落在本发明范围和精神实质之内的变化、修改等。此外，应理解，本发明仅由所附权利要求限定。以上说明并非想穷尽本发明的所有实施例。除非另有明述，在此展示的例子均是非限定性和非排它的例子，无论“非限定性”、“非排它的”之类的术语是否针对每个例子进行了表述。尽管尽量列出了一些举例的实施例及其变化，在权利要求所定义的本发明的范围内仍有其他的实施例及其变化。

Claims (7)

1.一种包括相应于在驱动器电路输入端收到的输入信号驱动输出端子上的输出信号的驱动器电路的设备，该驱动器电路包括：
与驱动器电路输入端和所述输出端子相连的主驱动器；
耦接为接收所述输入信号和所述输出信号的转换速率控制电路，其中，该转换速率控制电路还包括：与所述驱动器电路输入端相连的转换参考发生器；一个比较器，该比较器耦接到所述转换参考发生器和所述驱动器电路的所述输出端子，用以提供一个接通延迟，以延迟辅驱动器的激活直到主驱动器被激活之后；及
与所述转换速率控制电路和所述输出端子耦接的辅驱动器，其中，
所述转换速率控制电路控制所述辅驱动器的激活。
2.如权利要求1所述的设备，其中，所述转换速率控制电路还包括：断开延迟电路，耦接到所述比较器的输出，并连接到所述辅驱动器，用以延迟所述辅驱动器的停用。
3.如权利要求1所述的设备，其中，所述比较器比较所述参考信号的电压与所述输出信号的电压，响应与所述输出信号的电压相差至少一个阈值电压的参考信号的电压，所述比较器激活所述辅驱动器。
4.如权利要求1所述的设备，其中，所述转换速率控制电路控制所述辅驱动器将输出信号的转换增大到某个程度，该程度取决于所述输出信号的电压和所述参考信号的电压之间的电压差的大小。
5.一种包含一系列驱动器电路的集成电路，各驱动器电路包括：主驱动器；
电压变化测量电路，耦接为根据参考信号提供控制信号，该控制信号取决于所述主驱动器的输出的电压随时间的变化，其中所述参考信号是响应所述驱动器电路的输入信号而生成的；及
辅驱动器，耦接到所述电压变化测量电路和所述主驱动器，该辅驱动器根据所述控制信号被激活，其中，控制所述辅驱动器以增强所述主驱动器，增强的程度取决于所述主驱动器的电压相对于时间的变化。
6.一种用辅驱动能力在需要时驱动输出信号的方法，该方法包括：
响应输入信号的接收，激活主驱动器去驱动输出信号；
响应该输入信号的接收生成参考信号；
比较该输出信号和该参考信号；及
如果该输出信号的电压比该参考信号的电压滞后一个电压阀值，则激活辅驱动器，以及
在激活辅驱动器时增强辅驱动器的输出信号的转换，输出信号的转换被增强的量取决于输出信号的电压和参考信号的电压之间的电压差。
7.一种包括相应于在驱动器电路输入端收到的输入信号驱动输出端子上的输出信号的驱动器电路的设备，该驱动器电路包括：
与驱动器电路输入端和所述输出端子相连的主驱动器；
耦接为接收所述输入信号和所述输出信号的转换速率控制电路；及
与所述转换速率控制电路和所述输出端子耦接的辅驱动器，其中，所述转换速率控制电路控制所述辅驱动器的激活；
其中：
主、辅驱动器之一耦接为接收所述输入信号，主、辅驱动器中的另一个耦接为接收延迟的输入信号；并且
所述转换速率控制电路包括反馈延迟电路，后者耦接为响应所述输出信号提供使所述辅驱动器停用的反馈信号。
CNB018082157A 2000-03-20 2001-03-02 负载电容补偿缓冲器,其设备及方法 Expired - Lifetime CN1223089C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/528,857 2000-03-20
US09/528,857 US6313664B1 (en) 2000-03-20 2000-03-20 Load capacitance compensated buffer, apparatus and method thereof

Publications (2)

Publication Number Publication Date
CN1425220A CN1425220A (zh) 2003-06-18
CN1223089C true CN1223089C (zh) 2005-10-12

Family

ID=24107476

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018082157A Expired - Lifetime CN1223089C (zh) 2000-03-20 2001-03-02 负载电容补偿缓冲器,其设备及方法

Country Status (7)

Country Link
US (1) US6313664B1 (zh)
JP (1) JP4903340B2 (zh)
KR (1) KR100714668B1 (zh)
CN (1) CN1223089C (zh)
AU (1) AU2001247259A1 (zh)
TW (1) TW523988B (zh)
WO (1) WO2001071915A2 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003337640A (ja) * 2002-05-21 2003-11-28 Mitsubishi Electric Corp バス制御装置
US6842058B2 (en) * 2002-11-12 2005-01-11 Lsi Logic Corporation Method and apparatus for slew control of an output signal
KR100510515B1 (ko) 2003-01-17 2005-08-26 삼성전자주식회사 공정의 변화에 따라서 클럭신호의 듀티 사이클을 보정하는듀티 사이클 보정회로를 구비하는 반도체 장치
DE10355509A1 (de) * 2003-11-27 2005-07-07 Infineon Technologies Ag Schaltung und Verfahren zum verzögerten Einschalten einer elektrischen Last
JP5239976B2 (ja) * 2009-03-19 2013-07-17 富士通セミコンダクター株式会社 入力回路および半導体集積回路
US8957702B2 (en) * 2011-08-01 2015-02-17 Freescale Semiconductor, Inc. Signalling circuit, processing device and safety critical system
TW201535975A (zh) 2014-03-10 2015-09-16 Chunghwa Picture Tubes Ltd 閘極驅動電路
US9584104B2 (en) 2014-03-15 2017-02-28 Nxp Usa, Inc. Semiconductor device and method of operating a semiconductor device
US9202584B1 (en) 2014-05-08 2015-12-01 Freescale Semiconductor, Inc. Power supply slew rate detector
JP6195393B1 (ja) * 2016-03-23 2017-09-13 ウィンボンド エレクトロニクス コーポレーション 出力回路
KR102598741B1 (ko) * 2018-07-17 2023-11-07 에스케이하이닉스 주식회사 데이터 출력 버퍼

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58121610A (ja) * 1982-10-05 1983-07-20 Taamo:Kk 係合具
US4567378A (en) * 1984-06-13 1986-01-28 International Business Machines Corporation Driver circuit for controlling signal rise and fall in field effect transistor processors
JPH04154314A (ja) * 1990-10-18 1992-05-27 Nec Ic Microcomput Syst Ltd 出力回路
JPH04274615A (ja) * 1991-02-28 1992-09-30 Nec Corp 出力バッファ回路
JP3251661B2 (ja) 1991-10-15 2002-01-28 テキサス インスツルメンツ インコーポレイテツド 制御されたスルー・レートを有するｃｍｏｓバッファ回路
JPH05327443A (ja) * 1992-05-15 1993-12-10 Nec Corp バッファ回路
US5619247A (en) * 1995-02-24 1997-04-08 Smart Vcr Limited Partnership Stored program pay-per-play
US5598119A (en) * 1995-04-05 1997-01-28 Hewlett-Packard Company Method and apparatus for a load adaptive pad driver
US5739715A (en) * 1995-10-31 1998-04-14 Hewlett-Packard Co. Digital signal driver circuit having a high slew rate
US5986489A (en) * 1996-04-03 1999-11-16 Cypress Semiconductor Corp. Slew rate control circuit for an integrated circuit
JP3339311B2 (ja) * 1996-07-16 2002-10-28 富士電機株式会社 自己消弧形半導体素子の駆動回路
KR100226491B1 (ko) * 1996-12-28 1999-10-15 김영환 반도체 메모리에서 비트라인 감지 증폭기의 풀업/풀다운 전압제 공을 위한 디바이스 및 그 구성 방법
US6184703B1 (en) * 1997-06-06 2001-02-06 Altera Corporation Method and circuit for reducing output ground and power bounce noise
US6118324A (en) * 1997-06-30 2000-09-12 Xilinx, Inc. Output driver with reduced ground bounce
US5949259A (en) * 1997-11-19 1999-09-07 Atmel Corporation Zero-delay slew-rate controlled output buffer
US6181156B1 (en) * 1999-03-31 2001-01-30 International Business Machines Corporation Noise suppression circuits for suppressing noises above and below reference voltages
FR2945413B1 (fr) * 2009-05-15 2011-05-06 Aplix Sa Element d'accrochage pour former la partie male d'un auto-agrippant
JP5949259B2 (ja) * 2012-05-25 2016-07-06 三菱電機株式会社 液晶表示装置
JP5986489B2 (ja) * 2012-11-21 2016-09-06 株式会社ハーマン グリル

Also Published As

Publication number Publication date
WO2001071915A3 (en) 2002-02-14
US6313664B1 (en) 2001-11-06
KR100714668B1 (ko) 2007-05-07
AU2001247259A1 (en) 2001-10-03
JP4903340B2 (ja) 2012-03-28
JP2003528525A (ja) 2003-09-24
CN1425220A (zh) 2003-06-18
TW523988B (en) 2003-03-11
KR20030014370A (ko) 2003-02-17
WO2001071915A2 (en) 2001-09-27

Similar Documents

Publication Publication Date Title
CN1223089C (zh) 负载电容补偿缓冲器,其设备及方法
US5896043A (en) Level shift circuit
CN1241328C (zh) 用于高和低电压总线的输出缓冲器
US5355029A (en) Staged CMOS output buffer
EP0443434A1 (en) Ouput buffer circuit with signal feed forward for reducing switching induced noise
KR20000070254A (ko) 지연이 없는 슬루율 제어된 출력 버퍼
US20020097071A1 (en) Output buffer with constant switching current
KR100453760B1 (ko) 다중 반사의 발생을 방지할 수 있는 반도체 장치, 이장치의 구동 방법 및 세팅 방법
CN1200514C (zh) 输出缓冲装置及方法
CN1097344C (zh) Cmos驱动电路
CN115051696B (zh) 一种应用于SiC MOSFET的分段栅驱动电路
US5424653A (en) Gradual on output buffer circuit including a reverse turn-off apparatus
CN1288290A (zh) 半导体集成电路的输入缓冲器
CN112436720A (zh) Nmos功率管驱动电路
CN102638257B (zh) 输出电路、包括输出电路的系统以及控制输出电路的方法
CN1213223A (zh) 输出缓冲电路
EP0481737B1 (en) Output buffer for semiconductor integrated circuit
US5442304A (en) CMOS logic gate clamping circuit
EP0882265A1 (en) Apparatus and method for signal handling on gtl-type buses
US7078931B2 (en) GTL output structure having a slew rate control restore circuit
CN113037272A (zh) 总线驱动装置
CN1118936C (zh) 高速低噪声的输出缓冲器
KR100265834B1 (ko) 반도체 장치의 입/출력 버퍼
CN2529453Y (zh) 可降低电源/接地弹跳噪声的输出缓冲器
US8040171B2 (en) Accelerator output stage that adjusts drive duration to loading

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20180918

Address after: texas

Patentee after: Fisical Semiconductor Inc.

Address before: Illinois Instrunment

Patentee before: Motorola Inc.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20181016

Address after: American Texas

Patentee after: NXP America Co Ltd

Address before: texas

Patentee before: Fisical Semiconductor Inc.

TR01 Transfer of patent right
CX01 Expiry of patent term

Granted publication date: 20051012

CX01 Expiry of patent term