CN1215664C - 模拟滤波器 - Google Patents

模拟滤波器 Download PDF

Info

Publication number
CN1215664C
CN1215664C CNB018042570A CN01804257A CN1215664C CN 1215664 C CN1215664 C CN 1215664C CN B018042570 A CNB018042570 A CN B018042570A CN 01804257 A CN01804257 A CN 01804257A CN 1215664 C CN1215664 C CN 1215664C
Authority
CN
China
Prior art keywords
mentioned
arithmetic processing
circuit
processing section
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018042570A
Other languages
English (en)
Other versions
CN1397115A (zh
Inventor
小柳
裕喜生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN1397115A publication Critical patent/CN1397115A/zh
Application granted granted Critical
Publication of CN1215664C publication Critical patent/CN1215664C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0248—Filters characterised by a particular frequency response or filtering method
    • H03H17/026—Averaging filters

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Complex Calculations (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Abstract

将多个包含保持Δ∑调制信号的数段的S/H电路，以及S/H电路的输出入信号加以加法运算的模拟加法运算器的处理电路，以纵向连接的方式连接多个组，并将随着各个S/H电路11-1、14-1、17-1、20-1的段数往后段进行而变少的第1运算部2-1，以及与此具有相同构成的第2运算部2-2加以纵向连接，并采用此构成，通过输出波形的包络曲线为于有限的标本点中收敛于0值的有限的2次曲线的方式，对Δ∑调制的信号进行过量取样与重叠运算，以防止LPF的相位偏斜与以往函数所造成的舍位误差的发生。此外，与为了实现过量取样与重叠运算所考虑的普通的构成相比较，可以使S/H电路的段数与加法运算器的个数减少。

Description

模拟滤波器
技术领域
本发明涉及模拟滤波器，例如适用于将Δ∑调制信号变得平滑的滤波器。
背景技术
Δ∑调制为，将模拟信号转换至数字信号之际，在每个所定的取样频率数的时间中针对已取样后的各个样本点的数据，通过将对于目前的数据的变化量加以编码使其数字化的方式。即，在Δ∑调制中，将类似信号的振幅成分仅以两个数值(1位元)加以表现。
该Δ∑调制例如用于音声信号的编码时，在Δ∑调制方式中，与现在广为使用的CD(Compact Disk)所采用的PCM方式相比，不仅可以使全体的构成变得简便，还具有通过控制量子化杂音的分布的控制，以提高纵数字信号回复至原先的模拟信号的复原性的优点。
即，在PCM方式中，在每个取样频率数的时间中进行对应的取样点来记录数据的绝对量，对此，在Δ∑调制方式中，因为并无PCM方式那样的信息量的空隙与内插，因此仅仅须将对于目前的数据的变化量加以记录，即可使通过量子化所得到的2值信号极为接近模拟的特性。
因此，在将基于Δ∑调制方式被编码的数字信号加以再现的情况下，与PCM方式不同，并不需要D/A转换器，可通过设置于最终阶段的低通滤波器(Low Pass Filter)将高频率成分的数字信号加以除去，只通过此单纯的过程，便可将原先的模拟信号重现。实际上，在以往的声音再生装置中，通过针对Δ∑调制信号施以低通滤波器的原理，以重现原先的模拟信号。
然而，在采用低通滤波器的情况下，具有因该低通滤波器的相位偏斜而产生输出波形的偏斜的问题。此外，也具有采用现在应用于CD等的过量取样(Over Sampling)技术，并通过采用正弦函数等的内插处理来进行内插的方法。然而，因为此正弦函数于±∞处趋近于0值因此于运算上产生舍位误差，仍然产生输出波形的偏斜问题。此外，也有其构成变得极为复杂的问题。
发明内容
本发明是为了解决上述问题而做出的发明，其目的在于提供一种Δ∑调制输出的最适合的模拟滤波器。具体而言，其目的在于提供一种输出波形的偏斜少，并且其构成极为简单的模拟滤波器。
本发明的模拟滤波器为，通过针对经Δ∑调制后的各个离散数据进行过量取样及移动平均运算或是重叠运算，以输出波形的包络曲线为通过上述经Δ∑调制后的各个的离散数据的取样值的2次曲线的方式来进行内插的模拟滤波器，其特征在于，将包含维持信号的数段的取样保持电路，以及将上述数段的取样保持电路的输入信号与输出信号加法运算的加法运算器的电路作为1组处理电路，并将多个组的处理电路加以纵向连接。并以将上述多个组的处理电路所具有的上述数段的取样保持电路的段数各自维持不同。
在本发明的其他形态中，其特征在于，上述多个组的处理电路所具有的上述数段的取样保持电路的段数，是以愈往上述纵向连接之后段其段数愈少的方式而构成。
在本发明的其他形态中，其特征在于，具有通过针对经Δ∑调制后的个别的离散的数据进行移动平均运算或是重叠运算，以使输出波形的包络曲线为对称梯形波地执行内插的第1运算处理部，以及针对于上述第1运算处理部所求得的上述对称梯形的各自离散的数据进行移动平均运算或是重叠运算，以输出波形的包络曲线为通过上述经Δ∑调制后的各自的离散的数据的取样值的2次曲线波地进行内插的第2运算处理部，而上述第1运算处理部及第2运算处理部各自具有，将包含维持信号的数段的取样保持电路，以及将上述数段的取样保持电路的输入信号与输出信号加法运算的加法运算器的电路作为1组处理电路，并将多个组的处理电路加以纵向连接，并以将上述多个组的处理电路所具有的上述数段的取样保持电路的段数各自维持不同方式而构成。
在本发明的其他形态中，其特征在于，具有通过针对经Δ∑调制后的每个离散的数据进行移动平均运算或是重叠运算，以使输出波形的包络曲线为对称梯形波的方式来执行内插的第1运算处理部，以及针对于上述第1运算处理部所求得的上述对称梯形波的每个的离散的数据进行移动平均运算或重叠运算，以输出波形的包络曲线为通过上述经Δ∑调制后的个别的离散的数据的取样值的2次曲线的方式来进行内插的第2运算处理部，而上述第1运算处理部及第2运算处理部各自具有，将包含维持信号的数段的取样保持电路，以及将上述数段的取样保持电路的输入信号与输出信号加法运算的加法运算器，以及将上述加法运算器的输出信号乘以1/2倍的1/2除法运算器作为1组处理电路，并将多个组的处理电路加以纵向连接，并以将上述多个组的处理电路所具有的上述数段的取样保持电路的段数各自维持不同地构成。
在本发明的其他形态中，其特征在于，在上述各自的第1运算处理部及第2运算处理部中，上述多个组的处理电路所具有的上述数段的取样保持电路的段数，是以愈往上述纵向连接的后段其段数愈少地构成。
在本发明的其他形态中，其特征在于，具有将上述Δ∑调制后的每个的离散的数据，对应于有限的标本点上收敛于0的有限的标本化函数的基准数位基本波形来进行加工的前处理部，并针对上述前处理部的输出信号进行上述移动平均运算或是重叠运算。
在本发明的其他形态中，其特征在于，将包含维持信号的2i段的取样保持电路，以及将上述2i段的取样保持电路的输入信号与输出信号加法运算的加法运算器的电路作为1组处理电路，将j组处理电路加以纵向连接，并具有将上述j组处理电路所具有的上述2i段的取样保持电路的段数各自设为i＝j-1，j-2，……，1，0的第1运算处理部，以及与上述第1运算处理部具有同样构成的第2运算处理部，并以将上述第1运算处理部及第2运算处理部加以纵向连接的方式构成。
在本发明的其他形态中，其特征在于，将包含维持信号的2i段的取样保持电路，以及将上述2i段的取样保持电路的输入信号与输出信号加法运算的加法运算器，以及将上述加法运算器的输出信号乘以1/2倍的1/2除法运算器作为1组处理电路，将j组处理电路加以纵向连接，并具有将上述j组处理电路所具有的上述2i段的取样保持电路的段数各自设为i＝j-1，j-2，……，1，0的第1运算处理部，以及与上述第1运算处理部具有同样构成的第2运算处理部，并以将上述第1运算处理部及第2运算处理部加以纵向连接的方式而构成。
在本发明的其他形态中，其特征在于，进而具有将上述第2运算处理部的输出信号加以维持的1段的取样保持电路，以及将上述第1段的取样保持电路的输入信号与输出信号加法运算的加法运算器，以及将上述加法运算器的输出信号乘以1/2倍的1/2除法运算器。
在本发明的其他形态中，其特征在于，具有将上述经Δ∑调制后的个别的离散数据，对应于有限的标本点上收敛于0的有限的标本化函数的基准的数字基本波形来进行加工的前处理部，将包含维持信号的2i段的取样保持电路及将上述2i段的取样保持电路的输入信号与输出信号加法运算的加法运算器的电路作为1组处理电路，将j组处理电路加以纵向连接，并具有将上述j组处理电路所具有的上述2i段的取样保持电路的段数各自设为i＝j-1，j-2，……，1，0的第1运算处理部，以及与上述第1运算处理部具有同样构成的第2运算处理部，并以将上述第1运算处理部及第2运算处理部加以纵向连接的而构成。
由于本发明通过上述技术手段而作成的，因此可以通过取量取样及移动平均运算或是重叠运算，将在有限的标本点上收敛于0的有限的标本化函数作为滤波器输出的包络曲线，将经Δ∑调制后的离散数据加以内插，并可以避免低通滤波器的相位偏斜及正函数等的舍位误差的发生，并可得到其输出波形不具偏斜的平滑的模拟信号。因此，若是将本发明的模拟滤波器适用于例如音响机器，可以得到比起以往的音响机器更优良的音质。
并且，根据本发明，比起一般为了实现移动平均运算或是重叠运算而考虑的构成相比，可进一步降低取样保持电路的段数与加法运算器的个数，使构成变得简便。
附图说明
图1是表示实施例1模拟滤波器的一构成例的方块图。
图2是表示说明实施例1的模拟滤波器的动作原理的图，是表示卷积运算(Convolution)的执行过程的图。
图3是表示说明实施例1的模拟滤波器的动作原理的图，是表示卷积运算(Convolution)的执行过程中所得到的各个波形的图。
图4是表示将单一矩形波形进行Δ∑调制，再针对Δ∑调制信号施以模拟滤波器处理的情况的各个波形的图。
图5是表示将针对某个模拟信号进行0次保持的数字信号，施以Δ∑调制处理及模拟滤波器处理之后所得的结果，所得到的波形的例子的图。
图6是表示将针对某个模拟信号进行0次保持的数字信号，施以Δ∑调制处理及模拟滤波器处理之后所得的结果，所得到的波形的其他例子的图。
图7是表示实施例2的模拟滤波器之一构成例的方块图。
图8是表示实施例2的模拟滤波器的动作时间的时间图。
图9是表示在实施例2中所采用的数位基本波形的图。
图10是表示从图9的数位基本波形中所产生的标本化函数的图。
图中：
1：模拟滤波器
2-1：第1运算处理部
2-2：第2运算处理部
2-3：第3运算处理部
10：模拟积分器
11-1，11-2：8段S/H电路
12-1，15-1，18-1，21-1，12-2，15-2，18-2，21-2，21-3：模拟加法运算器
13-1，16-1，19-1，22-1，13-2，16-2，19-2，22-2，22-3：1/2除法运算器
14-1，14-2：4段S/H电路
17-1，17-2：2段S/H电路
20-1，20-2，20-3：1段S/H电路
30：信号转换部
31-1，31-2，31-3：触发电路
32-1、32-2、32-3，32-4：读取写入型存储器
33-1、33-2：极性切换/数据选择器
34-1，34-2，34-3：积分型数位/模拟转换器
35：加权模拟加法运算器
具体实施方案
以下根据图说明本发明的一实施例形态。
实施例1
实施例1的模拟滤波器，通过针对经Δ∑调制后的2值信号(1位元信号)进行所定倍数的过量取样及移动平均运算或是重叠运算(以下称为卷积运算(Convolution))，可以得到具有平滑且较少偏斜的模拟信号。
图1是表示本实施例的模拟滤波器之一构成例的方块图。图2及图3是表示说明本实施例的模拟滤波器的动作原理的图。首先采用图2及图3开始说明动作原理。
图2及图3表示，将通过取样频率数f所决定的单位时间设为T(＝1/f)，并将时间幅2nT(在图2中设定为n＝16)及振幅1的单一矩形波通过滤波器处理来变换至模拟信号的过程。
图2(a)为表示2n倍过量取样与第一次的卷积运算的处理例。示于图2(a)的最上面一行的一连串数值为表示时间幅2nT及振幅1的单一矩形波。若将此矩形波每个移动时间T并加法运算n次的话，则成为如图3(a)的上连为(n+1)T，下边为(3n-1)T，高度为n的对称梯形波。
即，从图2(a)的最上面向下16行份的数值列，为将显示于最上面一行的数值列1个1个向右移动的数值。图2的行方向表示时间轴，而将数值列向右移动则对应于，将示于最上面一行的数值列的每个数字缓缓向右延迟时间T。另外，从上面开始第17行的数值列是以将对应于第1行至第16行的各个数值列的数值加以加法运算的值。该第17行的数值列是表示图3(a)的对称梯形波。
图2(b)为表示第二次的卷积运算的处理例。示于图2(b)的最上面一行的一连串数值列为表示，图2(a)所示的第一次的卷积运算的结果所得到的对称梯形波。再将此对称梯形波各移动时间T并加法运算n次时，则成为如图3(b)的宽度为(4n+1)T，振幅为n2的连续2次曲线。
图2(c)为表示第三次的卷积运算的处理例。示于图2(c)的最上面一行的一连串数值列为表示，图2(b)所示的第二次的卷积运算的结果所得到的2次曲线。再将此2次曲线各移动时间T并加法运算1次时，则成为如图3的宽度为(4n+1)T，振幅为2n2的连续2次曲线。
示于图3(c)的函数在其全部值域中为可1次微分，沿着横轴的标本位置t从1至65之间具有0以外的有限值，在此以外的区域则其值为0的有限的函数。另外，图3(c)的函数的特征为在t＝33的标本点上具有其极大值。
将示于图3(c)的2次曲线的振幅除以2n2后的值为滤波器输出的包络线。于将Δ∑调制信号的离散数据输入于如此动作的模拟滤波器的情况下，因为具有与一连串离散的输入值成比例的振幅，其2次曲线波为各自偏移时间2nT来加以合成，因此该滤波器输出便成为，通过其各自的输入值的平滑的2次内插曲线。
以往所采用的正弦函数因为是在t＝±∞的标本点收敛于0的函数，因此要想正确求得其位置的内插位置中之内插值的话，则有必要求得t＝±∞为止的与各个离散数据成比例的正弦函数滤并加以合成。对此，在本实施例作为滤波器输出的包络线所采用的图3(c)的函数，因为是于t＝1，65的标本点收敛于0，因此只要考虑t＝1-65的范围内的离散数据即可。
因此，在求得某个内插值的情况下，仅需要考虑有限数目的离散数据的值即可，因此可以大量降低处理量。并且，关于t＝1-65的范围外的离散数据，并不是因为考虑处理量及精密度而忽略本来应加以考虑的，而是因为理论上不须考虑而不产生舍位误差。
图4是表示将单一的矩形波进行Δ∑调制，再对Δ∑调制信号施以上述模拟滤波器处理的情况的各个波形的图。在图4中，线A表示将某模拟信号进行0次保持加以制作的矩形波。若将此矩形波进行Δ∑调制时，则变成线B。若再将此线B的波形施以上述模拟滤波器处理时，则变成如线C平滑模拟波形。该波形几乎与原先的模拟波形一致。
接下来说明实现上述动作原理的模拟滤波器的构成例。在图1中，模拟积分器10进行，将经Δ∑调制后的2值信号(1位元信号)并进行模拟积分处理。即，如上所述，因为Δ∑调制信号通过将对目前的数据的变化量加以编码来使其数字化，因此通过积分，将各个取样点中的变化量的数据转换为绝对量的数据。通过依照将其准的取样频率数f变成2n倍的频率数Fs的时钟加以动作，该模拟积分器10执行2n倍的过量取样。
本实施例的模拟滤波器1针对模拟积分器10的车出信号进行上述卷积运算。如图1所示，本实施例的模拟滤波器1具有，执行16段的卷积运算(如图2(a)所示的第1次卷积运算)的第1运算处理部2-1，以及执行16段的卷积运算(图2(b)所示的第2次卷积运算)的第2运算处理部2-2，以及执行2段的卷积运算(图2(c)所示的第3次卷积运算)的第3运算处理部2-3。
第2运算处理部2-1具有以下的构成11-1-22-1。设置于第1运算处理部2-1的输入侧的8段的取样保持(S/H)电路11-1，将模拟积分器10的输出信号依据频率数Fs的时钟依序维持。即，输入于8段S/H电路11-1的信号被延迟了T1＝8/Fs的时间被输出。模拟加法运算器12-1将8段S/H电路11-1的输入信号与输出信号加法运算。1/2除法运算器13-1将该模拟加法运算器12-1的输出信号降为1/2倍。通过这些8段S/H电路11-1，模拟加法运算器12-1及1/2除法运算器13-1以构成了1组处理电路。
4段S/H电路14-1将1/2除法运算器13-1的输出信号依照频率数Fs的时钟依序维持。即输入于4段S/H电路14-1的信号被延迟了T2＝4/Fs的时间被输出。模拟加法运算器15-1将4段S/H电路14-1的输入信号与输出信号加法运算。1/2除法运算器16-1将该模拟加法运算器15-1的输出信号降为1/2倍。
2段S/H电路17-1将1/2除法运算器16-1的输出信号依照频率数Fs的时钟依序维持。即输入于2段S/H电路17-1的信号被延迟了T3＝2/Fs的时间被输出。模拟加法运算器18-1将2段S/H电路17-1的输入信号与输出信号加法运算。1/2除法运算器19-1将该模拟加法运算器18-1的输出信号降为1/2倍。
1段S/H电路20-1将1/2除法运算器19-1的输出信号依照频率数Fs的时钟依序维持。即输入于1段S/H电路20-1的信号被延迟了T4＝1/Fs的时间被输出。模拟加法运算器21-1将1段S/H电路20-1的输入信号与输出信号加法运算。1/2除法运算器22-1将该模拟加法运算器18-1的输出信号降为1/2倍。
上述第2运算处理部2-2具有与上述第1运算处理部2-1相同的构成的11-2-22-2。即，在相同符号上赋予不同数字代表各自所对应的构成。第2运算处理部2-2对第2运算处理部2-1的输出信号，执行与该第2运算处理部2-1的相同处理。
第3运算处理部2-3具有与上述第1运算处理部2-1相同的构成的11-1-22-1当中的最终段相同的构成，即具有1段S/H电路20-3，模拟加法运算器21-3，以及1/2除法运算器22-2。在此也是，在相同符号上赋予不同数字代表各自所对应的构成。第3运算处理部2-3对第2运算处理部2-2的输出信号，执行与该第1运算处理部2-1的最终段的相同处理。
如此，例如在第1运算处理部2-1中，将4个模拟加法运算器与段数不同的S/H电路加以纵向连接，并重复进行，不仅将前段的加法运算输出作为2个输入加法运算于后段。由此，可以进行与将输入波各自移动时间T并加法运算24＝16次的相同运算。
在第1运算处理部2-1中也相同，可以进行与将输入波各自移动时间T并加法运算24＝16次的相同运算。此外，在第3运算处理部2-3中，可以进行将输入波各自运动时间T并通过1个模拟加法运算器进行1次加法运算的运算。
因此，通过将Δ∑调制信号的积分值通过如此动作的模拟滤波器1，可依序获得经过一连串的Δ∑调制波进行卷积运算与合成后的数值列。由此数值列所决定的波形，可通过多个1/2除法运算器使振幅成为1/2n2倍并与原先的振幅相同。
图5是表示将针对某个模拟信号进行10保持后的数字信号，施以Δ∑调制处理及模拟滤波器处理之后所得的结果，所得到的波形的例子的图。图5中，线A是表示将某模拟信号进行0次保持的数字信号的波形。线B为Δ∑调制信号的波形，线C为经过模拟滤波器处理后的模拟信号的波形。示于线C的模拟波形几乎与原先的模拟波形一致，为平滑的波形。
如上所述，在本实施例的模拟滤波器1中，是针对Δ∑调制信号进行于图2中所说明的过量取样及卷积运算，通过将在有限的标本点收敛于0值的图3(c)那样的波形作为滤波器输出的包络曲线来加以内插，可以再生出不产生低通滤波器的相位偏斜与正弦函数所造成的舍位误差的发生，并使其输出波形不产生偏斜的更为平滑的模拟信号。
此外，在本实施例的模拟滤波器1中是由，将进行多段卷积运算的电路以8段、4段、2段、1段的愈往后段其段数愈少的S/H电路，以及将各个S/H电路的输出输入信号加法运算的模拟加法运算器，以及将各个模拟加法运算器的输出信号降为1/2的1/2除法运算器所构成。
在为了实现图2所示的卷积运算所考虑的普通的构成中，例如仅仅是第1次的卷积运算就需要512(＝6×32)段的S/H电路与15个模拟加法运算器，而在图1所示的第1运算处理部2-1中，只要15(＝8+4+2+1)段的S/H电路与4个模拟加法运算器即可。此外，在第2运算处理部2-2中，也只要15段的S/H电路与4个模拟加法运算器即可，在第3运算处理部2-2中，也只要1段的S/H电路与1个模拟加法运算器即可。由此，比起一般的构成的情况，可以大幅降低S/H电路的段数与模拟加法运算器的个数，可以使构成变得极为简单。
为了提供参考，将进行64倍的过量取样及32段的卷积运算所得到的波形显示于图6。在图6中，线A是表示将模拟信号进行0次保持的数字信号的波形，线B为Δ∑调制信号的波形，均与图5所示的相同。线C，为经过模拟滤波器处理后的模拟信号的波形。比起示于线C的模拟波形，此显示于图6的线C的模拟波形更可以得到高频率成分并更加单纯化。虽然与滤波器的使用方法有关，但若于重视原先的模拟信号的再现性的情况下，则图5波形较佳。
实施例2
下面对本发明的实施例2加以说明。
实施例2的模拟滤波器，通过对经Δ∑调制后的2值信号(1位元信号)，以对应于以下所述的所定的标本化函数的数位的基本波形来赋予加权，并针对其输出信号进行实施例1所说明的卷积运算，可以得到具有平滑的模拟信号。
图7是表示本实施例的模拟滤波器之一构成例子的方块图。图8是表示动作时间时间流程图。此外，图9是表示数位的基本波形的图，图10是表示将此数位基本波形施以模拟滤波器处理后所得结果的波形的图。首先采用图9及图10从动作原理来说说明。
图9所示的数位基本波形为进行本实施例的模拟滤波器处理时所使用的标本化函数的基本。此数位基本波形是由，在每个将基准的取样频率数f变成所定倍数的频率数Fs的时钟上，将数据数变化成-1、1、8、8、1、-1来加以制作。运算过程在图中省略，对如此的数位基本波形，施以与图2所说明的相同的过量取样及卷积运算时，则其输出波形将成为如图10所示。
示于图10的函数与图3(c)所示的函数相同，均为在全部值域中可1次微分，沿着横轴的标本位置t于1至65之间时具有0以外的有限值，在此以外的区域则其值为0的有限的函数。另外，图10的函数的特征为，仅于t＝33的标本点上具有其极大值，且于t＝1，17，49，65的4个标本点上为0，为了得到平滑的模拟波形信号必须通过全部的标本点。
如此，图10的函数为标本化函数，在全部值域中可1次微分，并且在标本位置t＝1，65中收敛于0的函数。因此，将该图10的标本化函数作为滤波器输出的包络曲线来使用，通过进行基于Δ∑调制信号的各离散数据的重叠，可以将离散数据间的值采用1次可微分的函数来进行内插。并且，因为不发生舍位误差，因此可以防止输出波形的偏斜。
接着，说明实现上述动作原理的模拟滤波器的构成例。在图7中，信号转换部30进行将Δ∑调制后的2值信号(1位元信号)转换至2位元的差动数字信号的处理。该信号转换部30依照将基准的取样频率f变成所定倍数的频率数Fs的时钟来加以动作。在信号转换部30的输出段中，设置了3个触发电路(Flip Flop)31-1，31-2，31-3。各个触发电路31- 1，31-2，31-3各具有32段的，依照频率数Fs的时钟将2位元的差动数字信号依序维持的触发电路，而被输入的信号被延迟T0＝32/Fs的时间被输出。
在上述信号转换部30及各个触发电路31-1，31-2，31-3的输出接头中，接着4个读取写入型存储器(Read Write Memory)32-1，32-2，32-3，32-4。也即，在上述信号转换部30中，连接着第1个读取写入型存储体32-1，在第1个触发电路31-1中连接第2个读取写入型存储器32-2。于第2个触发电路31-2中连接第3个读取写入型存储器32-3。于第3个触发电路31-3中连接第4个读取写入型存储器32-4。
各个读取写入型存储器32-1，32-2，32-3，32-4具有将2位元的差动数字信号存储在32节的区域，并以按照频率Fs的时钟将被输入的差动数字信号写入，而依照2倍的频率数2Fs的时钟将其读出的方式来构成。
在这些读取写入型存储器32-1，32-2，32-3，32-4的输出段中，设置了2个极性切换/数据选择器33-1，33-2。即，在第1个及第2个触发电路32-1，32-2的输出段中，连接第1个极性切换/数据选择器33-1，在第3个及第4个触发电路31-3，31-4的输出段中，连接第2个极性切换/数据选择器33-2。
各个极性切换/数据选择器33-1、33-2各自不仅将从2个读取写入型存储器所输入的差动数字信号的正负极性所定时间加以转换，还进行选择何种信号加以输出的处理。从各个极性切换/数据选择器33-1、33-2所输入的信号，各自输入在进行伴随积分效果的A/D转换处理的第1及第3的积分型数位/模拟转换器34-1、34-3。
第1及第3积分型数位/模拟转换器34-1，34-3进行从上述第1个及第2个极性切换/数据选择器33-1、33-2所输出的差动数字信号转换成模拟信号的处理。此外，第2积分型数字/模拟转换器34-2将从上述第1个触发电路31-1所输出的差动数字信号转换成模拟信号的处理。
图8是表示处理被输入的Δ∑调制信号并将差动数字信号输入至积分型数位/模拟转换器34-1，34-2，34-3为止的动作时间的时间流程图。
图8(a)是表示输入数据的例子。在此假定a-g的数据列被依序输入的情况(a-g表示振幅的大小)。
图8(b)是表示主数据及次1-次4数据的写入及读出时间的图。在此，主数据是指纵第1个触发电路31-1中被输出至第2积分型数位/模拟转换器34-2的数据，次1-次4数据是指被输出及被输入于各个读取写入型存储器32-1，32-2，32-3，32-4的数据。
如图8(b)及图8(c)所示，数据a依循着频率数Fs的时钟被写入于第1图读取写入型存储器32-1，在接下来的时刻t2依照2倍频率数2Fs的时钟从第1个读取写入型存储器32-1被读取2次，并作为次1数据被输入于第1个极性切换/数据选择器33-1。
在接下来的时刻t3中，信号INH被输入于第1个读取写入型存储器32-1并且暂停数据的输入输出。此外，在此时刻t3中，从第1个触发电路31-1中读取接收了延迟的数据a，作为主数据被输入至第2的积分型数位/模拟转换器34-2。在此后的时刻t4中，再依照2倍频率数2Fs的时钟从第1个读取写入型存储器32-1读取2次数据a，并作为次1数据被输入于第1个极性切换/数据选择器33-1。
由此，在第1个极性切换/数据选择器33-1中，从时刻t2至时刻t4依照2倍频率数2Fs的时钟，数据a被输入4次。此时，第1个极性切换/数据选择器33-1针对第2次及第3次被输入的数据a进行极性转换的处理，并将其结果输出至第1积分数位/模拟转换器34-1。由此，在第1积分型数位/模拟转换器34-1中，数据a是以-a、a、a、-a、的顺序被输入。
此外，如图8(b)及图8(d)所示，数据b在时刻t2依照频率数Fs的时钟被写入于第2个读取写入型存储器32-2，在此后的时刻t3依照2倍频率数2Fs的时钟从第2个读取写入型32-2被读以2次，并作为次2数据被输入于第1个极性切换/数据选择器33-1。
在接下来的时刻t4中，信号INH被输入于第2个读取写入型存储器32-2并且暂停数据的输入输出。此外，在此时刻t4中，从第2个触发电路31-1中读取接收了延迟的数据b，作为主数据被输入至第2积分型数位/模拟转换器34-2。在接下来的时刻t5中。再依照2倍频率数2Fs的时钟从第2个读取写入型存储器32-2读取2次数据b，并作为次2数据被输入于第1个极性切换/数据选择器33-1。
由此，在第1个极性切换/数据选择器33-1中，从时刻t3至时刻t5依照2倍频率数2Fs的时钟，数据b被输入4次。此时，第1个极性切换/数据选择器33-1对第2次及第3次被输入的数据b进行极性转换的处理，并将其结果输出至第1积分型数位/模拟转换器34-1。由此，于第1积分型数位/模拟转换器34-1中，数据b是以-b、b、b、-b的顺序被输入。
此外，在图8(b)及图8(e)所示，数据c在时刻t3依照频率数Fs的时钟被写入于第2个读取写入存储器32-3，在接下的时刻t4依照2倍频率数2Fs的时钟从第3个读取写入型存储器32-3被读以2次，并作为次3数据被输入于第2个极性切换/数据选择器33-2。
在接下来的时刻t5中，信号INH被输入于第3个读取写入型存储器32-3并且暂停数据的输入输出。此外，在此时刻t5中，从第1个触发电路31-1中读取接收了延迟的数据c，作为主数据被输入至第2积分型数位/模拟转换器34-2。在接下来的时刻t6中。再依照2倍频率数2Fs的时钟从第3个读取写入型存储器32-3读取2次数据c，并作为次3数据被输入于第1个极性切换/数据选择器33-2。
由此，在第2个极性切换/数据选择器33-2中，从时刻t4至时刻t6依照2倍频率数2Fs的时钟，数据c被输入4次。此时，第2个极性切换/数据选择器33-2对第2次及第3次被输入的数据c进行极性转换的处理，并将其结果输出至第3积分型数位/模拟转换器34-3。由此，于第3积分型数位/模拟转换器34-3中，数据c是以-c、c、c、-c的顺序被输入。
另外，在图8(b)及图8(f)所示，数据d在时刻t4依照频率数Fs的时钟被写入于第4个读取写入存储器32-4，在接下的时刻t5依照2倍频率数2Fs的时钟从第4个读取写入型存储器32-4被读以2次，并作为次4数据被输入于第2个极性切换/数据选择器33-2。
在接下来的时刻t6中，信号INH被输入于第4个读取写入型存储器32-4并且暂停数据的输入输出。此外，在此时刻t6中，从第1个触发电路31-1中读取接收了延迟的数据d，作为主数据被输入至第2积分型数位/模拟转换器34-2。在接下来的时刻t7中。再依照2倍频率数2Fs的时钟从第4个读取写入型存储器32-4读取2次数据d，并作为次4数据被输入于第2个极性切换/数据选择器33-2。
由此，在第2个极性切换/数据选择器33-2中，从时刻t5至时刻t7依照2倍频率数2Fs的时钟，数据d被输入4次。此时，第2个极性切换/数据选择器33-2对第2次及第3次被输入的数据d进行极性转换的处理，并将其结果输出至第3积分型数位/模拟转换器34-3。由此，于第3积分型数位/模拟转换器34-3中，数据d是以-d、d、d、-d的顺序被输入。
以下，关于e，f，g……也同样，主数据及次1-次4数据的读出写入被依序进行。此外，也进行相同的极性转换处理。
通过以上处理，例如在时刻t4的时间中，2Fs周期的数据列a、-a被输入至第1积分型数位/模拟转换器34-1，Fs周期的数据b被输入至第2积分型数位/模拟转换器34-2，2Fs周期的数据c、-c被输入至第3的积分型数位/模拟转换器34-3。
加权模拟加法运算器35从各个积分型数位/模拟转换器34-1，34-2，34-3所输出的模拟信号予以加权并加法运算。在此，针对来自第1个积分型数位/模拟转换器34-1，第2个积分型数位/模拟转换器34-1，第3个积分型数位/模拟转换器34-1的输出信号赋予1:8:1的权重。
由此，可以得到具有根据Δ∑调制后的2值信号的振幅的模拟的基本波形。例如，在上述时刻t4的时间中，可以得到具有对应于输入在各个积分型数位/模拟转换器34-1，34-2，34-3的数据值a，b，c的振幅的基本波形(-a，a，8b，8b，c，-c)的模拟波形。
在此加权数据加法运算器35的后段中，连接数据滤波器1。模拟滤波器1具有与图1所示的构成相同构成。并对从加权模拟加法运算器35所输出的基本波形，进行在实施例1所说明的卷积运算。
如上所述，本实施例的模拟滤波器因为是将于有限的标本点收敛于0值的如图3(c)所示的波形作为滤波器输出的包络曲线来加以内插，并可以避免低通滤波器的相位偏斜及正弦函数等舍位误差的发生，并可得到其输出波形不具偏斜的平滑的模拟信号。
并且，在本实施例中，作为将Δ∑调制信号输入于模拟滤波器1之前处理，因为是对应如图10所示的有限标本化函数的基准的数位基本波形来进行Δ∑调制信号的离散数据的加工，因此可以再生出更为平滑的模拟信号。因此，在将其应用于声音再生装置的情况下，可以得到与一般的CD不同的平滑的再生声音。
另外，在上述实施例中，作为卷积运算的例子，是针对在运行2次16段的卷积运算之后再进行2段的卷积运算的例子加以说明，但本发明并不限定于上述例子。例如，仅进行2次16段的卷积运算，即使之后不再进行2段的卷积运算，也可以得到某种程度的平滑的模拟波形。此外，例如进行3次的2段的卷积运算之后再进行1次8段的卷积运算等，可以以任意段的卷积运算进行任意的组合。
另外，在上述实施例中，是在多个的模拟加法运算器的输出段上设置1/2除法运算器的构成，但也可以将数个或是全部1/2除法运算器设置在某一处。例如，可以在第2运算处理部及第2运算处理部2-1，2-2的最终段上各自设置1个1/16除法运算器，或在第3运算处理部2-3的最终段上设置1/2n2除法运算器。在这种情况下，通过S/H电路及模拟加法运算器来构成1组处理电路。
另外，在上述实施例中，是将包含2i段的取样保持电路与模拟加法运算器的电路作为1组处理电路，将j组的处理电路加以纵向连接，并将2i段的取样保持电路的段数各自设为i＝j-1，j-2……，1，0的以愈往上述纵向连接的后段其段数愈少方式来构成，但并不限定于此例。例如，将2i段的取样保持电路的段数各自设为i＝0，1，……，j-2，j-1的以愈往上述纵向连接的后段其段数愈多的方式来构成，或是也可以任意方式来构成。
此外，以上所说明的各实施例只不过是于实施本发明的具体化的一例，并不能通过此来解释成本发明的有限的技术范围。也即，可以在不脱离其主要精神及特征的以下各种形态实施本发明。
本发明对Δ∑调制输出的最合适的模拟滤波器，也即，实现了输出波形的偏斜极少并且其构成有为简单的模拟滤波器。

Claims (13)

1.一种模拟滤波器，是具有通过对经△∑调制后的每个离散数据进行移动平均运算或是重叠运算，以输出波形的包络曲线为通过上述经△∑调制后的每个离散数据的取样值的2次曲线的方式来进行内插的运算处理部，其特征在于，上述运算处理部，将包含维持信号的数段的取样保持电路，以及将上述数段的取样保持电路的输入信号与输出信号加法运算的加法运算器的电路作为1组处理电路，并将多个组的处理电路加以纵向连接，并以将上述多个组的处理电路所具有的上述数段的取样保持电路的段数各自维持不同的方式而构成。
2.根据权利要求1所述的模拟滤波器，其中，上述多个组的处理电路所具有的上述数段的取样保持电路的段数，是以愈往上述纵向连接之后段其段数愈少的方式而构成。
3.根据权利要求1所述的模拟滤波器，其特征在于，上述运算处理部，具有通过对经△∑调制后的各个离散的数据进行移动平均运算或是重叠运算，以使输出波形的包络曲线为对称梯形波地执行内插的第1运算处理部，以及针对于上述第1运算处理部所求得的上述对称梯形的各自离散的数据进行移动平均运算或是重叠运算，以输出波形的包络曲线为通过上述经△∑调制后的各自的离散的数据的取样值的2次曲线波地进行内插的第2运算处理部，
而上述第1运算处理部及第2运算处理部各自具有，将上述多个组的处理电路加以纵向连接连接，并以将上述多个组的处理电路所具有的上述数段的取样保持电路的段数各自维持不同方式而构成。
4.根据权利要求1所述的模拟滤波器，其特征在于，上述第1组的处理电路除了具有上述取样保持电路和加法运算器以外，还具有将上述加法运算器的输出信号乘以1/2倍的1/2除法运算器。
5.根据权利要求3所述的模拟滤波器，其中，于上述各自的第1运算处理部及第2运算处理部中，上述多个组的处理电路所具有的上述数段的取样保持电路的段数，是以愈往上述纵向连接的后段其段数愈少的方式而构成。
6.根据权利要求4所述的模拟滤波器，其特征在于，上述多个组的处理电路所具有的上述数段的取样保持电路的段数，是以愈往上述纵向连接的后段其段数愈少的方式而构成。
7.根据权利要求1所述的模拟滤波器，其中，具有将上述△∑调制后的各个的离散的数据，根据在有限的标本点上收敛于0的有限的标本化函数的基准数位基本波形来进行加工的前处理部，并对上述前处理部的输出信号进行上述移动平均运算或是重叠运算。
8.根据权利要求3所述的模拟滤波器，其中，具有将上述△∑调制后的各个的离散的数据，根据在有限的标本点上收敛于0的有限的标本化函数的基准数位基本波形来进行加工的前处理部，并对上述前处理部的输出信号进行上述移动平均运算或是重叠运算。
9.根据权利要求4所述的模拟滤波器，其中，具有将上述△∑调制后的各个的离散的数据，根据在有限的标本点上收敛于0的有限的标本化函数的基准数位基本波形来进行加工的前处理部，并对上述前处理部的输出信号进行上述移动平均运算或是重叠运算。
10.根据权利要求3所述的模拟滤波器，其特征在于：上述第1运算处理部和上述第2运算处理部，分别将包含维持信号的2i段的取样保持电路，以及将上述2i段的取样保持电路的输入信号与输出信号加法运算的加法运算器的电路作为1组处理电路，将j组处理电路加以纵向连接，并将上述j组处理电路所具有的上述2i段的取样保持电路的段数各自设为i＝j-1，j-2，……，1，0的方式构成。
11.根据权利要求10所述的模拟滤波器，其特征在于：除了具有上述取样保持电路和加法运算器以外，还具有将上述加法运算器的输出信号乘以1/2倍的1/2除法运算器。
12.根据权利要求11所述的模拟滤波器，其中，还具有将上述第2运算处理部的输出信号加以维持的1段的取样保持电路，将上述第1段的取样保持电路的输入信号与输出信号加法运算的加法运算器，以及将上述加法运算器的输出信号乘以1/2倍的1/2除法运算器。
13.根据权利要求3所述的模拟滤波器，其特征在于：具有将上述经△∑调制后的各个的离散数据，根据在有限的标本点上收敛于0的有限的标本化函数的基准的数字基本波形来进行加工的前处理部，
上述前处理部，将上述第1运算处理部及第2运算处理部加以纵向连接的方式而构成。
CNB018042570A 2000-12-07 2001-12-06 模拟滤波器 Expired - Fee Related CN1215664C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000372222A JP2002176395A (ja) 2000-12-07 2000-12-07 アナログフィルタ
JP372222/2000 2000-12-07

Publications (2)

Publication Number Publication Date
CN1397115A CN1397115A (zh) 2003-02-12
CN1215664C true CN1215664C (zh) 2005-08-17

Family

ID=18841802

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018042570A Expired - Fee Related CN1215664C (zh) 2000-12-07 2001-12-06 模拟滤波器

Country Status (7)

Country Link
US (1) US20060190520A1 (zh)
EP (1) EP1353461A4 (zh)
JP (1) JP2002176395A (zh)
KR (1) KR100789892B1 (zh)
CN (1) CN1215664C (zh)
TW (1) TW530463B (zh)
WO (1) WO2002047296A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4568074B2 (ja) * 2004-10-06 2010-10-27 株式会社東芝 超音波診断装置および送信装置
KR101531419B1 (ko) 2008-02-01 2015-06-24 엘지전자 주식회사 시간동기 타이머의 만료 시 상향링크 ｈａｒｑ의 동작 방법
CN101499282B (zh) * 2008-02-03 2012-03-07 深圳艾科创新微电子有限公司 一种语音模数转换方法及装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3979701A (en) * 1975-06-17 1976-09-07 Communications Satellite Corporation (Comsat) Non-recursive digital filter employing simple coefficients
US4528598A (en) * 1983-04-08 1985-07-09 Ampex Corporation Chrominance inverting all-pass filter
JPS63211912A (ja) * 1987-02-27 1988-09-05 Nec Home Electronics Ltd デイジタル・ロ−カツト・フイルタ
FR2613153B1 (fr) * 1987-03-26 1989-06-23 Alcatel Thomson Faisceaux Filtre numerique fonctionnant a frequence intermediaire
JP2929807B2 (ja) * 1991-06-07 1999-08-03 日本電気株式会社 ディジタルフィルタ
US6035320A (en) * 1995-01-04 2000-03-07 Texas Instruments Incorporated Fir filter architecture
JPH08330957A (ja) * 1995-06-01 1996-12-13 Kenwood Corp Ｄ／ａ変換装置
JPH09307403A (ja) * 1996-05-14 1997-11-28 Mitsubishi Electric Corp ディジタルフィルタ
JP3399768B2 (ja) * 1997-02-20 2003-04-21 シャープ株式会社 信号伝送装置
JP3527133B2 (ja) * 1999-04-15 2004-05-17 シャープ株式会社 １ビット信号再生装置
WO2000068826A1 (fr) * 1999-05-11 2000-11-16 Sakai, Yasue Circuit d'interpolation

Also Published As

Publication number Publication date
WO2002047296A1 (fr) 2002-06-13
US20060190520A1 (en) 2006-08-24
JP2002176395A (ja) 2002-06-21
EP1353461A4 (en) 2005-05-25
EP1353461A1 (en) 2003-10-15
TW530463B (en) 2003-05-01
KR20020074502A (ko) 2002-09-30
CN1397115A (zh) 2003-02-12
KR100789892B1 (ko) 2007-12-28

Similar Documents

Publication Publication Date Title
CN1163894C (zh) 频率控制和相位同步电路
CN1925323A (zh) 采样率转换方法及其电路
CN1217483C (zh) N抽头csd滤波器电路
CN1707954A (zh) 多线型平行处理三角积分模拟/数字转换器
CN1050116A (zh) 利用数字信号分频带编码的数字传输系统
CN1366736A (zh) 压缩和展开方法及装置、压缩展开系统、记录媒体
CN1791902A (zh) 用于扩展音频信号的频带的方法及其装置
CN1852028A (zh) 多位δ∑调制型da转换器
CN1835394A (zh) D类放大器
CN1607728A (zh) 从脉码调制到脉宽调制的转换方法及装置
CN1586040A (zh) Sigma－delta调制
CN1215664C (zh) 模拟滤波器
CN1135703C (zh) 数字-模拟变换器
CN1554147A (zh) 数字滤波器及其设计方法
CN1825760A (zh) 数据传输控制和采样频率转换器
CN1042271C (zh) 用于在数字记录和重放系统中计算直流值的电路
CN1706101A (zh) 数字滤波器的设计方法及装置、数字滤波器设计用程序、数字滤波器
CN1146905C (zh) 波形均衡器
CN1025253C (zh) 数字调制方法和数字调制装置
CN1305663A (zh) 数字－模拟变换器
CN1160866C (zh) 过采样处理电路及数-模转换器
US20050182803A1 (en) Finite impulse response filter method and apparatus
CN101064502A (zh) 带有下采样功能的数字信号滤波装置及方法
CN1160645C (zh) 内插处理电路
CN1349684A (zh) 数模变换器及方法,数据插值装置及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee