CN1210810C - 用于降低源漏极间电阻的mos场效应管及其制造方法 - Google Patents

用于降低源漏极间电阻的mos场效应管及其制造方法 Download PDF

Info

Publication number
CN1210810C
CN1210810C CNB011123567A CN01112356A CN1210810C CN 1210810 C CN1210810 C CN 1210810C CN B011123567 A CNB011123567 A CN B011123567A CN 01112356 A CN01112356 A CN 01112356A CN 1210810 C CN1210810 C CN 1210810C
Authority
CN
China
Prior art keywords
source
silicide layer
extension region
drain extension
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB011123567A
Other languages
English (en)
Other versions
CN1335648A (zh
Inventor
梁正焕
金永郁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1335648A publication Critical patent/CN1335648A/zh
Application granted granted Critical
Publication of CN1210810C publication Critical patent/CN1210810C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H01L29/66507—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide providing different silicide thicknesses on the gate and on source or drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/90—MOSFET type gate sidewall insulating spacer

Abstract

用于降低源极和漏极之间电阻的MOS场效应管，包括连续地形成在半导体衬底上的一个栅绝缘层和一个栅电极。深源/漏区形成在半导体衬底上部的栅电极两侧。源/漏延伸区形成在半导体衬底的上部，从深源/漏区向沟道区延伸至栅电极以下，比深源/漏区薄。在每个深源/漏区的表面上形成一个具有第一厚度的第一硅化物层部分。形成一个具有薄于第一硅化物层第一厚度的第二厚度的第二硅化物层部分，并从第一硅化物层部分延伸到每个源/漏延伸区的预定上部。

Description

用于降低源漏极间电阻的 MOS场效应管及其制造方法
技术领域
本发明涉及一种金属氧化物半导体(MOS)场效应晶体管及其制造方法，并尤其涉及一种用于利用硅化物减小源极和漏极之间电阻的金属氧化物半导体场效应晶体管及其制造方法。
背景技术
图1是常规的金属氧化物半导体场效应晶体管截面图。参见图1，栅绝缘层110和栅电极120顺序地叠置在半导体衬底100上。在栅电极120的每一侧上形成一个隔离物150。在半导体衬底100中形成深源/漏区130和源/漏延伸区140。在每个深源/漏区130的预定上部中可以形成一个硅化物层160。在每个源/漏延伸区140中的掺杂物浓度低于每个深源/漏区130中的掺杂物浓度。另外，源/漏延伸区140的厚度t1小于深源/漏区的厚度t2。浅源/漏延伸区140的形成对于抑制热载流子效应很重要。
由于设计规则方面的降低而减小MOS场效应晶体管尺寸时涉及的问题是减小栅电极120的长度L。当栅电极120的长度L减小时，需要减小器件垂直方向的尺寸。因此，还需要减小源/漏延伸区140的的厚度t1。但是，当源/漏延伸区140的厚度t1减小时，源极和漏极之间的串联电阻增大。为了减小源极和漏极之间的串联电阻，应该增大每个源/漏延伸区140中掺杂物的浓度。但是，在P型掺杂物硼(B)的情况下或在N型掺杂物(As)的情况下，单位体积的最大掺杂物浓度约为3.0×1020-0.5×1020cm-3，因此，在对源极和漏极之间电阻增大的补偿方面存在限制。
还应该减小栅极间隔150的厚度和栅电极120的长度L以减小器件的尺寸。但是，当栅极间隔150减小时，每个源/漏延伸区140的长度也减小，由此产生的短沟道效应可能衰减器件的特性。因此，对减小源/漏延伸区140的长度也存在限制。而且，硅化物层160需要有预定的或较大的厚度以便维持硅化物层160中的低电阻。由于对硅化物层160厚度的减小有所限制，所以需要每个深源/漏区130的厚度t2为一个预定值或较大的值。
总而言之，形成在源/漏延伸区140之间的沟道区域中的电阻可以通过减小栅电极的长度L而降低，但因为减小深源/漏区130的厚度以及减小源/漏延伸区140的长度都受到限制，所以要降低源/漏延伸区140和深源/漏区130中的电阻并不容易。因此，即使沟道区域中的阻值被降低，源/漏延伸区140和深源/漏区130，其尺寸比在器件中趋于增大，的电阻也不能降低，使得整个器件的电阻很少降低。
发明内容
为了解决以上的限制，本发明的第一个目的在于提供一种金属氧化物半导体(MOS)场效应晶体管，其中利用硅化物降低源极和漏极之间的电阻。
本发明的第二个目的在于提供一种制造MOS场效应晶体管的方法，通过该方法降低源极和漏极之间的电阻。
因此，为了实现本发明的第一目的，提供一种用于减小源极和漏极之间电阻的MOS场效应晶体管。MOS场效应晶体管包括顺序地形成在半导体衬底上的一个栅绝缘层和一个栅电极。深源/漏区形成在半导体衬底上部的栅电极两侧。源/漏延伸区形成在半导体衬底的上部，从深源/漏区向沟道区延伸至栅电极以下，比深源/漏区薄。在每个深源/漏区的表面上形成一个具有第一厚度的第一硅化物层部分。形成一个具有薄于硅化物层第一厚度的第二厚度的第二硅化物层部分，该部分从第一硅化物层部分延伸到每个源/漏延伸区的预定上部。
优选地每个源/漏延伸区包括第一源/漏延伸区，和一个设置在第一源/漏延伸区与相应的深源区之间的第二源/漏延伸区。第二源/漏延伸区最好比第一源/漏延伸区深，比深源/漏区浅。第二硅化物层部分最好形成在每个第二源/漏延伸区的上部中。
MOS场效应晶体管还可包括形成在栅绝缘层和栅电极侧壁上的间隔。最好第一源/漏延伸区的长度由间隔的厚度限定。
第一和第二硅化物层部分最好形成一个阶梯的形状。第二硅化物层部分最好是一个硅化钴层，一个硅化钛层，一个硅化镍层，一个硅化钨层，一个硅化铂层，一个硅化铪层或硅化钯层。
为了实现本发明的第二目的，提供一种制造MOS场效应晶体管的方法，该晶体管具有顺序地形成在半导体衬底上的栅绝缘层和栅电极。该方法包括步骤：通过利用栅电极作为离子嵌入掩模嵌入杂质离子而在半导体衬底中形成第一源/漏延伸区；在栅电极和栅绝缘层的侧壁上形成第一隔离物，通过利用第一隔离物和作为离子嵌入掩模的栅电极执行杂质离子嵌入而形成比第一源/漏延伸区深的第二源/漏延伸区；在第一隔离物的外壁上形成第二隔离物；通过利用第二隔离物和作为离子嵌入掩模的栅电极执行杂质离子嵌入而形成比第二源/漏延伸区深的深源/漏区；在每个深源/漏区的上部形成具有第一厚度的第一硅化物层；去除第二隔离物以暴露第二源/漏延伸区的表面；和在每个暴露的第二源/漏延伸区的上部中形成具有第二厚度的第二硅化物层。
第二隔离物最好由一种可以被相对于第一隔离物选择蚀刻的材料形成。
形成第一硅化物层部分的步骤最好包括这些步骤：在具有第二隔离物的所得结构的整个表面上形成一个金属层；通过执行回火处理在金属层和每个深源/漏区之间形成第二硅化物层；和去除没有与深源/漏区反应的金属层。金属层最好是钴层，钛层，镍层，钨层，铂层，铪层或钯层。
第二硅化物层可包括一个硅化钴层、一个硅化钛层、一个硅化镍层、一个硅化钨层、一个硅化铂层一个硅化铪层或一个硅化钯层。当第二硅化物层部分是一个硅化钴层或硅化钛层时，形成第二硅化物层的步骤最好包括在所得结构的整个表面上形成钴或钛组成的金属层，其中第二源/漏延伸区暴露，使得硅化物层自然地形成在金属层和每个第二源/漏延伸区之间；通过执行回火过程转变自然形成的硅化物层的相；和除去没有与第二源/漏延伸区反应的金属层。
本发明的上述目的和优点通过下面参考附图对优选实施例的描述变得更加清晰。
附图说明
图1是常规的金属氧化物半导体(MOS)场效应晶体管截面图；
图2是根据本发明的MOS场效应晶体管截面图；
图3A是根据本发明的MOS场效应晶体管电流导通的特性曲线；
图3B是根据本发明的MOS场效应晶体管电流截止的特性曲线；
图4～8是解释根据本发明制造MOS场效应晶体管的方法的截面图。
具体实施方式
以下参考附图对本发明的实施例进行详细的描述。本发明并不局限于下列实施例，在本发明的实质和范围内可以做许多变化。提供本发明的实施例是为了给本领域的技术人员更全面地解释本发明。
参见图2，栅绝缘层210和栅电极220依次形成在半导体衬底200上。栅电极220例如可以由多晶硅形成。栅隔离物250形成在栅电极220的每一侧。栅隔离物250的厚度例如大约为100-500埃，栅隔离物250可以是一个由氮化硅层或氧化硅层的单层或氮化硅与氧化硅形成的双重层。栅硅化物层280可以形成在栅电极220的上部。
在半导体衬底200中形成深源/漏区230和源/漏延伸区240。每个源/漏延伸区240包括一个第一源/漏延伸区241和一个第二源/漏延伸区242。对于N沟道MOS场效应晶体管，半导体衬底200的导电类型是P型，每个深源/漏区230和源/漏延伸区240的导电类型是N型。对于P沟道MOS场效应晶体管，半导体衬底200的导电类型是N型，每个深源/漏区230和源/漏延伸区240的导电类型是P型。深源/漏区230的深度大于源/漏延伸区240的深度，第二源/漏延伸区242的深度大于第一源/漏延伸区241的深度。
在深源/漏区230和源/漏延伸区240每个的预定上部形成一个硅化物层260。硅化物层260由一个第一硅化物层261和一个第二硅化物层262组成，其中第一硅化物层261形成在深源/漏区230的上部，第二硅化物层262部分地形成在每个源/漏延伸区240的上部。第一硅化物层261连结到第二硅化物层262，但第一和第二硅化物层261和262的厚度不同。第一硅化物层261厚于第二硅化物层262。因此硅化物层260有阶梯的形状。第一和第二硅化物层261和262每个例如可包括一个硅化钴(Co)层、一个硅化钛(Ti)层、一个硅化镍(Ni)层、一个硅化钨(W)层、一个硅化铂(Pt)层、一个硅化铪(Hf)层或一个硅化钯(Pd)层。
通过在每个源/漏延伸区240的上部设置第二硅化物层262，可以极大地降低源极和漏极之间的串联电阻。换言之，即使栅电极220的长度在水平方向减小，并且每个源/漏延伸区240的厚度在垂直方向也减小以便减小器件的尺寸，源极和漏极之间电阻的任何增大都被第二硅化物层262补偿，并且源极和漏极之间的电阻被降低。当源极和漏极之间的电阻下降时，可在器件的源极和漏极之间流动的电流量增大，由此提高器件的电特性。
另外，本发明包括在每个源/漏延伸区240中的第二硅化物层262，因此减小每个源/漏延伸区240的厚度。为了解决由于浅源/漏延伸区240而在半导体衬底200和源/漏延伸区240之间的结附近产生的结漏电问题，在厚度厚于每个第一源/漏延伸区241的第二源/漏延伸区242中形成第二硅化物层262。因为第二源/漏延伸区242比第一源/漏延伸区241厚，所以每个第二源/漏延伸区242由于第二硅化物层262的厚度减小可以忽略。即使在每个第二源/漏延伸区242中形成第二硅化物层262，也可以确保每个第二源/漏延伸区242的足够厚度，以便抑制结漏电流的发生。另外，第一源/漏延伸区241的存在抑制由短沟道效应导致的器件特性的衰减。
图3A是根据本发明的MOS场效应晶体管电流导通的特性曲线。图3B是根据本发明的MOS场效应晶体管电流截止的特性曲线。
在图3A中，从表示常规的MOS场效应晶体管特性的曲线311中可以看出，当把1.2V的电压施加给栅极时，依赖于源-漏电压Vds的器件的导通电流Ion大约为612μA/μm。另一方面，从表示包括本发明阶梯形状的硅化物层的MOS场效应晶体管的曲线312可以看出，当把1.2V的电压施加给栅极时，器件的导通电流Ion大约为657μA/μm。换言之，在这种情况下，包含本发明阶梯形状的硅化物层的MOS场效应晶体管中的导通电流与没有阶梯形状的硅化物层的MOS场效应晶体管中的相比增大7％。这是因为源极和漏极之间的电阻由于形成在每个源/漏延伸区240上的第二硅化物层262而降低的缘故。
如图3B所示，当不给栅电极施加电压时，即在器件的截止状态下，对应于具有阶梯形硅化物层的MOS场效应晶体管321中源-漏电压Vds的截止电流大约为0.14μA/μm，这基本上与不包含阶梯形硅化物层的常规MOS场效应晶体管322相同。因此，可以看出，阶梯形硅化物层的存在并不改变器件的截止电流。
图4～图8是表示本发明制造MOS场效应晶体管方法的截面图。参见图4，栅绝缘层210和栅电极220顺序地形成在半导体衬底200中限定的活性区上。换言之，在半导体衬底200上形成一个诸如氧化层的绝缘层。在氧化层上形成一个诸如多晶硅层的导电层。随后，在氧化层和多晶硅层上形成图案，由此形成栅绝缘层210和栅电极220。形成栅电极220之后，在栅电极220的侧壁上执行氧化过程。这里，形成在栅电极220每个侧壁上的侧壁氧化层(未示出)的厚度约为20-1000埃。
接下来，在利用栅电极220作为离子嵌入掩模的离子嵌入过程中把具有预定导电类型的杂质离子嵌入半导体衬底200中。对于N沟道MOS场效应晶体管，使用诸如砷(As)离子的N型杂质离子。这里，嵌入能量约为1-30keV，嵌入浓度约为1×1014-5×1015cm-2。对于P沟道MOS场效应晶体管，使用诸如硼(B)离子的P型杂质离子。这里，嵌入能量约为0.2-10keV，嵌入浓度约为1×1014-5×1015cm-2。当在嵌入杂质离子后执行回火过程时，第一源/漏延伸区241形成在半导体衬底200中。
参见图5，在栅电极220的每个侧壁处形成第一隔离物250。在栅电极220的侧壁以下形成第一隔离物250，以便在后面的离子嵌入过程中保护第一源/漏延伸区241。第一隔离物250还用于防止在后面的硅化过程中栅电极220电连结到源/漏区。每个第一隔离物250可以是由氮化硅层、氧化硅层的单层或氮化硅和氧化硅形成的双重层。第一隔离物250的厚度约为100-500埃。为了形成第一隔离物250，一般地通过化学气相沉积或其它公知的方法形成一个覆盖半导体衬底200和栅电极220的氧化硅层或氮化硅层。随后，深蚀刻(etch-back)氧化硅层或氮化硅层，由此在栅电极220的侧壁上形成第一隔离物250。
接下来，通过执行利用栅电极220和第一隔离物250作为离子嵌入掩模的离子嵌入过程把具有预定导电类型的杂质离子嵌入半导体衬底200中。对于N沟道MOS场效应晶体管，使用诸如砷(As)离子的N型杂质离子。这里，嵌入能量约为2-50keV，嵌入浓度约为1×1014-5×1015cm-2。对于P沟道MOS场效应晶体管，使用诸如硼(B)离子的P型杂质离子。这里，嵌入能量约为0.5-20keV，嵌入浓度约为1×1014-5×1015cm-2。当在嵌入杂质离子后执行回火过程时，第二源/漏延伸区242形成在半导体衬底200中。这里，因为用于形成第二源/漏延伸区242的离子嵌入能量高于用于形成第一源/漏延伸区241的离子嵌入能量，所以形成的第二源/漏延伸区242比第一源/漏延伸区241深。
参见图6，在每个第一隔离物250的外壁上形成第二隔离物252。第二隔离物252由一种具有关于第一隔离物250蚀刻选择比例的材料形成，使得第二隔离物252可以在后面的蚀刻过程中很容易地除去。例如，当第一隔离物250由一个氮化硅层形成时，第二隔离物层252由一个氧化硅层形成。类似地，当第一隔离物250由一个氧化硅层形成时，第二隔离物252由一个氮化硅层形成。每个第二隔离物252的厚度约为300-800埃。形成第二隔离物252的方法可以与形成第一隔离物250的相同。换言之，通过化学气相沉积或其它已知的方法形成一个覆盖半导体衬底200、栅电极220和第一隔离物250的氧化硅层或氮化硅层。随后，执行过程，在第一隔离物250的外壁上形成第二隔离物252。
接下来，通过执行利用栅电极220和第二隔离物252作为离子嵌入掩模的离子嵌入过程把具有预定导电类型的杂质离子嵌入半导体衬底200中。如上所述，对于N沟道MOS场效应晶体管，嵌入N型杂质离子。对于P沟道MOS场效应晶体管，嵌入P型杂质离子。在嵌入杂质离子后执行回火过程，由此形成深源/漏延伸区230。这里，因为用于形成深源/漏延伸区230的离子嵌入能量高于用于形成第一和第二源/漏延伸区241和242的离子嵌入能量，所以形成的深源/漏延伸区230比第一和第二源/漏延伸区241和242深。
参见图7，在每个深源/漏延伸区230的上部形成第一硅化物层261，在栅电极220的上部形成栅硅化物层280。为了形成第一硅化物层261和栅硅化物层280，首先在图6所示结构的整个表面上形成一个金属层(未示出)。金属层最好由硅(Co)、钛(Ti)、镍(Ni)、钨(W)、铂(Pt)、铪(Hf)或钯(Pd)形成。形成金属层之后，执行预定的回火过程。结果，在金属层与深源/漏延伸区230接触的区域中形成第一硅化物层261。在金属层和栅电极220之间形成栅硅化物层280。每个第一硅化物层261的厚度可以通过调节金属层的厚度来调节，以得到所需的厚度。形成第一硅化物层261之后，通过一种已知的方法去除没有反应的金属层部分。
参见图8，去除图7的第二隔离物252。因为第二隔离物252由一种具有关于第一隔离物251的蚀刻选择比例的材料形成，所以可以很容易地通过湿蚀刻过程去除。去除第二隔离物252后，在所得结果的整个表面上形成一个金属层290，并再在金属层290与第二源/漏延伸区242接触的区域中形成第二硅化物层262。
金属层290最好由Co、Ti、Ni、W、Pt、Hf、或Pd形成。当金属层290由Co或Ti形成时，在第二源/漏延伸区242和Co金属层或Ti金属层290之间自然地形成Co硅化物层或Ti硅化物层，因为，当硅接触到Co或Ti时，接触材料的原子和分子的热动力混合熵增加，并且因而接触材料的原子和分子扩散且彼此混合。当金属层290由Ni形成时，硅化镍层262自然地形成在第二源/漏延伸区242和Ni金属层290之间。形成第二硅化物层262之后，通过一种已知的方法去除没有反应的金属层290部分。最终完成本发明如图2所示的MOS场效应晶体管。
当第二硅化物层262是Co硅化物层或Ti硅化物层时，执行附加的回火过程以转变已自然形成的Co硅化物层或Ti硅化物层的相态。相变的结果是Co硅化物层或Ti硅化物层各自的体积增大3倍，电阻降低。当第二硅化物层262是Ti硅化物层时，可以不需要附加的回火过程，因为自然形成的Ni硅化物层的电阻低于相变Ni硅化物层的电阻。
如上所述，在用于减小源极和漏极之间电阻的本发明MOS场效应晶体管中，硅化物层形成在源/漏延伸区以及深源/漏区的预定上部中，使得源和漏之间的电阻可以降低，并因而可以在器件的一种状态下增大源极和漏极之间的电流密度。另外，即使栅电极的长度减小，也可以抑制源极和漏极之间电阻的增加，可以提高器件的集成度。

Claims (13)

1.一种MOS场效应晶体管，包括：
一个半导体衬底；
一个形成在半导体衬底上的一个栅绝缘层；和
一个形成在栅绝缘层上的栅电极；
形成在半导体衬底上部栅电极各侧的深源/漏区；
形成在半导体衬底的上部、从深源/漏区向沟道区延伸至栅电极以下的源/漏延伸区，源/漏延伸区比深源/漏区薄；
具有第一厚度的第一金属硅化物层部分，第一金属硅化物层部分形成在每个深源/漏区的上表面；和
一个具有薄于第一金属硅化物层第一厚度的第二厚度的第二金属硅化物层部分，该部分从第一金属硅化物层部分延伸到每个源/漏延伸区的上部。
2.如权利要求1所述的MOS场效应晶体管，其特征在于每个源/漏延伸区包括：
第一源/漏延伸区；和
一个设置在第一源/漏延伸区与相应的深源区之间的第二源/漏延伸区，第二源/漏延伸区比第一源/漏延伸区深，并且比深源/漏区浅。
3.如权利要求2所述的MOS场效应晶体管，其特征在于第二金属硅化物层部分形成在每个第二源/漏延伸区的上部中。
4.如权利要求2所述的MOS场效应晶体管，还包括形成在栅绝缘层和栅电极侧壁上的隔离物。
5.如权利要求4所述的MOS场效应晶体管，其特征在于第一源/漏延伸区的长度由隔离物的厚度限定，使得隔离物覆盖该第一源/漏延伸区。
6.如权利要求1所述的MOS场效应晶体管，其特征在于第一和第二金属硅化物层部分形成一个阶梯的形状。
7.如权利要求1所述的MOS场效应晶体管，其特征在于第二金属硅化物层选自硅化钴层，硅化钛层，硅化镍层，硅化钨层，硅化铂层，硅化铪层或硅化钯层。
8.一种制造MOS场效应晶体管的方法，该晶体管具有顺序地形成在半导体衬底上的栅绝缘层和栅电极，所述方法包括步骤：
通过利用该栅电极作为离子嵌入掩模嵌入杂质离子而在该半导体衬底中形成第一源/漏延伸区；
在栅电极和栅绝缘膜的侧壁上形成一第一隔离物，通过利用该第一隔离物和该栅电极作为离子嵌入掩模执行杂质离子嵌入而形成比所述第一源/漏延伸区深的第二源/漏延伸区；
在该第一隔离物的外壁上形成一第二隔离物；
通过利用该第二隔离物和该栅电极作为离子嵌入掩模执行杂质离子嵌入而形成比所述第二源/漏延伸区深的深源/漏区；
在每个所述深源/漏区的上部形成具有第一厚度的第一金属硅化物层；
去除所述第二隔离物层以暴露所述第二源/漏延伸区的表面；和
在每个暴露的所述第二源/漏延伸区的上部中形成具有第二厚度的第二金属硅化物层，第二厚度薄于第一厚度。
9.如权利要求8所述的方法，其特征在于第二隔离物由一种可以被相对于第一隔离物选择蚀刻的材料形成。
10.如权利要求8所述的方法，其特征在于形成第一金属硅化物层部分的步骤包括这些步骤：
在具有第二隔离物的所得结构的整个表面上形成一个金属层；
通过执行回火处理在金属层和每个深源/漏区之间形成第一金属硅化物层；和
去除没有与深源/漏区反应的金属层。
11.如权利要求10所述的方法，其特征在于金属层选自钴层，钛层，镍层，钨层，铂层，铪层或钯层。
12.如权利要求8所述的方法，其特征在于第二金属硅化物层选自硅化钴层、硅化钛层、硅化镍层、硅化钨层、硅化铂层、硅化铪层或一个硅化钯层。
13.如权利要求12所述的方法，其特征在于当第二金属硅化物层部分是一个硅化钴层或硅化钛层时，形成第二金属硅化物层的步骤包括：
在所得结构的整个表面上形成钴或钛组成的金属层，其中第二源/漏延伸区暴露，使得金属硅化物层自然地形成在金属层和每个第二源/漏延伸区之间；
通过执行回火过程转变自然形成的硅化物层的相；和
除去没有与第二源/漏延伸区反应的金属层。
CNB011123567A 2000-07-22 2001-04-03 用于降低源漏极间电阻的mos场效应管及其制造方法 Expired - Lifetime CN1210810C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020000042154A KR100327347B1 (en) 2000-07-22 2000-07-22 Metal oxide semiconductor field effect transistor having reduced resistance between source and drain and fabricating method thereof
KR42154/2000 2000-07-22

Publications (2)

Publication Number Publication Date
CN1335648A CN1335648A (zh) 2002-02-13
CN1210810C true CN1210810C (zh) 2005-07-13

Family

ID=19679362

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011123567A Expired - Lifetime CN1210810C (zh) 2000-07-22 2001-04-03 用于降低源漏极间电阻的mos场效应管及其制造方法

Country Status (4)

Country Link
US (2) US6548877B2 (zh)
JP (1) JP2002043328A (zh)
KR (1) KR100327347B1 (zh)
CN (1) CN1210810C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101271897B (zh) * 2007-03-20 2010-09-15 台湾积体电路制造股份有限公司 半导体装置

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518631B1 (en) * 2001-04-02 2003-02-11 Advanced Micro Devices, Inc. Multi-Thickness silicide device formed by succesive spacers
US6566213B2 (en) 2001-04-02 2003-05-20 Advanced Micro Devices, Inc. Method of fabricating multi-thickness silicide device formed by disposable spacers
WO2002097895A2 (de) * 2001-05-26 2002-12-05 Ihp Gmbh-Innovations For High Performance Microelectronics / Institut Für Innovative Mikroelektronik Transistor, verfahren zur herstellung einer integrierten schaltung und verfahren zur herstellung einer metallsilizidschicht
JP3980461B2 (ja) * 2001-11-26 2007-09-26 富士通株式会社 半導体装置の製造方法
EP1321985B1 (en) * 2001-12-20 2007-10-24 STMicroelectronics S.r.l. Method of integrating metal oxide semiconductor field effect transistors
US6882013B2 (en) * 2002-01-31 2005-04-19 Texas Instruments Incorporated Transistor with reduced short channel effects and method
US6909145B2 (en) * 2002-09-23 2005-06-21 International Business Machines Corporation Metal spacer gate for CMOS FET
US6806584B2 (en) * 2002-10-21 2004-10-19 International Business Machines Corporation Semiconductor device structure including multiple fets having different spacer widths
US7279746B2 (en) * 2003-06-30 2007-10-09 International Business Machines Corporation High performance CMOS device structures and method of manufacture
US20070082450A1 (en) * 2003-10-17 2007-04-12 Koninklijke Philips Electronics N.V. Semiconductor device and method of manufacturing such a semiconductor device
US6969678B1 (en) * 2003-11-03 2005-11-29 Advanced Micro Devices, Inc. Multi-silicide in integrated circuit technology
US6995065B2 (en) * 2003-12-10 2006-02-07 International Business Machines Corporation Selective post-doping of gate structures by means of selective oxide growth
KR20050066872A (ko) * 2003-12-27 2005-06-30 동부아남반도체 주식회사 높은 브레이크다운 전압을 갖는 고전압 반도체 소자 및 그제조 방법
DE602005022561D1 (de) * 2004-02-19 2010-09-09 Nxp Bv Verfahren zum herstellen eines halbleiterbauelements
US7208409B2 (en) * 2004-03-17 2007-04-24 Texas Instruments Incorporated Integrated circuit metal silicide method
US20050212058A1 (en) * 2004-03-23 2005-09-29 Yi-Chun Huang Resistance-reduced semiconductor device and fabrication thereof
JP2005328033A (ja) * 2004-04-14 2005-11-24 Toshiba Corp 半導体装置及びその製造方法
US7112859B2 (en) * 2004-05-17 2006-09-26 Intel Corporation Stepped tip junction with spacer layer
US7531916B2 (en) * 2004-05-26 2009-05-12 Altergy Systems, Inc. Protection circuits for hybrid power systems
US7129548B2 (en) * 2004-08-11 2006-10-31 International Business Machines Corporation MOSFET structure with multiple self-aligned silicide contacts
US20060040438A1 (en) * 2004-08-17 2006-02-23 Jiong-Ping Lu Method for improving the thermal stability of silicide
KR100669664B1 (ko) 2004-09-14 2007-01-15 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
JP4791722B2 (ja) * 2004-09-21 2011-10-12 株式会社東芝 半導体装置の製造方法
JP4146859B2 (ja) * 2004-11-30 2008-09-10 松下電器産業株式会社 半導体装置の製造方法
CN101361189B (zh) * 2005-01-25 2011-02-16 莫克斯托尼克斯股份有限公司 高性能fet器件和方法
JP2006237453A (ja) * 2005-02-28 2006-09-07 Toshiba Corp 半導体装置及びその製造方法
US7309901B2 (en) * 2005-04-27 2007-12-18 International Business Machines Corporation Field effect transistors (FETs) with multiple and/or staircase silicide
US7939440B2 (en) * 2005-06-15 2011-05-10 Spansion Llc Junction leakage suppression in memory devices
FR2888985A1 (fr) * 2005-07-20 2007-01-26 St Microelectronics Crolles 2 Procede de siliciuration d'un transistor nmos et circuit integre correspondant
US20070072358A1 (en) * 2005-09-29 2007-03-29 Chih-Ning Wu Method of manufacturing metal-oxide-semiconductor transistor devices
US7655972B2 (en) * 2005-11-21 2010-02-02 International Business Machines Corporation Structure and method for MOSFET with reduced extension resistance
US7659580B2 (en) * 2005-12-02 2010-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7544575B2 (en) * 2006-01-19 2009-06-09 Freescale Semiconductor, Inc. Dual metal silicide scheme using a dual spacer process
US7545006B2 (en) * 2006-08-01 2009-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS devices with graded silicide regions
US7777296B2 (en) * 2006-12-05 2010-08-17 International Business Machines Corporation Nano-fuse structural arrangements having blow protection barrier spaced from and surrounding fuse link
JP4650440B2 (ja) * 2007-03-07 2011-03-16 東京エレクトロン株式会社 成膜方法
JP4503627B2 (ja) * 2007-03-29 2010-07-14 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
CN101312208B (zh) * 2007-05-23 2010-09-29 中芯国际集成电路制造(上海)有限公司 Nmos晶体管及其形成方法
US20090085131A1 (en) * 2007-09-28 2009-04-02 Nec Electronics Corporation Semiconductor device and manufacturing method thereof
US8338265B2 (en) * 2008-11-12 2012-12-25 International Business Machines Corporation Silicided trench contact to buried conductive layer
KR101063690B1 (ko) * 2008-11-21 2011-09-14 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
TWI475602B (zh) * 2011-01-26 2015-03-01 Nat Applied Res Laboratoires 一種雙重矽、鍺化物結構的製作方法
CN102623341B (zh) * 2011-01-28 2016-07-13 中芯国际集成电路制造(上海)有限公司 一种mos晶体管的制造方法
US8558290B2 (en) * 2011-08-25 2013-10-15 Globalfoundries Inc. Semiconductor device with dual metal silicide regions and methods of making same
US9064942B2 (en) * 2013-01-28 2015-06-23 International Business Machines Corporation Nanowire capacitor for bidirectional operation
JP2014216521A (ja) * 2013-04-26 2014-11-17 独立行政法人産業技術総合研究所 電界効果型半導体装置及びその製造方法
CN104425366B (zh) * 2013-08-20 2017-12-29 中芯国际集成电路制造(北京)有限公司 半导体结构的形成方法
US10361270B2 (en) 2013-11-20 2019-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Nanowire MOSFET with different silicides on source and drain
CN105742349B (zh) * 2014-12-08 2019-12-27 中芯国际集成电路制造(上海)有限公司 改善mos器件性能的方法及mos器件结构
CN105097477B (zh) * 2015-06-29 2017-12-15 上海华力微电子有限公司 一种镍硅化物的制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5747373A (en) * 1996-09-24 1998-05-05 Taiwan Semiconductor Manufacturing Company Ltd. Nitride-oxide sidewall spacer for salicide formation
US5998272A (en) 1996-11-12 1999-12-07 Advanced Micro Devices, Inc. Silicidation and deep source-drain formation prior to source-drain extension formation
US6353245B1 (en) * 1998-04-09 2002-03-05 Texas Instruments Incorporated Body-tied-to-source partially depleted SOI MOSFET
US6265253B1 (en) * 1999-05-05 2001-07-24 Advanced Micro Devices, Inc. Aluminum disposable spacer to reduce mask count in CMOS transistor formation
US6287967B1 (en) * 1999-11-30 2001-09-11 United Microelectronics Corp. Self-aligned silicide process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101271897B (zh) * 2007-03-20 2010-09-15 台湾积体电路制造股份有限公司 半导体装置

Also Published As

Publication number Publication date
CN1335648A (zh) 2002-02-13
US6548877B2 (en) 2003-04-15
US6806157B2 (en) 2004-10-19
KR100327347B1 (en) 2002-03-06
JP2002043328A (ja) 2002-02-08
US20030162359A1 (en) 2003-08-28
US20020008295A1 (en) 2002-01-24

Similar Documents

Publication Publication Date Title
CN1210810C (zh) 用于降低源漏极间电阻的mos场效应管及其制造方法
US6562730B2 (en) Barrier in gate stack for improved gate dielectric integrity
EP1433196B1 (en) Apparatus to prevent lateral oxidation in a transistor utilizing an ultra thin oxygen-diffusion barrier
JP4388017B2 (ja) 注入されたドレインドリフト領域および厚い底部酸化物を有するトレンチｍｉｓ装置およびそれを製造するためのプロセス
JP4632639B2 (ja) 選択的酸化物付着形成によるトレンチ底部における厚い酸化物の形成
GB2124428A (en) Schottky-barrier mos devices
EP1573824B1 (en) Vertical insulated gate transistor and manufacturing method
JP2005510088A (ja) 多結晶シリコンソースコンタクト構造を有するトレンチ金属酸化膜半導体電界効果トランジスタデバイス
CN1183638A (zh) 半导体器件的制造方法
JPS61259575A (ja) 電界効果トランジスタとその製造方法
US20060223260A1 (en) Trench MOSFET with sidewall spacer gates
US7517759B2 (en) Method of fabricating metal oxide semiconductor device
US6921938B2 (en) Double diffused field effect transistor having reduced on-resistance
KR101133212B1 (ko) 채널 영역 양측에 배치된 소오스/드레인 영역을 갖는반도체 소자 및 그 형성 방법
US8349684B2 (en) Semiconductor device with high K dielectric control terminal spacer structure
JPH05251694A (ja) Ｍｏｓ型半導体装置及びその製造方法
CN2692841Y (zh) 多重栅极结构
US6348413B1 (en) High pressure N2 RTA process for TiS2 formation
US20230006035A1 (en) Semiconductor transistor structure and manufacturing method
WO1999034433A1 (en) A method of making a self-aligned disposable gate electrode for advanced cmos design
KR100266635B1 (ko) 반도체산화막형성방법
TW202326825A (zh) 溝槽式電晶體及其製造方法
KR20000004527A (ko) 반도체소자의 콘택 형성방법
KR0183765B1 (ko) 아이티엘디디 형성 방법
US20060292780A1 (en) Field-effect transistor and method for producing a field-effect transistor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20050713

CX01 Expiry of patent term