CN1205520A - 半导体存储器冗余电路 - Google Patents

半导体存储器冗余电路 Download PDF

Info

Publication number
CN1205520A
CN1205520A CN98115951A CN98115951A CN1205520A CN 1205520 A CN1205520 A CN 1205520A CN 98115951 A CN98115951 A CN 98115951A CN 98115951 A CN98115951 A CN 98115951A CN 1205520 A CN1205520 A CN 1205520A
Authority
CN
China
Prior art keywords
segmentation
signal
word line
circuit
redundant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98115951A
Other languages
English (en)
Other versions
CN1269132C (zh
Inventor
H·戈贝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN1205520A publication Critical patent/CN1205520A/zh
Application granted granted Critical
Publication of CN1269132C publication Critical patent/CN1269132C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及一种具有分段组织的字线(WL)的半导体存储器的冗余电路,在这种电路中,当在一个分段(分段8、9、10)中出现一种故障字线(defect WL)时,借助从属于有关分段的熔丝组(10、11)通过分段间冗余,可以通过一个分段选择信号(RPDZ’)起动在相同的分段中或者在另一分段中的冗余字线(Red.WL)。分段选择信号(RPDZ’)通过分析熔丝组的输出信号直接产生。

Description

半导体存储器冗余电路
本发明涉及一种具有分段组织的字线的半导体存储器冗余电路，在这种电路中，当在一个分段中出现一种故障字线时，借助从属于有关分段的熔丝组通过分段间冗余(Inter-Segment-Redundanz)，可以通过一个分段选择信号起动在相同的分段中或者在另一分段中的冗余字线。
在半导体存储器中字线一般是分段组织的，在所谓的分段间冗余中，当出现一种故障字线时，不仅可以使用故障字线所在的相同分段中的各冗余字线，也可以使用相邻分段的备用字线，以便取代这种故障字线。
现在，在分段间冗余中出现的问题在于，有时应该阻止具有故障字线的分段的起动，和代之的应该起动冗余字线所在的分段。这种冗余字线的起动有时也可以是具有故障字线的分段，如果在此分段中另外有冗余的字线。
现在，为了不延误存取时间，在半导体存储器的一种这样的冗余电路中，选择要起动分段的信号的译码，也就是分段选择信号的译码必须以很高的速度进行。
目前，在现有的冗余电路中，通过分析熔丝输出信号借助原始行地址产生各分段选择信号，这些信号给出具有冗余字线的分段。在此，就是说，一个附加的逻辑级是必要的，以便熔丝输出信号与地址信息相结合。
在此，本发明的任务是，提出一种半导体存储器冗余电路，该电路不需要这种附加的逻辑级而允许在出现故障字线时产生分段选择信号。
根据本发明，在本文开始所述类型的半导体存储器的一种冗余电路中，该项任务是如此解决的，即通过分析熔丝组的输出信号可以产生分段选择信号。该过程以有益的方式如下进行，当一个所加的行地址与属于一个分段的熔丝组的保护(gefust)的地址一致时，一个与该熔丝组串接的电路起动一个属于这个分段的地址的信号，该信号改写一个由行地址所产生的分段选择信号并起动冗余电路。
也就是说本发明的冗余电路将该熔丝组的输出信号直接转换成分段选择信号，就是说不必借助行地址，这样不需要熔丝输出信号与地址信息的逻辑连接并可以省掉一个逻辑级。通过这种办法虽然有灵活的分段间冗余但不会增加存取时间，并且该需要起动的分段能用直接由熔丝输出信号产生的分段选择信号以很高的速度译码。
下面借助附图进一步说明本发明，在该唯一的附图中示出本发明的半导体存储器冗余电路的方框图。
在附图中首先示出两个电路块10、11，这两个电路块分别由分段“000”至“111的8个熔丝组构成，其中每个熔丝组包括10个熔丝和一个主熔丝。这个主熔丝已知用于起动冗余和用于接通相应的电路块。例如在电路块11中一个熔丝组111是从属于“000”的熔丝，而熔丝组118是为“111”的熔丝设置的。
在冗余电路的输入端有行地址RA或RA1…RA10，它们输送至电路块10、11。该行地址RA输送至一个分段选择信号电路块RPDZ和一个字线选择信号电路块RPDW，它们产生一个分段选择信号RPDZ’及一个字线选择信号RPDW’。该需要起动的分段，也就是例如一个分段“分段8、9、10”，由分段选择信号RPDZ’选择，该信号是由行地址RA8、RA9、RA10产生的。在这个分段“分段8、9、10”内的哪一字线WL被起动是由信号RPDW’决定的，该信号是由地址RA0…RA7导出的。
根据一个RAS指令在行译码器上首先接入信号RPDW’，也就是用于选择所起动的分段内的一个字线的信号。此后，分段选择信号RPDZ’之一立即变得有效，以致于相应的字线WL的起动可以开始。
在一种分段间冗余的情况下现在可能出现冗余字线“Red．WL”位于另一个分段内，也就是例如在一个分段“分段8r、9r、10r”内，而不是在由行地址RA8、RA9、RA10确定的分段“分段8、9、10”内。于是，在这种情况下必须产生一种新的分段选择信号RPDZ’，该信号起始在新分段“分段8r、9r、10r”内的冗余字线“Red、WL”的起动。同时必须阻止在分段“分段8、9、10”内的编址字线“defect WL”的起动。
在半导体存储器的一个有关的电路块中，例如有8个分段，其冗余字线可供任意使用，以便借助分段间冗余修复这8个分段的任一分段中的故障字线。在此，每个分段准确地配有两个熔丝组，就是说在每个分段中有两个冗余字线。
如果所加的行地址RA与所保护的地址之一一致，于是就有一个故障字线“defect WL”，这样熔丝的电路块10、11的16个输出信号FRX之一变为有效，这意味着例如当一个所保护地址被确定，则信号FRX变为“低值”。信号FRX输送给电路块FRBUF，这些电路块用作熔丝输出信号FRX的缓冲器，并且在这些电路块中被检验是否必须起用一个冗余字线“Red．WL”，当一个信号FRX是低值时就是这种情况。电路块FRBUF起动一个信号FFR OA或FFR 1A，以致于代替原始编址字线“defect WL”起动冗余字线“Red．WL”。详细讲如果地址是受到保护的，则信号FFROA或FFR 1A就是“高值”。它们经分段选择信号电路块RPDZ或经字线选择信号电路块RPDW，把选择具有故障字线分段的信号RPDZ’或用于选择字线“defect WL”的信号RPDW’关断，并经一个电路块RPDR借助信号RPDR’释放冗余字线“Red．WL”。就是说该信号RPDR’选择在分段“8r、9r、10r”中的冗余字线。
如上所述，通过分析电路块10、11的输出信号FRX，实现分段选择信号RPDZ’的产生：如果所施加行地址RA例如与从属于分段“分段8r、9r、10r”的熔丝组的所保护的地址相一致，那么在电路FRZ中就起动一个信号FRZ’，该信号相应于地址8r、9r、10r。就是说这个信号FRZ’在冗余中选择一个分段，并且在分段选择信号电路块RPDZ中改写按规则选择的信号。该信号例如如果没有冗余则是高值，而如果出现冗余则是低值。信号FRZ’也输送给分段选择信号电路块RPDZ，并且在这个电路块中改写由原始行地址8、9、10产生的分段选择信号。
由此起动分段“分段8r、9r、10r”中的一个冗余字线“Red WL”。在这个分段中存在的两个冗余字线中的哪一个字线实际被起动，取决于在两个熔丝组的哪一个组中出现所加地址和所保护地址间的一致性，这种情况又是通过信号FFROA或FFR1A确定的。

Claims (2)

1．具有分段线组织的字线(WL)的半导体存储器的冗余电路，在这种电路中，当在一个分段(分段8、9、10)中出现一种故障字线(defect WL)时，借助从属于有关分段的熔丝组(10、11)通过分段间冗余，可以通过一个分段选择信号(RPDZ’)起动，在相同的分段中或者在另一分段(分段8、9、10；分段8r、9r、10r)中的冗余字线(Red．WL)，其特征在于，分段选择信号(RPDZ’)是可以通过分析熔丝组(10、11)的输出信号(FRX)产生的。
2．根据权利要求1的冗余电路，其特征在于，当一个所施加的行地址(RA；RA1…RA10)与从属于一个分段的熔丝组(10、11)所保护的地址一致时，一个串接在熔丝组后面的电路(FRZ)起动一个从属于这个分段的地址的信号(FRZ’)，该信号改写一个由行地址所产生的分段选择信号(RPDZ’)并起动冗余字线(Red．WL)。
CNB981159516A 1997-07-10 1998-07-10 半导体存储器冗余电路 Expired - Fee Related CN1269132C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19729579.7 1997-07-10
DE19729579A DE19729579C2 (de) 1997-07-10 1997-07-10 Verfahren zum Aktivieren einer redundanten Wortleitung bei Inter-Segment-Redundanz bei einem Halbleiterspeicher mit in Segmenten organisierten Wortleitungen

Publications (2)

Publication Number Publication Date
CN1205520A true CN1205520A (zh) 1999-01-20
CN1269132C CN1269132C (zh) 2006-08-09

Family

ID=7835296

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981159516A Expired - Fee Related CN1269132C (zh) 1997-07-10 1998-07-10 半导体存储器冗余电路

Country Status (7)

Country Link
US (1) US6188617B1 (zh)
EP (1) EP0890902A3 (zh)
JP (1) JP3660804B2 (zh)
KR (1) KR100325649B1 (zh)
CN (1) CN1269132C (zh)
DE (1) DE19729579C2 (zh)
TW (1) TW394955B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100442434C (zh) * 2000-06-14 2008-12-10 微米技术股份有限公司 具有分段行修复的半导体存储器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7111193B1 (en) * 2002-07-30 2006-09-19 Taiwan Semiconductor Manufacturing Co. Ltd. Semiconductor memory having re-configurable fuse set for redundancy repair
US7613060B2 (en) 2007-05-21 2009-11-03 Micron Technology, Inc. Methods, circuits, and systems to select memory regions

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4754434A (en) * 1985-08-28 1988-06-28 Advanced Micro Devices, Inc. Switching plane redundancy
US5126973A (en) * 1990-02-14 1992-06-30 Texas Instruments Incorporated Redundancy scheme for eliminating defects in a memory device
JP3040625B2 (ja) * 1992-02-07 2000-05-15 松下電器産業株式会社 半導体記憶装置
EP0636258B1 (de) * 1992-04-16 1996-03-27 Siemens Aktiengesellschaft Integrierter halbleiterspeicher mit redundanzeinrichtung
KR950004623B1 (ko) * 1992-12-07 1995-05-03 삼성전자주식회사 리던던시 효율이 향상되는 반도체 메모리 장치
KR100192574B1 (ko) * 1995-10-04 1999-06-15 윤종용 디코디드 퓨즈를 사용한 반도체 메모리 장치의 컬럼 리던던시 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100442434C (zh) * 2000-06-14 2008-12-10 微米技术股份有限公司 具有分段行修复的半导体存储器

Also Published As

Publication number Publication date
EP0890902A3 (de) 1999-09-22
US6188617B1 (en) 2001-02-13
DE19729579A1 (de) 1999-01-14
TW394955B (en) 2000-06-21
EP0890902A2 (de) 1999-01-13
KR19990013743A (ko) 1999-02-25
JP3660804B2 (ja) 2005-06-15
JPH1173795A (ja) 1999-03-16
DE19729579C2 (de) 2000-12-07
CN1269132C (zh) 2006-08-09
KR100325649B1 (ko) 2002-05-09

Similar Documents

Publication Publication Date Title
US5337277A (en) Row redundancy circuit for a semiconductor memory device
CN100442434C (zh) 具有分段行修复的半导体存储器
US5461587A (en) Row redundancy circuit and method for a semiconductor memory device with a double row decoder
KR950008541B1 (ko) 반도체 기억장치의 용장회로
US6307795B1 (en) Semiconductor memory having multiple redundant columns with offset segmentation boundaries
JPS59180898A (ja) 不良ビット救済方法
CN1269132C (zh) 半导体存储器冗余电路
US5659733A (en) Sort processing method and apparatus for sorting data blocks using work buffer merge data records while sequentially transferring data records from work buffers
JP3636879B2 (ja) 半導体メモリ装置のローデコーダ
KR100280166B1 (ko) 반도체 기억장치
US20030012066A1 (en) Memory and method for replacing defective memory cells in the same
JPH05151798A (ja) 半導体メモリ装置
JP2001256798A (ja) 半導体試験装置及び半導体試験方法並びにプログラムを記録した機械読み取り可能な記録媒体
JPH09288652A (ja) 並列プロセッサの冗長切り替え装置
JPH1116392A (ja) 半導体集積回路のテスト回路および方法
JPH05189995A (ja) 半導体記憶装置
JPS60209999A (ja) Ｉｃメモリの救済方式
KR100266624B1 (ko) 메모리 리던던시 회로
KR100406585B1 (ko) 셀대셀리페어장치
KR950004624B1 (ko) 고집적화 및 고수율의 로우 리던던시회로 및 그 구동방법
KR0170303B1 (ko) 블록 라이트 기능을 갖는 메모리에서의 리던던시 장치
KR100192799B1 (ko) 부분적 오류 제어 장치
JPH06231597A (ja) 冗長救済判定方法
KR20060023690A (ko) 복수의 불량 셀을 리페어할 수 있는 반도체 메모리 장치
KR100855961B1 (ko) 데이터 리던던시 메모리 셀 어레이와 로컬 리던던시 메모리셀 어레이를 모두 구비하는 반도체 메모리 장치 및 상기반도체 메모리 장치의 리던던시 방법.

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT

Effective date: 20130217

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130217

Address after: German Neubiberg

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: Siemens AG

Effective date of registration: 20130217

Address after: Munich, Germany

Patentee after: QIMONDA AG

Address before: German Neubiberg

Patentee before: Infineon Technologies AG

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160113

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060809

Termination date: 20170710

CF01 Termination of patent right due to non-payment of annual fee